JPH0834219B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0834219B2 JPH0834219B2 JP22188588A JP22188588A JPH0834219B2 JP H0834219 B2 JPH0834219 B2 JP H0834219B2 JP 22188588 A JP22188588 A JP 22188588A JP 22188588 A JP22188588 A JP 22188588A JP H0834219 B2 JPH0834219 B2 JP H0834219B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- forming
- impurity diffusion
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ この発明は半導体装置の製造方法、例えばバイポーラ
トランジスタ装置の製造方法の改良に関する。
トランジスタ装置の製造方法の改良に関する。
＜従来の技術＞ 従来のこの種の半導体装置の製造方法としては、例え
ば第３図（Ａ）〜（Ｅ）にその各工程を半導体装置の断
面図で示すような方法がよく知られている。
ば第３図（Ａ）〜（Ｅ）にその各工程を半導体装置の断
面図で示すような方法がよく知られている。
すなわち、半導体基板10（コレクタ領域）上に被着し
た絶縁膜12に開口を形成し、この開口を介して不純物を
拡散してベース領域14を形成する（同図（Ａ））。16は
拡散による酸化膜である。
た絶縁膜12に開口を形成し、この開口を介して不純物を
拡散してベース領域14を形成する（同図（Ａ））。16は
拡散による酸化膜である。
この酸化膜16にエミッタコンタクトホール18、20を形
成し、ベース領域14の一部表面をそれぞれ露出させる。
そして、絶縁膜12、酸化膜16、さらに該ホール18、20を
介して露出表面の上に、不純物拡散源であるドープトポ
リシリコン膜22を被着する（同図（Ｂ））。
成し、ベース領域14の一部表面をそれぞれ露出させる。
そして、絶縁膜12、酸化膜16、さらに該ホール18、20を
介して露出表面の上に、不純物拡散源であるドープトポ
リシリコン膜22を被着する（同図（Ｂ））。
そして、このドープトポリシリコン膜22に所定のパタ
ーニングを行う。この結果、ドープトポリシリコン膜22
は一部を残して、絶縁膜12、酸化膜16の上面から除去さ
れる。すなわち、上記ホール18、20を介してエミッタ形
成予定領域表面が露出しないようにドープトポリシリコ
ン膜22A、22Bは残される。
ーニングを行う。この結果、ドープトポリシリコン膜22
は一部を残して、絶縁膜12、酸化膜16の上面から除去さ
れる。すなわち、上記ホール18、20を介してエミッタ形
成予定領域表面が露出しないようにドープトポリシリコ
ン膜22A、22Bは残される。
この場合、残されたドープトポリシリコン膜22A、22B
の一部は、マスクの誤差を吸収するため、所定の長さ
（lO）だけホール18、20からはみ出している（同図
（Ｃ））。このオーバラップ部分（lO）はマスク合わせ
の不良によってシリコン基板表面が露出すること（エミ
ッタ、ベース間の接合劣化）を防止するものである。
の一部は、マスクの誤差を吸収するため、所定の長さ
（lO）だけホール18、20からはみ出している（同図
（Ｃ））。このオーバラップ部分（lO）はマスク合わせ
の不良によってシリコン基板表面が露出すること（エミ
ッタ、ベース間の接合劣化）を防止するものである。
この後、所定の拡散雰囲気中で加熱してこのドープト
ポリシリコン膜22A、22Bから例えばｎ型の不純物を半導
体基板14に拡散し、エミッタ領域24をそれぞれ形成す
る。次に、所定のマスクを用いて上記酸化膜16に、ベー
ス領域14に対してのベースコンタクトホール26、28、30
を形成する（同図（Ｄ））。この場合、２つのエミッタ
コンタクトホール18、20の間隔（lB）は超微細パターン
では数ミクロンである。
ポリシリコン膜22A、22Bから例えばｎ型の不純物を半導
体基板14に拡散し、エミッタ領域24をそれぞれ形成す
る。次に、所定のマスクを用いて上記酸化膜16に、ベー
ス領域14に対してのベースコンタクトホール26、28、30
を形成する（同図（Ｄ））。この場合、２つのエミッタ
コンタクトホール18、20の間隔（lB）は超微細パターン
では数ミクロンである。
更にこの後、配線金属を蒸着後、パターニングして所
定の配線32、34、36、38、40が形成される（同図
（Ｅ））。そして、標準的なプロセスを経てトランジス
タ装置が完成されるものである。
定の配線32、34、36、38、40が形成される（同図
（Ｅ））。そして、標準的なプロセスを経てトランジス
タ装置が完成されるものである。
＜発明が解決しようとする課題＞ しかしながら、このような従来の半導体装置の製造方
法にあっては、上述のようにエミッタコンタクトホール
18、20間の間隔（lB）は数ミクロンであり、その間にベ
ースコンタクトホール28を形成する際のマスクアライメ
ントが非常に困難であった。その結果、歩留りの低下、
特殊なアライメント装置の使用によるスループット、メ
ンテナンスの面からコスト高になるという問題点が生じ
ていた。
法にあっては、上述のようにエミッタコンタクトホール
18、20間の間隔（lB）は数ミクロンであり、その間にベ
ースコンタクトホール28を形成する際のマスクアライメ
ントが非常に困難であった。その結果、歩留りの低下、
特殊なアライメント装置の使用によるスループット、メ
ンテナンスの面からコスト高になるという問題点が生じ
ていた。
そこで、本発明は、歩留りを高めるとともに、コスト
を低減した半導体装置の製造方法を提供することを、そ
の目的としている。
を低減した半導体装置の製造方法を提供することを、そ
の目的としている。
＜課題を解決するための手段＞ 本発明は、絶縁膜に被われた半導体基板内のコレクタ
領域内にベース領域を形成する工程と、エミッタ領域形
成用の窓を上記絶縁膜に穿設する工程と、この窓を介し
てエミッタ形成予定領域に接触する不純物拡散源を被着
する工程と、不純物拡散源をこれとエッチングレートが
異なる物質の層で被う工程と、該層をパターン形成する
ことによりベースコンタクト形成用窓のマスクを形成す
る工程と、上記不純物拡散源を酸化しつつ、上記エミッ
タ形成予定領域にエミッタ領域を形成する工程と、絶縁
膜と不純物拡散源とをエッチングしてベースコンタクト
形成予定領域の上記半導体基板の表面を露出させる工程
と、を備えた半導体装置の製造方法を提供するものであ
る。
領域内にベース領域を形成する工程と、エミッタ領域形
成用の窓を上記絶縁膜に穿設する工程と、この窓を介し
てエミッタ形成予定領域に接触する不純物拡散源を被着
する工程と、不純物拡散源をこれとエッチングレートが
異なる物質の層で被う工程と、該層をパターン形成する
ことによりベースコンタクト形成用窓のマスクを形成す
る工程と、上記不純物拡散源を酸化しつつ、上記エミッ
タ形成予定領域にエミッタ領域を形成する工程と、絶縁
膜と不純物拡散源とをエッチングしてベースコンタクト
形成予定領域の上記半導体基板の表面を露出させる工程
と、を備えた半導体装置の製造方法を提供するものであ
る。
＜作用＞ 本発明に係る半導体装置の製造方法は、まず、絶縁膜
に被われた半導体基板内のコレクタ領域内にベース領域
を形成する。そして、この絶縁膜、例えばSiO2膜にエミ
ッタ領域形成用の窓を穿設する。
に被われた半導体基板内のコレクタ領域内にベース領域
を形成する。そして、この絶縁膜、例えばSiO2膜にエミ
ッタ領域形成用の窓を穿設する。
次に、この窓を介してエミッタ形成予定領域に接触す
る不純物拡散源、例えばドープトポリシリコン膜を被着
する。更に、この不純物拡散源をこれとエッチングレー
トが異なる物質の層、例えば窒化珪素膜で被う。減圧CV
D法等による。
る不純物拡散源、例えばドープトポリシリコン膜を被着
する。更に、この不純物拡散源をこれとエッチングレー
トが異なる物質の層、例えば窒化珪素膜で被う。減圧CV
D法等による。
そして、この層をパターン形成することによりベース
コンタクト形成用窓のマスクを形成する。すなわち、こ
の窒化珪素膜はベースコンタクト形成用のマスクとなる
ものである。この場合、ベースコンタクト形成用のマス
クとしては、窒化珪素膜のみで形成してもよいし、又
は、窒化珪素膜とドープトポリシリコン膜の両膜により
形成してもよい。
コンタクト形成用窓のマスクを形成する。すなわち、こ
の窒化珪素膜はベースコンタクト形成用のマスクとなる
ものである。この場合、ベースコンタクト形成用のマス
クとしては、窒化珪素膜のみで形成してもよいし、又
は、窒化珪素膜とドープトポリシリコン膜の両膜により
形成してもよい。
次に、上記ドープトポリシリコン膜を酸化しつつ、上
記エミッタ形成予定領域にエミッタ領域を形成する。不
純物の拡散によるものである。
記エミッタ形成予定領域にエミッタ領域を形成する。不
純物の拡散によるものである。
そして、絶縁膜と不純物拡散源とをエッチングしてベ
ースコンタクト形成予定領域の上記半導体基板の表面を
露出させる。ベースコンタクトホールが形成されるもの
である。
ースコンタクト形成予定領域の上記半導体基板の表面を
露出させる。ベースコンタクトホールが形成されるもの
である。
さらに、この後、窒化珪素膜は除去され、標準的なプ
ロセスによって配線が被着され、トランジスタ装置は完
成されることとなる。
ロセスによって配線が被着され、トランジスタ装置は完
成されることとなる。
＜実施例＞ 以下、本発明の実施例を図面にもとづいて説明する。
第１図（Ａ）〜（Ｆ）は本発明の半導体装置の製造方
法の第１実施例に係る各工程を示す半導体装置の縦断面
図である。
法の第１実施例に係る各工程を示す半導体装置の縦断面
図である。
まず、例えばシリコン基板101に絶縁膜（SiO2膜）103
を形成する。そして、この絶縁膜（SiO2膜）103にベー
ス領域形成用の開口を所定のマスクプロセスによって形
成する。さらに、この開口を介して基板（コレクタ）10
1とは逆導電型の不純物を導入してベース領域105を基板
101に形成する。この場合、該ベース領域105の表面は所
定の厚さの絶縁膜107が成長している。すなわち、酸化
絶縁膜103に被われた半導体基板のコレクタ領域101内に
ベース領域105を形成するものである。
を形成する。そして、この絶縁膜（SiO2膜）103にベー
ス領域形成用の開口を所定のマスクプロセスによって形
成する。さらに、この開口を介して基板（コレクタ）10
1とは逆導電型の不純物を導入してベース領域105を基板
101に形成する。この場合、該ベース領域105の表面は所
定の厚さの絶縁膜107が成長している。すなわち、酸化
絶縁膜103に被われた半導体基板のコレクタ領域101内に
ベース領域105を形成するものである。
次に、所定のマスクプロセスを用いて該絶縁膜107
に、エミッタ用の開口111、113を形成する。すなわち、
この酸化絶縁膜（SiO2膜）107にエミッタ領域形成用の
窓111、113を穿設するものである。この場合の窓111、1
13の間隔は例えば数ミクロンである。
に、エミッタ用の開口111、113を形成する。すなわち、
この酸化絶縁膜（SiO2膜）107にエミッタ領域形成用の
窓111、113を穿設するものである。この場合の窓111、1
13の間隔は例えば数ミクロンである。
次に、これらの窓111、113を介してエミッタ形成予定
領域に接触するように、不純物拡散源、例えばドープト
ポリシリコン膜115を絶縁膜103、107の上に被着する。
領域に接触するように、不純物拡散源、例えばドープト
ポリシリコン膜115を絶縁膜103、107の上に被着する。
さらに、この不純物拡散源であるドープトポリシリコ
ン膜115を、該シリコン膜115とエッチングレートが異な
る物質の層、例えば窒化珪素膜（Si3N4）117で所定の厚
さに被う（第１図（Ａ））。例えば減圧CVD法等によ
る。
ン膜115を、該シリコン膜115とエッチングレートが異な
る物質の層、例えば窒化珪素膜（Si3N4）117で所定の厚
さに被う（第１図（Ａ））。例えば減圧CVD法等によ
る。
そして、この窒化珪素膜117を所定のエッチングプロ
セスを経てパターン形成することによりベースコンタク
ト形成用窓のマスク121、123を形成する（第１図
（Ｂ））。このマスク121、123は上記窓111、113を被っ
ている。すなわち、この窒化珪素膜117はベースコンタ
クト形成用のマスク121、123となるものである。
セスを経てパターン形成することによりベースコンタク
ト形成用窓のマスク121、123を形成する（第１図
（Ｂ））。このマスク121、123は上記窓111、113を被っ
ている。すなわち、この窒化珪素膜117はベースコンタ
クト形成用のマスク121、123となるものである。
この場合、窒化珪素膜117のみのエッチングでもよい
し、又、窒化珪素膜117とドープトポリシリコン膜115の
両膜を同時にエッチングしてもよい（第２図は本発明の
第２実施例に係る当該工程を示しているものである）。
し、又、窒化珪素膜117とドープトポリシリコン膜115の
両膜を同時にエッチングしてもよい（第２図は本発明の
第２実施例に係る当該工程を示しているものである）。
このSi3N4膜117のパターニングにあっては、マスクの
アライメント精度は、従来のドープトポリシリコン膜の
それと同一である。エッチングの寸法は大きくなるもの
であり、微小エッチングは軽減される。
アライメント精度は、従来のドープトポリシリコン膜の
それと同一である。エッチングの寸法は大きくなるもの
であり、微小エッチングは軽減される。
次に、上記不純物拡散源（ドープトポリシリコン膜）
115を酸化しつつ、上記ベース領域105内のエミッタ形成
予定領域にエミッタ領域131、133を形成する。これは酸
化雰囲気中で所定の温度にまで加熱して行う。この結
果、不純物拡散源115から不純物が当該領域131、133に
拡散されるものである。
115を酸化しつつ、上記ベース領域105内のエミッタ形成
予定領域にエミッタ領域131、133を形成する。これは酸
化雰囲気中で所定の温度にまで加熱して行う。この結
果、不純物拡散源115から不純物が当該領域131、133に
拡散されるものである。
そして、所定のホトレジスト141を被着することによ
って上記マスク121、123とともに、該ベース105におい
てベースコンタクト形成用のマスクを形成する（第１図
（Ｃ））。
って上記マスク121、123とともに、該ベース105におい
てベースコンタクト形成用のマスクを形成する（第１図
（Ｃ））。
そして、この後、絶縁膜107と不純物拡散源115とをエ
ッチング（RIE）してベースコンタクト形成予定領域の
上記半導体基板105の表面を露出させる。ベースコンタ
クトホール151、153、155が形成されるものである（第
１図（Ｄ））。また、この場合、RIEにウエットエッチ
ングを併用してもよい。基板表面のRIEによるダメージ
を防止するものである。
ッチング（RIE）してベースコンタクト形成予定領域の
上記半導体基板105の表面を露出させる。ベースコンタ
クトホール151、153、155が形成されるものである（第
１図（Ｄ））。また、この場合、RIEにウエットエッチ
ングを併用してもよい。基板表面のRIEによるダメージ
を防止するものである。
さらに、この後、加熱リン酸処理等によって窒化珪素
膜121、123は除去される（第１図（Ｅ））。したがっ
て、窒化珪素膜121、123はそのエッチングにおいて二酸
化珪素膜107に対して選択性を有しているものである。
膜121、123は除去される（第１図（Ｅ））。したがっ
て、窒化珪素膜121、123はそのエッチングにおいて二酸
化珪素膜107に対して選択性を有しているものである。
その後、標準的なプロセスによって各アルミニウム配
線161、163、165、167、169が被着され（第１図
（Ｆ））、トランジスタ装置は完成されることとなる。
以上のようにベースコンタクトホール151、153、155は
エミッタ領域131、133に対して完全に分離されることと
なる。
線161、163、165、167、169が被着され（第１図
（Ｆ））、トランジスタ装置は完成されることとなる。
以上のようにベースコンタクトホール151、153、155は
エミッタ領域131、133に対して完全に分離されることと
なる。
＜効果＞ 以上説明してきたように本発明方法によれば、微小エ
ッチングプロセスを軽減することができるとともに、コ
ストダウンを達成することが出来る。また、上記実施例
にあっては、ベースコンタクトホールの開口にあたっ
て、著しく精度を要求されるマスクアライメント工程が
不要となり、半ば、エミッタ形成領域に対し、自己整合
的にベースコンタクトホールが形成されるため、結局エ
ミッタ間隔を狭めることができ、ベース抵抗を減少させ
ることが可能となる。よって、ノイズを小さくすること
が出来る（NFの向上）。
ッチングプロセスを軽減することができるとともに、コ
ストダウンを達成することが出来る。また、上記実施例
にあっては、ベースコンタクトホールの開口にあたっ
て、著しく精度を要求されるマスクアライメント工程が
不要となり、半ば、エミッタ形成領域に対し、自己整合
的にベースコンタクトホールが形成されるため、結局エ
ミッタ間隔を狭めることができ、ベース抵抗を減少させ
ることが可能となる。よって、ノイズを小さくすること
が出来る（NFの向上）。
第１図（Ａ）〜（Ｆ）は本発明の半導体装置の製造方法
の第１実施例に係る各工程を示す半導体装置の縦断面
図、 第２図は本発明の第２実施例に係る第１図（Ｂ）と同じ
工程を示す半導体装置の縦断面図、 第３図（Ａ）〜（Ｅ）は従来の半導体装置の製造方法の
各工程を示す半導体装置の断面図である。 101……コレクタ領域（半導体基板）、 103……絶縁膜、 105……ベース領域、 111、113……エミッタ形成用窓、 115……不純物拡散源、 117……窒化珪素膜（層）、 121、123……マスク、 131、133……エミッタ領域。
の第１実施例に係る各工程を示す半導体装置の縦断面
図、 第２図は本発明の第２実施例に係る第１図（Ｂ）と同じ
工程を示す半導体装置の縦断面図、 第３図（Ａ）〜（Ｅ）は従来の半導体装置の製造方法の
各工程を示す半導体装置の断面図である。 101……コレクタ領域（半導体基板）、 103……絶縁膜、 105……ベース領域、 111、113……エミッタ形成用窓、 115……不純物拡散源、 117……窒化珪素膜（層）、 121、123……マスク、 131、133……エミッタ領域。
Claims (1)
- 【請求項１】絶縁膜に被われた半導体基板内のコレクタ
領域内にベース領域を形成する工程と、 エミッタ領域形成用の窓を上記絶縁膜に穿設する工程
と、 この窓を介してエミッタ形成予定領域に接触する不純物
拡散源を被着する工程と、 不純物拡散源をこれとエッチングレートが異なる物質の
層で被う工程と、 該層をパターン形成することによりベースコンタクト形
成用窓のマスクを形成する工程と、 上記不純物拡散源を酸化しつつ、上記エミッタ形成予定
領域にエミッタ領域を形成する工程と、 絶縁膜と不純物拡散源とをエッチングしてベースコンタ
クト形成予定領域の上記半導体基板の表面を露出させる
工程と、を備えたことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22188588A JPH0834219B2 (ja) | 1988-09-05 | 1988-09-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22188588A JPH0834219B2 (ja) | 1988-09-05 | 1988-09-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0269941A JPH0269941A (ja) | 1990-03-08 |
| JPH0834219B2 true JPH0834219B2 (ja) | 1996-03-29 |
Family
ID=16773705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22188588A Expired - Lifetime JPH0834219B2 (ja) | 1988-09-05 | 1988-09-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0834219B2 (ja) |
-
1988
- 1988-09-05 JP JP22188588A patent/JPH0834219B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0269941A (ja) | 1990-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4545114A (en) | Method of producing semiconductor device | |
| JPS5836508B2 (ja) | 半導体装置の製造方法 | |
| US4551906A (en) | Method for making self-aligned lateral bipolar transistors | |
| US6194257B1 (en) | Fabrication method of gate electrode having dual gate insulating film | |
| JPH0834219B2 (ja) | 半導体装置の製造方法 | |
| US5792671A (en) | Method of manufacturing semiconductor device | |
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| JP2516429B2 (ja) | 半導体装置の製造方法 | |
| JP3178444B2 (ja) | 半導体装置の製造方法 | |
| JPH0369168A (ja) | 薄膜電界効果トランジスタ | |
| JP2817184B2 (ja) | 半導体装置の製造方法 | |
| JPS6294985A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0682758B2 (ja) | 半導体集積回路の形成方法 | |
| JPH05347411A (ja) | 半導体装置およびその製造方法 | |
| JPS62150746A (ja) | 半導体装置の配線形成方法 | |
| JPS6161546B2 (ja) | ||
| JPS58102559A (ja) | 半導体装置およびその製造方法 | |
| JPH0794734A (ja) | 高耐圧トランジスタの製造方法 | |
| JPH1032264A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH05206056A (ja) | 半導体装置の製造方法 | |
| JPH0656849B2 (ja) | 半導体装置におけるコンタクト穴の形成方法および半導体装置の製造方法 | |
| JPH0621095A (ja) | 半導体装置の製造方法 | |
| JPS58170050A (ja) | 半導体装置の製造方法 | |
| JPH0216019B2 (ja) | ||
| JPS61258479A (ja) | 半導体装置の製造方法 |