-
-
In integrierter Technik hergestellter Baustein.
-
Die Erfindung betrifft einen speziellen elektrotechnischen Gegenstand,
nämlich einen in integrierter Technik hergestellten Baustein, der eine Vielzahl
von Bauelementen auf einem gemeinsamen Halbleiter-Substratblock enthält. Die Erfindung
wurde insbesondere für Programmspeicher eines Fernsprech-Vermittlungssystems entwickelt.
Sie eignet sich jedoch darüber hinaus auch für sonstige integrierte Bausteine, z.B.
innerhalb einer EDV oder für verschiedene elektronische lßgeräte.
-
Erfindungsgemäße Bausteine sind an sich fast überall anwendbar, wo
auch sonst integrierte Bausteine angewendet werden können.
-
In integrierter Technik hergestellte Bausteine, die eine Vielzahl
von Bauelementen auf einem gemeinsamen Halbleiter-Substratblock als Träger enthalten,
sind in großer Zahl bekannt. Die meisten heutzutage hergestellten integrierten Bausteine
stellen einen Silizium-Substratblock-Träger dar, auf dem eine Vielzahl von Bauelementen
angebracht sind.
-
Auf Halbleiter-Substratblöcken als Träger integrierte Bauelemente
haben häufig den Nachteil, daß Kurzschlüsse über den Substratblock zwischen den
einzelnen Bauelementen möglich sind. Um solche Kurzschlüsse zu vermeiden, müssen
auf solchen
Substraböcken besondere Isolierwannen oder sleichstromundurchlässige
pn-übergänge als Isolationen zwischen den betreffenden Bauelementen angebracht werden.
Die Anbringung solcher Isolationen ist relativ aufwendig. Überdies benötigen solche
Isolationen häufig noch zusätzliche Vorspannungen. Auch die Eigenkapazität der pn-übergänge
sowie das Sperren in nur einer Stromrichtung stören häufig.
-
Die Erfindung verwendet zwar im allgemeinen Silizium-Substratblöcke,
sie ist aber nicht darauf beschränkt. Es können an sich auch andere, entgegengesetzt
dotierbare Halbleiter verwendet werden.
-
Vergleichsweise selten werden heutzutage Bausteine in jener anderen
Art integrierter Technik hergestellt, bei der die einzelnen Bauelemente aus einer
dunnen Silizium-Substratschicht erzeugt werden, die ihrerseits epitaktisch auf einem
einen Isolator darstellenden Träger angebracht ist. Die einzelnen Bauelemente, insbesondere
FETs, sind dabei als weitgehend voneinander isolierte Halbleiterinseln auf dem Träger
angebracht, wobei die Kanalbereiche der FETs in elektrischer Hinsicht ständig floaten.
Die elektrischen Verbindungen zwischen den einzelnen Bauelementen, also Halbleiterinseln,
werden insbesondere durch zusätzliche, besondere Leitungen, z.B. aus Aluminium oder
aus dotiertem Silizium, hergestellt.
-
Bausteine dieser Art bezeichnet man als ESFI-Bausteine oder als SOS-Bausteine.
-
SOS-Bausteine stellen eigentlich eine spezielle Art von ESFI-Bausteinen
dar. Bei SOS-Bausteinen besteht nämlich der Träger aus Saphir, wohingegen bei ESFI-Bausteinen
auch andere Isolatoren als Träger, z.B. Spinell, angewendet werden.
-
ESFI-Bausteine enthalten Silizium als 5 ##lblait#r, die epitaktisch
auf dem Träger an gebracht sind. Bausteine dieser
speziellen Art
sind z.B. in Electronics, 20. Febr.1967, 171-176, sowie Electronics, 25. Sept. 1972,
113-116, und Electronics, 12. Juni 1975, 115-120 beschrieben.
-
Andererseits sind die Isolationen zwischen den einzelnen Bauelementen
bei in ESFI-Technik hergestellten Bausteinen zwar sehr gut. Die Zuführung von Vorspannungen
an solche, auf einzelnen Inseln angebrachten Bauelemente , insbesondere an die in
elektrischer Hinsicht voneinander stets isolierten Kanalbereiche von FETs, würde
aber eine sehr komplizierte Verdrahtung voraussetzen, indem zwischen solchen Bauelementen
einerseits und der Spannungsversorgung des Bausteines andererseits hierzu ein kompliziertes
Netzwerk von Leitungen anzubringen wäre. Im Allgme ínen verzichtet man daher auf
die Anbringung eines solchen Netzwerkes und legt an die Kanalbereiche keine solchen
Vorspannungen an, soweit es nicht unbedingt notwendig vorzusehen ist. Es hatOsich
nämlich gezeigt, daß in ESFI-Technik betriebene FETs auch ohne Vorspannung des Kanalbereiches
betrieben werden können -vgl. die obe ngegebenen Literaturstellen.
-
Die Erfindung löst die Aufgabe , einerseits sehr gute, der ESFI-Technik
vergleichbare Isolationen zwischen einzelnen Bauelementen rrndloder zwischen einzelnen
Gruppen von Bauelementen auf dem Baustein anzubringen. Insbesondere gestattet die
Erfindung, die hohen Eigenkapazitäten von isolierenden pn-Ubergängen bei Bedarf
zu vermeiden und trotzdem ohne komplizierte Verdrahtung, sondern durch relativ einfache
Maßnahmen , Vorspannungen an beliebige Bereiche der integrierten Bauelemente, also
auch an die Kanalbereiche von FETs anzulegen. Bei Bedarf können aber auch ständig
oder zeitweise floatende Potentiale, z.B. an solchen Kanalbereichen zugelassen werden.
Darüber hinaus gestattet die Erfindung, weitgehend unverändert das Lay-out bisher
bekannter, auf einem
Halbleiter-Substratblock als Träger angebrachter
Bauelemente auch beim erfindungsgemäßen Baustein anzuwenden, wobei sogar die durch
die erfindungsgemäße Maßnahme erset#n sperrenden pn-Übergänge in den Substratblöcken
zur Trennung von an verschiednen Vorspannungen liegenden Substratbereichen nicht
mehr erzeugt werden müssen. In diesen Fällen ist also oft auch eine Vereinfachung
der fierstellung der Bauelemente aufgrund der Erfindung möglich.
-
Die Erfindung geht aus von einem in integrierter Technik hergestellten
Baustein, der eine Vielzahl von Bauelementen auf einem gemeinsamen Halbleiter-Substratblock
enthält. Der erfindungsgemäße Baustein wird dadurch gekennzeichnet, daß eine Mehrzahl
solcher Substratblöcke, getrennt durch mindestens einen Graben, nebeneinander auf
einem gemeinsamen, einen Isolator darstellenden Träger epitaktisch angebracht ist.
-
Bei der Erfindung handelt es sich also um einen Baustein, der mit
einer modifizierten ESFI-Technik hergestellt ist, die nämlich zusätzliche Ähnlichkeiten
mit der Integration auf Halbleiter-Trägern aufweist. Es sind also auf dem einen
Isolator darstellenden Träger, voneinander isoliert, epitaktisch nebeneinander mehrere,
also mindestens zwei Substratblöcke angebracht. Zumindest zwei solche Substratblöcke
weisen jeweils eine Vielzahl von integrierten Bauelementen auf.
-
Jeder einzelne dieser Substratblöcke kann für sich in bekannter Weise
wie ein als Halbleiter-Eräger verwendeter Substratblock zur Herstellung der auf
ihm in integrierter Technik anzubringenden Bauelemente verwendet werden.
-
Jeder der verschienden Substratblöcke kann außerdem auf jeweils unterschiedliche
Vorspannungen gelegt werden, da der einen Isolator darstellende Träger eine Isolation
zwischen den verschiednen Substratblöcken gestattet. Die verschiedenen Bauteile
auf dem einzelnen Substratblock liegen bei der Erfindung normalerweise dabei jeweils
auf der gleichen Substrat-Vorspannung. Durch die erfindungsgemäße Maßnahme ist es
also möglich, auch den Kanalbereichen von einer Vielzahl von FETs, die gleichzeitig
auf einem Substratblock angebracht sind, über einen einzigen Substratblock-Schalter
gemeinsam eine Vorspannung zuzuführen, also unter Vermeidung einer komplizierten
Verdrahtung.
-
Der einzelne Substratblock kann auch ständig oder zeitweise floatendes
Potential aufweisen, z.B. indem sein Substratblock-Schalter fehlt oder nichtleitend
ist. Die Größe des floatenden Potentials wird dann insbesondere durch elektrische
Ströme an pn-übergängen von dotierten Bereichen der Bauelemente zum Substrat hin
bestimmt. Die Erfindung gestattet also, wahlweise den gleichen Substratblock zeitweise
mit floatendem Potential, oder zeitweise
auch mit einer Vorspannung, oder auch nacheinander mit unterschiedlichen Vorspannungen
zu betreiben, was insbesondere bei Verwendung dieses Substratblocks zur Herstellung
von manchen elektrisch löschbaren Speicher-FETs vorteilhaft ist. Solche Speicher-FETs
sind bereits in "SIEMENS-Forschungs- und Entwicklungsberichte" 4 (1975) Nr. 6, 345-351
(hier allerdings optisch löschbare Speicher-FETs), ferner in den DT-OS 24 45 078
= 74/6185, 24 45 078 = 74/6187, 24 45 091 = 74/6189, 24 45 079 = 74/6188, sowie
in verschienden Zusatzanmeldungen zu diesen genannten DT-OS undim luxemburgischen
Patent 72 605 angegeben. Diese Speicher-FETs enthalten einen n-Kanal sowie ein allseitig
von einer Isolierschicht umgebenes und daher floatendes Speichergate.
-
Die Efindung gestattet darüber hinaus, auf den einzelnen Substratblöcken
des Bausteins jeweils für sich verschiedenartige Schaltungen anzubringen. So kann
auf dem ersten Substratblock eine Speichermatrix und auf dem zweiten Substratblock
die zur Speichermatrix gehörende Randelektronik angebracht werden, wobei die Randelektronik
dann an eine andere Substratvorspannung als die Speichermatrix gelegt werden kann.
-
Darüber hinaus gestattet die Erfindung sogar, daß auf den verschiedenen
Substratblöcken Jeweils unterschiedliche Herstellungstechniken verwendet werden.
So können auf dem einen Substratblock die Transistoren durch FETs gebildet sein,
aber auf den anderen Substratböcken durch bipolare Transistoren, z.B. durch laterale
Transistoren oder Substrattransistoren. Auch Thyristoren und sonstige andersartige
Bauelemente können auf den einzelnen Blöcken in integrierter Technik angebracht
werden. Auch Mischungen sind möglich, insbesondere in dem Sinn, daß auf dem gleichen
Substratblock sowohl FETs als auch bipolare Bauelemente angebracht sind.e Erfindung
gestattet also eine große Freiheit in der Gestaltung des Lay-out, im Aufbau von
Schaltungen verschiedenster Funktionen und in der Wahl der Herstellungsschritte
zur Herstellung der Bauelemente. Insbesondere kann sich die Rücksichtnahme auf Kurschlüsse
über das Substrat darauf beschränken, daß man dann ggfs. zwischen den betreffenden
Bauelementen - insbesondere durch Ätzung oder Oxidation - einen isolierenden Graben
anbringt, welcher oben von den Substratblockoberflächen bis herab zur Trägeroberfläche
die Substrate der betreffenden Bauelemente elektrisch voneinander trennt. Der betreffende
Graben erzeugt im vorliegenden Fall also zwei verschiedene Substratblöcke, von denen
der erste Substratblock das erste Bauelement und der zweite Substratblock das zweite
Bauelement enthält. Ein Kurzschluß beider Bauelemente
über das
Substrat ist dann nicht mehr möglich. Die Isolation zwischen den so hergeste#llten
beiden Substratblöcken ist sogar ausgezeichnet, da sie der Isolation zwischen ESFI-FETs
entspricht. Weil außerdem bei der Erfindung sozusagen bisher als Isolationen angebrachte
sperrende pn-übergänge der Substratblöcke ersetzt werden durch tiefe Gräben, welche
die Bildung verschiedener Substratblöcke bewirken, ist die Isolation zwischen solchen
Substratblöcken besser, als wenn pn-Isolierwannen angebracht wären. Insbesondere
ist die dadurch bewirkte Isolation unabhängig Von der Richtung der Vorspannungen
der Substratblöcke untereinander.
-
Die Erfindung wird anhand von den in den Figuren gezeigten Ausführungsbeispielen
näher beschrieben, wobei Fig. 1 einen Ausschnitt eines Querschnitts durch zwei benachbarte
Substratblöcke auf dem durch einen Saphir gebildeten Träger zeigt - der Graben zwischen
beiden Substratblöcken ist hier im wesentlichen durch Freiätzung erzeugt; Fig. 2
einen Ausschnitt einer Schrägsicht von einem durchschnittenen Baustein zeigt - hier
sind die Substratblöcke extrem dünn -Fig. 3 einen Ausschnitt einer Draufsicht auf
einen solchen Baustein zeigt.
-
Der in Fig. 1 gezeigte Ausschnitt des Querschnitts eines erfindunzsgemäßen
Bausteins läßt den einen Isolator darstellenden
Dieser wird hier durch einen Saph Aebildet. Auf ihm sind epitaktisch eine Mehrzahl
von Silizium-Substratblöcken Si angebracht. In Fig. 1 sind nur zwei Substratblöcke
angedeutet, von denen der erste n-dotiert und der zweite p-dotiert ist. Diese Substratblöcke
sind nebeneinander auf dem gemeinsamen Träger Saph epitaktisch angebracht. Auf den
einzelnen
Substratblöcken sind jeweils eine Vielzahl von Bauelenienten angebracht, von denen
hier nur ein FET F auf dem linken Substratblock und ein lateraler, bipolarer Transistor
B auf detzi rechten Substratblock gezeigt ist. Zwischen beiden Substratblöcken befindet
sich der Graben V, welcher die beiden Substratblöcke voneinander auch in elektrischer
Hinsicht trennt. Aufgrund dieses Grabens V besteht also keine leitende Verbindung
unmittelbar zwischen beiden Substratblöcken Si selbst, so daß an die beiden Substratblöck-e
wahl-.#eise gleiche oder auch unterschiedliche Vorspannungen gelegt werden können.
Es ist aber auch noch möglich, einen von beiden Substratblöcken oder beide Substratblöcke
in elektrischer Hinsicht ständig oder zeitweise flotten zu lassen.
-
Im rechten Substratblock, welcher den lateralen Transistor B enthält,
wurde angenommen, daß der laterale Transistor B in einer @@ Isolierwanne liegt,welche
diesen lateralen Transistor B von anderen Bauelementen des gleichen rechten Substratblocks
Si (p) in elektrischer Hinsicht trennt. Bei der Erfindung ist es also möglich, zusätzlich
Isolierwannen, z.B. @@-
@solie@@@@@@@@@ und oder Isolatoren darstellende pn-Übergange auf den einzelnen
Substratblöcken anzubringen, um verschiedene Bauelemente, die sich auf dem gleichen
Substratblock befinden, in elektrischer Hinsicht voneinander zu trennen. Die Anbringung
solcher Isolierwannen - oder die Anwendung sperrender pn-Ubergänge innerhalb eines
solchen Substratblockes - ist insbesondere dann ratsan, wenn die dadurch innerhalb
des betreffenden Substratblockes erreichte Isolation ausreichend ist.
-
Falls hingegen die durch eine solche Isolation erreichte elektrische
Trennung verschiedener Bauelemente im gleichen Substratblock zu schlecht ist, insbesondere
falls die Eigenkapazität solcher Isolationen zu hoch ist, kann man statt solcher
Isolatonen, also statt solcher Isolierwannen bzw. statt solcher
trennender
pn-Uberga#nge, jeweils die erfindungsgemäß vorgesehenen Gräben V quer durch einen
solchen Substratblock legenfvgl. auch Fig. 3, wodurch aus dem betreffenden ursprünglichen
Substratblock zwei verschiedene, in elektrischer Hinsicht voneinander verschieden
betreibbare Substratblöcke entstehen.
-
Die Erfindung gestattet also, konventionelle Methoden zur Herstellung
der Bauelemente und der Schaltungen auf dem einzelnen Substratblock anzuwenden,
wobei sogar Isolationswannen und sperrende pn-t)bergänge mit oder ohne Vorspannung
zusätzlich in für sich bekannter Weise angebracht werden können. Andererseits ist
aufgrund der erfindungsgemäßen Maßnahme auch die Anbringung solcher Isolationen
vermeidbar, falls man verbesserte Isolationen anbringen will - indem man eben erfindungsgemäß
einen oder mehrere Gräben V anbringt, welche bewirken , daß dann eine Mehrzahl solcher
Substratblöcke#ge trennt durch solche Gräben nebeneinander auf dem gemeinsamen Träger
epitaktisch angebracht sind.
-
Bei der Herstellung des in Fig. 1 gezeigten Beispiels kann man also
auf dem Saphir Saph epitaktisch zunächst die dicke Siliziumschicht Si anbringen
und anschließend durch Freiätzungen den Graben V erzeugen, so daß auf dem Träger
Saph zwei nebeneinander liegende, epitaktisch auf dem Träger Saph angebrachte Substratblöcke
hergestellt sind.t/Jeden der beiden Substratblöcke
dotieren, wie in dem in Fig. 1 gezeigten Beispiel angenommen wurde.ffAnschließend
kann maX die p-Zonen und n-Zonen in den Oberflächen der Substratblöcke in für sich
bekannter Weise anbringen - ebenso a.g die die Substratblockoberfläche bedeckende
Isolierschicht 1.
-
Auf der Isolierschicht I, welche hier auf beiden Substratblöcken aufgebracht
wurde, können zusätzlich weitere Schich-
ten aufgebracht werden,vgl.
in Fig. 1 das in für sich bekannter Weise aufgebrachte Steuergate G des FET F. Es
können auch Verbindungsleitungen S2 zwischen den Bauelementen des gleichen Substratblockes
und zwischen verschiedenen Substratblöcken angebracht werden, wie in Fig. 1 symbolisch
durch die Verbindungsleitung L2 angedeutet ist. Auf diese Weise ist es möglich,
Bauelemente des einen Substratblocks des Bausteins mit Bauelementen anderer Substratblöcke
des gleichen Bausteins zu komplexen Schaltungen zusammenzuschalten. Auch die Verbindungsleitungen
L2 zwischen verschiedenen Substratblöcken können in für sich bekannter Weise, z.B.
durch Bedampfen und Formen1 hergestellt werden.
-
Statt den Graben V durch Freiätzung bis herab zum Träger Saph zu erzeugen,
kann man einen Graben V z.B. auch durch Oxidation erzeugen. Man kann dazu die ursprünglich
angebrachte Siliziumschicht Si an der Stelle V z.B. durch local oxidation oxidieren,und
zwar so stark, daß die dort erzeugte Oxidschicht bis zum Träger Saph herab reicht,
so daß zwei verschiedene Substratblöcke entstehen, die auch in elektrischer Hinsicht
voneinander durch eine dicke Oxidschicht V als Graben getrennt sind.
-
Ob es günstiger ist, den Graben V durch Freiätzung oder durch Oxidation
zu erzeugen, hängt von verschiedenen Faktoren ab.
-
Insbesondere ist eine Oxidation günstig, falls ohnehin im Rahmen eines
der Prozeßschritte eine ähnliche Oxidation an anderer Stelle des Bausteins vorgenommen
wird, so daß man mittels des gleichen Oxidations-Herstellungsschrittes auch noch
den Graben V erzeugen kann. Ahnlich kann man, wenn ohnehin an anderer Stelle des
Bausteins eine ähnliche Freiätzung erfolgt, gleichzeitig den Graben V durch Freiätzung
erzeugen. Welches Verfahren man verwendet, hängt insbesondere davon ab, ob man die
Erzeugung des Grabens V gleichzei-
tig mit solchen oder ähnlichen
anderen ProzeßschrfittePhvdiSch führen kann.
-
Es ist jedoh auch möglich, die verschiedenen Substratblöcke für sich
einzeln mit Abstände@ # nebeneinander durch epitaktisches
epitaktisches Aufwachsenlassen zu erzeugen, statt zunächst eine ausgedehnte, zusammenhängende
Halbleiterschicht und anschließend den Graben V zu erzeugen. Dies ist insbesondere
dann günstig, wenn die verschiedenen Substratblöcke nicht gleichzeitig hergestellt
werden, sondern zeitlich nacheinander. Man erzeugt dann also den ersten Substratblock,
evtl. anschließend sofort die Bauelemente oder Teile der Bauelemente auf diesem
Substratblock, und erst anschließend den anderen Substratblock durch epitaktisches
Aufwachsenlassen. Des zuletzt genannte Verfahren ist insbesondere dann oft günstig,
falls zusammen mit der Herstellung des anderen, zuletzt genannten Substratblockes
gleichzeitig epitaktische Schichten auf dem ersten Substratblock zusätzlich angebracht
werden sollen, und/oder falls verschieden dicke Substratblöcke auf dem Träger angebracht
werden sollen.
-
Die Herstellung des erfindungsgemäßen Bausteins kann also auf sehr
vielseitige Weise erfolgen, wodurch der Anwendungsbereich der Erfindung sehr groß
ist.
-
Das in Fig. 2 gezeigte Anwendungsbeispiel unterscheidet sich von dem
in Fig. 1 gezeigten Anwendungsbeispiel der Erfindung vor allem dadurch, daß in Fig.
1 relativ dicke Substratblöcke gezeigt sind, hingegen in Fig. 2 extrem dünne Substratblöcke.
Die in Fig. 1 gezeigten Substratblöcke sind nämlich so dick, daß die einzelnen Bauelemente
in den Substratblöcken nur an der Oberfläche der Substratblöcke angebracht sind,
aber nicht bis zur Unterseite der Substratblöcke hindurch reichen.
-
Bei dem in Fig. 2 gezeigten Beispiel sind hingegen die Substratblöcke
Si1 und Si2 sehr dünn, z.B. dünner als 1 ~zum.
-
Die auf den Substratblöcken hergestellten Bauelemente - links ist
ein FET F1', rechts ein lateraler Transistor\lXm Schnitt gezeigt - reichen nämlich
von der Oberfläche der Substratblöcke bis zur Oberfläche des Trägers Saph herab.
Zwischen den Substratblöcken befindet sich wieder der Graben V, der die elektrische
Trennung der Substratblöcke bewirkt.
-
Bei dem in Fig. 2 gezeigten Beispiel haben die einzelnen Substratblöcke
also eine Dicke, wie man sie sonst im Rahmen der ESFI-Technik anwendet. Der unterschied
zur ESFI-Technik besteht jedoch darin, daß eine Vielzahl einzelner Bauelemente in
jedem der Substratblöcke, also gleichsam auf einem leitenden Trägermaterial für
sich angebracht sind, stattiwie in der ESFI-Technik sonst üblich'auf einzelnen Inseln
elektrisch isoliert voneinander auf dem isolierenden Trägermaterial angebracht%-sein.
Eine elektrische Isolation voneinander ist bei der Erfindung innerhalb eines Substratblockes
nicht immer gegeben, weil die einzelnen im gleichen Substratblock angebrachten verschiedenen
Bauelemente in den Substratblock eingebettet sind
den Substratblock eine elektrisch leitende Verbindung aufweisen - im vorliegenden
Beispiel sind im rechten Substratblock Si2 zwei laterale Transistoren gezeigt, deren
Basen elektrisch leitend miteinander gekoppelt sind, weiesie im gleichen Substratblock,
ungetrennt durch sperrende pn-Übergänge angebracht sind, so daß hier die Substratblockvorspannung
gleichzeitig die Basisspannung dieser beiden lateralen Transistoren bildet.
-
Auch in Fig. 2 ist angedeutet, daß Leitungen L1, L2 zwischen den Bauelementen
des gleichen Substratblockes und der verschiedenen Substratblöcke zusätzlich angebracht
werden können,
um komplexe Schaltungen zu bilden. Durch solche
Leitungen L1, L2 werden Bauelemente verschiedener Substratblöcke zu einer gemeinsamen
Schaltung zusammengeschaltet, wie in Fig. 2 schematisch angedeutet ist. Die Anbringung
solcher Leitungen L1, LZ kann wieder in für sich bekannter Weise durchgeführt werden.
-
Falls man einen Substratblock so dick wie in Fig. 1 macht, kann man
vorteilhafter Weise in den einzelnen Substratblockoberflächen Schaltungen auch gleichartig
herstellen, wie die normalerweise auf Halbleiterträgern hergestellten Schaltungen.
Falls man hingegen, wie in Fig. 2 gezeigt ist, die Substratblöcke aus dünnem, z.B.
0.7 /um dicken1 Silizium bildet, können die Kapazitäten an den pn-Ubergängen innerhalb
der Bauelemente sowie die Kapazitäten an den pn-Übergängen zwischen diesen Bauelementen
sowie die Kapazitäten zum Substratblock hin jeweils besonders klein sein. Dünne
Substratblöcke, wie in Fig. 2, eigenen sich daher insbesondere für Bausteine, deren
Arbeitsgeschwindigkeit sehr hoch liegen soll.
-
In den dünnen Substratblöcken können ebenfalls die einzelnen Bauelemente
hntrb der bei der ESFI-Technik bekannten Weise hergestellt werden, z.B. durch Ionenimplantation
oder Diffusion, unter entsprechender Berücksichtigung der Dicke des jeweiligen Substratblockes.
-
In Fig. 3 ist eine Draufsicht aus einem Ausschnitt eines erfindungsgemäßen
Ausführungsbeispiels gezeigt. Es sind zwei Gräben V erkennbar, welche zwischen den
gezeigten drei Substratblöcken Si liegen. Schematisch wurde angedeutet, daß mehrere
Hauelemente in den einzelnen Substratblöcken angebracht sind, z.B. Sourcen S und
Drains D von FETs, sowie eine Spaltenleitung S', welche die Sourcen dieser FETs
miteinander leitend verbindet. Die Spaltenleitung SZ besteht im vorliegen-
den
Beispiel aus gleichdotiertem Halbleiter wie die Sourcen S und sowohl die SourceS
als auch die Spaltenleitung S' stellen eine Schicht in der Oberfläche des Substratblocks
Si dar.
-
Außerdem sind Schalter T gezeigt, welche - im vorliegenden Fall zwei
getrennte, verschiedene Vorspannungen U1 und U2 -an die Substratblöcke anzulegen
gestatten. Falls einer oder mehrere dieser Schalter T nichtleitend sind, floatet
das Potential der betreffenden Substratblöcke Si. Grundsätzlich kann man auch den
einzelnen, gleichen Substratblock über verschiedene Schalter mit verschiedenen Vorspannungsquellen
verbinden, so daß man wahlweise an den gleichen Substratblock nacheinander auch
verschiedene Vorspannungen und floatendes Potential anlegen kann.
-
Falls der Substratblock dünn ist, und falls die Sourcen S und die
Spaltenleitung S' bis zum Träger Saph herab reichen, kann man bei dem in Fig. 3
gezeigten Beispiel die Vorspannung links und rechts von der Spaltenleitung S' zuführen,
damit die betreffende Vorspannung sowohl links als auch rechts von der betreffenden
Spaltenleitung S' an den betreffenden Substratblock anliegt. Grundsätzlich ist also
- bei Anbringung solcher durch den ganzen Substratblock hindurch bis hinab zur Oberfläche
des Trägers reichender Bauelemente-Teile, die den betreffenden Substratblock in
voneinander elektrisch getrennte Substratblockbereiche trennen - möglich, links
von solchen Bauelemente-Teilen eine andere Substratvorspannung an den gleichen Substratblock
zu legen, als rechts von den betreffenden Bauelemente-Teiltfi7tIm in Fig. 4 gezeigten
Beispiel wurde allerdings angenommen, daß links und rechts von der Spaltenleitung
S' an den gleichen Substratblock Jeweils die gleichen Vorspannungen U1 angelegt
werden.
-
@Wenn der einzelne Substratblock, wie in Fig. 2 gezeigt ist, für sich
sehr dünn ist, wenn alo das betreffende Bauelement(t'#;L) von der Oberfläche des
Substratblocks bis herab zur Oberfläche des Trägers reicht, darzi treten im Substratblock
häufig Verarmungszonen auf, z.B. in Kanalbereichen von FETs, Welche an dieser Stelle
des Substratblocks eine gewisse Hochohmigkeit erzeugen. Bei dem in Fig. 3 gezeigten
Beispiel ist ein Kanalbereich K eines FET angedeutet, der aufgrund entsprechender
Vorspannungen an seinem hier nicht gezeigten Gate in seinen nichtleitenden Zustand
gesteuert wird. In diesem Kanalbereich K ist also der Substratblock Si, der an sich
leitend mit dem Kanalbereich K verbunden ist, extrem hochohmig. Der eine Verarmungszone
aufweisende Kanalbereich X könnte also eine Vorspannung des Substratblocks Si in
Richtung des Pfeiles W nicht weiterleiten. Da erfindungsgeniäß jedoch der betreffende
T nicht für sich allein auf einer Halbleiter-I-nsel angebracht ist, sondern in den
Substratblock Si eingebettet ist, wird die Vorspannung am nichtleitenden Kaanalbereich
K vorbei längs des Pfeiles UW weitergeleitet, so daß die gleiche Substratvorspannung
auch den übrigen Bauelementen dieses Substratblocks zugeführt wird, ob wohl der
Bereich K nichtleitend ist.
-
Selbst wenn man beim erfindungsgemäßen @austein dünne Schichten als
Substratblöcke anbringt, die z.B. 0,5 /um dick sind, selbst wenn man also FETs mit
dünnen Sourcen, Kanalbereichen und Drains auf dem erfindungsgemäßen Baustein anbringt,
wird, ohne Anbringung einer zusätzlichen komplizierten Verdrahtung, die Substratvors#annung
U1 oder U2 allen Bauelementen des gleichen Substratblocks zuführbar, da diese Vorspannungen
über Umweg UW auch an Barrieren, hier K, bildenden, nichtleitenden Verarmungszonen
vorbei weitergeleitet wird.
-
Diese Umweg UW kann man insbesondere dann mit Vorteil anwenden, falls
man n-Ranal-Speicher-FETs mit durch Kanalinsektion aufladebarem Speichergate auf
einem solchen Substratblock anbringt, z.B. gemäß dem genannten luxemburgischen Patent
72 605 = DT-OS 24 45 078. Man kann dann nämlich mit Hilfe eines einzigen Substratblock-Schalters
T dem ganzen Substratblock die sonst bei Halbleiterträgern verwendeten Vorspannungen
zuführen bzw. floatendes Potential am Substratblock herstellen, je nachdem, ob man
den betreffenden Speicher-FET lesen, programmieren oder z.B. mit Hilfe des Fowler-Nordheim-Tunneleffektes
löschen will, insbesondere
mit Hilfe dieses Effektes unter Vermeidung eines Uberlagerten Avalanchedurchbruchs
zwischen dem Substrat und einem Hauptstrecken-Anschlußbereich, löschen will. Gleichzeitig
kann man die Randelektronik auf anderen Substratblöcken des gleichen Bausteins anbringen
und den verschiedenen Substratblöcken zur gleichen Zeit verschiedene Vorspannungen
U1, U2 zuführen, wodurch insbesondere die Jeweils größtmöglichen Arbeitsgeschwindigkeiten
einerseits der Randelektronik, z.B. de@ Dekodierer, und andererseits der Speicher-FETs
erreichbar ist.
-
9 Patentansprüche 3 Figuren