DE1302005B - - Google Patents

Info

Publication number
DE1302005B
DE1302005B DE1963J0024586 DEJ0024586A DE1302005B DE 1302005 B DE1302005 B DE 1302005B DE 1963J0024586 DE1963J0024586 DE 1963J0024586 DE J0024586 A DEJ0024586 A DE J0024586A DE 1302005 B DE1302005 B DE 1302005B
Authority
DE
Germany
Prior art keywords
semiconductor
layer
metal
component according
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE1963J0024586
Other languages
English (en)
Other versions
DE1302005C2 (de
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB20201/62A external-priority patent/GB1010111A/en
Priority claimed from GB36013/62A external-priority patent/GB1044689A/en
Priority claimed from DEST19973A external-priority patent/DE1179280B/de
Application filed filed Critical
Application granted granted Critical
Publication of DE1302005B publication Critical patent/DE1302005B/de
Publication of DE1302005C2 publication Critical patent/DE1302005C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • CCHEMISTRY; METALLURGY
    • C03GLASS; MINERAL OR SLAG WOOL
    • C03CCHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/36Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal
    • C03C17/40Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal all coatings being metal coatings
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02Pretreatment of the material to be coated
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02Pretreatment of the material to be coated
    • C23C14/027Graded interfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/041Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction having no base used as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/02Soldered or welded connections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671Chromium [Cr] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0618Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4918Disposition being disposed on at least two different sides of the body, e.g. dual array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01021Scandium [Sc]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01024Chromium [Cr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01025Manganese [Mn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01032Germanium [Ge]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01042Molybdenum [Mo]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01058Cerium [Ce]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01083Bismuth [Bi]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049Nitrides composed of metals from groups of the periodic table
    • H01L2924/04955th Group
    • H01L2924/04953TaN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Physical Vapour Deposition (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

Die Hauptpatentanmeldung betrifft einen metalli- Basis- und Emitterzone mindestens die Basis- und die sehen Überzug auf einer isolierenden Unterlage, wo- Emitterelektrode durch die Oxydschicht hindurch bei der Überzug aus mehreren Teilschichten eines freigelegt werden. Von diesen freigelegten Elektroden auf der Unterlage guthaftenden Metalls und eines müssen dann Verbindungen zu den Anschlüssen des zweiten, weichlötbaren Metalls besteht, wobei sich 5 Bauelements hergestellt werden, was normalerweise ferner auf der Unterlage eine Teilschicht des gut- mit dünnen Drähten geschieht. Die freigelegten haftenden Metalls befindet und die oberste Teil- Elektrodenflächen sind klein, und daher ist es von schicht aus dem weichlötbaren Metall besteht und Vorteil, großflächige dünne Metallüberzugkontakte wobei die beiden Metalle natürliche oder absichtlich aufzubringen, welche die freigelegten Elektroden bezugefügte, die Adhäsion und das Weichlöten aber io decken und sich auch auf der Oxydschicht erstrecken, nicht beeinträchtigende Verunreinigungen enthalten Dieser dünne Metallüberzug muß sowohl an den freikönnen. Dieser Überzug zeichnet sich dadurch aus, liegenden Elektroden als auch an der Oxydschicht daß der prozentuale Anteil des guthaftenden Metalls haften und außerdem weichlötbar sein,
von Schicht zu Schicht bis zur obersten Teilschicht Unter einer Festkörperschaltung wird in den vorkontinuierlich oder stufenweise abnimmt. 15 liegenden Ausführungen ein einzelner Kristallblock
Ein Verfahren zur Ablagerung eines solchen aus Halbleitermaterial verstanden, in dem mehr als metallischen Überzugs besteht nach der Haupt- ein elektrisches Element oder elektrisches Bauteil Patentanmeldung darin, daß das an der Unterlage erzeugt wird, d. h. mindestens ein aktives Element guthaftende Metall und das weichlötbare Metall (Transistor und/oder Diode), wobei dieses Element gleichzeitig, jedoch getrennt derart verdampft werden, ao oder dieses Bauteil dem Halbleitermaterial untrenndaß die beiden Metalle sich in der Dampfphase bar zugeordnet ist, um die Funktion einer Schaltung mischen können, und daß die Verdampfungs- zu übernehmen.
geschwindigkeit des guthaftenden Metalls mit zu- Bei einem Doppeldiffusions-Planarverfahren bildet
nehmender Überzugsdicke verringert wird. der Kristallblock aus Halbleitermaterial den gemein-
Dieser Überzug kann z. B. die Verbindungs- 35 samen Kollektorbereich für alle Transistoren und ist konfiguration einer Dünnfilmschaltung auf einer außerdem für einen der Elektrodenbereiche der Glasplatte bilden und/oder den bereits nieder- Dioden gemeinsam, falls diese durch die erste Diffugeschlagenen Aluminiumfilm überlappen, der eine sion gebildet werden. Bei einem Verfahren dreifacher Elektrode eines Dünnfilm-Aluminium-Siliziumdioxyd- Diffusion wird die erste Diffusion für irgendeine Aluminium-Kondensators auf der Glasplatte bildet. 30 erforderliche Isolation der Bauteile verwendet.
Es wurde nun gefunden, daß der metallische Bei beiden Verfahren können isolierte Ober-
Überzug der Hauptpatentanmeldung nicht nur auf flächenbereiche als Widerstände und die Sperrisolierenden Unterlagen aufgebracht werden kann, schichten von in Sperrichtung betriebenen gleichsondern auch besonders vorteilhaft verwendbar ist richtenden Übergängen als Kondensatoren verwendet bei der Kontaktierung von Halbleiterbauelementen 35 werden.
(Transistoren, Dioden, Festkörperschaltung), insbe- Diejenigen Elektroden, welche durch die Oxydsondere von solchen, die nach dem Planarverfahren schicht hindurch freigelegt werden, erfordern großhergestellt sind. flächige Metallüberzugkontakte, wie dies oben bein den folgenden Ausführungen wird unter Planar- züglich einzelner Halbleiterelemente erwähnt wurde, verfahren ein Verfahren zum Herstellen aktiver Halb- 40 Weiter sind Verbindungen über der Oxydschicht zur Ieiterbauelemente und gegebenenfalls auch passiver Vervollständigung der gewünschten Schaltung her-B auteile durch aufeinanderfolgende Diffusionen in zustellen, und es ist zweckmäßig, die genannten einem kontinuierlichen Körper, vorzugsweise in Kontakte und Verbindungen durch eine einzelne aufeinem Einkristallkörper, aus Halbleitermaterial ver- gebrachte Konfiguration eines dünnen Metallüberzugs standen, so daß alle gleichrichtenden Übergänge und 45 zu erzeugen. Es ist auch möglich, durch die Dünnmindestens einige der Elektroden in einer gemein- film-Stromkreistechnik passive Bauteile zu erzeugen, samen, ebenen Oberfläche des Halbleiterkörpers zu und zwar auf der Oxydschicht des Halbleiterkörpers, liegen kommen. Jede Diffusion in den Halbleiter- Die Erfindung besteht daher in der Verwendung körper hinein erfolgt durch ein Loch hindurch, das des eingangs näher gekennzeichneten metallischen mittels eines photolithographischen Verfahrens in 50 Überzugs nach der Hauptpatentanmeldung als großeine auf dem Halbleiterkörper angeordnete Schutz- flächiger Kontakt für Elektroden auf Halbleiteroxydschicht eingeätzt wird. Der durch diese Diffusion körpern von Halbleiterbauelementen, die eine mit erzeugte gleichrichtende Übergang gelangt unter der Öffnungen versehene Oxydschicht besitzen, durch Oxydschicht, die über dem Halbleiter wieder erzeugt welche öffnungen die Elektroden zugänglich sind,
wird, an die Oberfläche des Halbleiterkörpers. Für 55 Ausführungsbeispiele und vorteilhafte Weiterdie nächste Diffusion wird dann an der erforderlichen bildungen der Erfindung werden nun an Hand der in Stelle ein Loch in der Oxydschicht angebracht. Wenn der Zeichnung dargestellten Figuren näher erläutert alle erforderlichen Elemente und Bauteile auf diese und sind in den Unteransprüchen gekennzeichnet. Art erzeugt worden sind, werden schließlich Löcher In der Zeichnung zeigt
in der Oxydschicht erzeugt, um die notwendigen 60 F i g. 1 einen Grundriß eines Teils eines Silizium-Elektroden freizulegen, während sämtliche gleich- plättchens, das einen Epitaxial-Planartransistor entrichtenden Übergänge durch die Oxydschicht ge- hält, bevor die Anschlüsse an den Elektroden herschützt bleiben. Hierauf werden an den freiliegenden gestellt sind,
Elektroden metallische Kontakte angebracht. Fi g. 2 einen längs der Linie I-I der F i g. 1 geführ-
Wo nur ein Halbleiterelement erzeugt wird, wird 65 ten Schnitt,
im Falle einer Diode mindestens eine der beiden F i g. 3 den Grundriß eines Teils eines Silizium-
Elektroden durch die Oxydschicht freigelegt, wäh- plättchens, das einen Epitaxial-Planartransistor entrend im Falle eines Transistors mit einer Kollektor-, hält, wobei großflächige Kontakte gemäß der Erfin-
3 4
dung vorhanden sind, die über Kontakten liegen, die Ausnahme der freigelegten Emitter- und Basiselekan der Emitter- und an der Basiselektrodenfläche trodenflächen 7 und 8. Das sich ergebende Gebilde hergestellt sind, stellt einen npn-Epitaxial-Planartransistor dar, wel-
F i g. 4 einen längs der Linie III-III der F i g. 3 ge- eher in einem Siliziumplättchen 1 erzeugt worden ist, führten Schnitt, 5 und zwar vor der Herstellung der Kontakte mit den
Fig. 5 einen Querschnitt durch ein Siliziumplätt- Elektroden. Es ist lediglich ein Teil des Siliziumchen, das einen Epitaxial-Planartransistor enthält, plättchens 1 dargestellt, welches einen einzelnen Tranwobei großflächige Kontakte gemäß der vorliegenden sistor enthält. Tatsächlich werden aber eine Anzahl Erfindung direkt über der Emitter- und der Basis- solcher Gebilde gleichzeitig im Plättchen hergestellt, elektrodenfläche liegen, io Unter Bezugnahme auf die F i g. 1, 2, 3 und 4 wird
Fig. 6 einen Querschnitt eines Epitaxial-Planar- nun ein erstes Verfahren zur Herstellung der Kontransistors, bei dem die großflächigen Kontakte ge- takte auf den freiliegenden Emitter- und Basiselekmäß der Erfindung direkt über den Elektrodenflächen trodenflächen 7 und 8 des Transistors nach F i g. 1 des Emitters, der Basis und des Kollektors liegen und und 2 beschrieben. In den F i g. 3 und 4 werden für bei dem an die Kontakte Drähte angelötet sind und 15 gleiche Teile wie in den Fig. 1 und 2 die gleichen das ganze Gebilde in Harz eingebettet ist. Bezugszeichen verwendet. Zunächst wird auf die
In den Fig. 1 und 2 ist ein Siliziumplättchen 1 gesamte obere Oberfläche der Struktur der Fig. 1 dargestellt, welches aus einer überdotierten η-leiten- und 2 Aluminium aufgedampft. Dann wird durch den Unterlage 2 mit geringem spezifischem Wider- selektive Ätzung mit Hilfe von lichtempfindlichem stand besteht, d. h. beispielsweise aus n+-leitendem ao Lack und einer Maske, die die Umkehrung der für Material mit einem spezifischen Widerstand von un- die Belichtung der Elektrodenflächen 7 und 8 begefähr 0,003 Ohm-cm, auf welcher Unterlage durch nutzten Maske ist, dafür gesorgt, daß die Flächen 7 epitaktisches Wachstum eine η-leitende Schicht 3 mit und 8 mit einem Aluminiumfilm bedeckt bleiben, einem spezifischen Widerstand von ungefähr 1 bis Hierauf wird das ganze Gebilde erwärmt, so daß an 2 Ohm-cm erzeugt ist, wobei die Schicht 3 die KoI- 35 der Übergangsfläche zwischen Aluminium und SiIilektorzone eines Transistors bildet. Die p-leitende zium eine Legierung entsteht, so daß gute ohmsche Basiszone 4 und die η-leitende Emitterzone 5 sind Emitter- und Basiskontakte 9 und 10 (F i g. 3 und 4) durch ein bekanntes Verfahren doppelter Diffusion gebildet werden.
hergestellt worden, und die beiden gleichrichtenden Die nächste Stufe besteht in der Bildung groß-
Übergänge sind durch eine Siliziumoxydschicht 6 ge- 30 flächiger Metallüberzugkontakte 11 und 12, die die schützt. Die gestrichelten Flächen der F i g. 1 zeigen Aluminiumkontakte 9 und 10 und die Oxydschicht 6 die Basis- bzw. die Emitterzone 4 und 5. Der be- überlappen. Dies geschieht durch das nachstehend sondere Vorgang der doppelten Diffusion ist kurz beschriebene Verfahren.
gesagt der folgende. Die Gesamtoberfläche des SiIi- Das Siliziumplättchen, das die Transistorstruktur
ziumplättchens 1 wird zunächst oxydiert, um die 35 mit den aus Aluminium bestehenden Emitter- und Oxydschicht 6 zu bilden. Dann wird auf diese Oxyd- Basiskontakten enthält, wird auf der diese Kontakte schicht ein lichtempfindlicher Lack aufgebracht, und enthaltenden Fläche chemisch gereinigt und dann in dieser wird durch eine Maske hindurch belichtet, die einem glockenförmigen Glasgefäß, dessen geschloseine undurchlässige, derjenigen Fläche entsprechende sene Seite sich oben befindet, aufgehängt, wobei die Fläche aufweist, von der das Oxyd zu entfernen ist. 40 genannte Fläche des Plättchens gegen zwei Molybdän-Bei der Entwicklung wird der unbelichtete Lack ent- schalen gerichtet ist, die chemisch gereinigtes Chrom fernt, worauf durch chemische Ätzung die Oxyd- bzw. Gold enthalten. Die genannten Schalen stehen Schicht 6 von den unbelichteten Flächen abgetragen in thermischen Kontakt mit entsprechenden Heizwird. Dadurch entsteht in der Oxydschicht ein »Fen- wicklungen, die über getrennte einstellbare Widerster«. Danach wird der entwickelte Lack durch ein 45 stände gespeist werden.
Lösungsmittel abgetragen. Durch das genannte »Fen- Die vorbereitete Fläche des Siliziumplättchens
ster« wird dann ein Störstoff vom p-Typ eindiffun- wird teilweise durch eine Platte mit Öffnungen abdiert, um die Basiszone 4 zu bilden. Diese Diffusion gedeckt, so daß die Dämpfe den Teil des Plättchens wird in einer oxydierenden Atmosphäre vorgenom- erreichen können, auf welchem der Überzug aufmen, so daß die gesamte Oberfläche des Silizium- 50 gebracht werden soll. Es ist eine einstellbare Klappe plättchens 1 mit der Oxydschicht 6 bedeckt wird. Die vorhanden, um das Plättchen gegen die Dämpfe abselektive Ätzung mit Hilfe des lichtempfindlichen zuschirmen, wenn sich die Molybdänschalen in Lackes und einer Maske wird hierauf wiederholt und heißem Zustand befinden, aber kein Niederschlag dann die Emitterzone 5 durch Eindiffundieren eines erfolgen soll.
Störstoffes vom η-Typ erzeugt, während wiederum 55 Beim Betrieb wird das Glasgefäß zunächst auf die Oberfläche des Plättchens mit der Oxydschicht 6 einen Druck von ungefähr 2-1O-5 Torr evakuiert, überzogen wird. und dann wird die mit Chrom gefüllte Schale vor-
Dieses Verfahren doppelter Diffusion bewirkt, daß gewärmt, während die genannte Klappe das Plättdie Basiszone 4 eine höhere Störstoff konzentration chen abschirmt. Hierauf wird dafür gesorgt, daß ein aufweist als die Kollektorzone 3, und zwar entspre- 60 Niederschlag gemäß dem folgenden Zeitschema stattchend einem spezifischen Widerstand von ungefähr finden kann:
0,5 Ohm·cm, und daß die Emitterzone 5 eine noch 1. Das Plättchen wird durch die Klappe freihöhere Störstoffkonzentration aufweist, welche einem gegeben und Chrom allein niedergeschlagen;
spezifischen Widerstand von ungefähr 0,01 Ohm-cm 2. die mit Gold gefüllte Schale wird erwärmt, so
entspricht. Durch erneute selektive Ätzung mit Hilfe 65 daß Chrom und Gold niedergeschlagen werden;
von lichtempfindlichem Lack und einer Maske sorgt 3. die Temperatur der mit Gold gefüllten Schale
. man dafür, daß die Oberfläche des Siliziumplätt- wird erhöht, so daß Gold in größerem Ausmaße
chens 1 von der Oxydschicht 6 bedeckt bleibt mit niedergeschlagen wird;
5 6
4. der Strom der Heizspule für die mit Chrom ge- und Basiselektrodenflächen eines Epitaxial-Planarfüllte Schale wird abgeschaltet, so daß bei ab- transistors beschrieben worden, der in einem Siliziumnehmender Temperatur ein kleinerer Anteil plättchen erzeugt worden ist. Die beschriebenen Ver-Chrom niedergeschlagen wird, bis schließlich fahren lassen sich selbstverständlich mit gleich gutem Gold allein niedergeschlagen wird. 5 Erfolg auch auf Planartransistoren anwenden, die die
Bei diesem Aufdampfverfahren kann die anfäng- zusätzliche Zone 2 niedrigen spezifischen Widerliche Stufe der Vorerwärmung der das Chrom ent- Standes nicht aufweisen, d. h. auf nichtepitaktische haltenden Schale weggelassen werden. Auch können Planartransistoren.
die getrennten Heizspulen weggelassen werden, indem Bei der Vervollständigung der Herstellung von
man den Heizstrom direkt durch die Molybdän- io Transistoren ist es nötig, für die Kollektorelektrode schalen hindurchleitet. ebenfalls einen ohmschen Kontakt vorzusehen. Dies
Beim oben beschriebenen Verfahren des Nieder- kann in bekannter Weise dadurch geschehen, daß schlagens eines Chrom-Gold-Films ist eine mit Öff- man vom Siliziumplättchen die Einzeltransistoren nungen versehene Maske verwendet worden, um den abtrennt und die Kollektorelektrodenfläche jedes Niederschlag auf die gewünschte Fläche zu beschrän- *5 Transistors mit einem Metallträger verbindet, der ken. Gemäß einer Variante kann man Chrom-Gold einen ohmschen Kollektorkontakt bildet. Die Verauf die ganze Oberfläche des Plättchens aufdampfen bindung mit dem Träger kann beispielsweise durch und dann eine selektive Ätzung mit Photowider- Friktionsiegieren erfolgen.
Standsmaterial vornehmen, um die gewünschten Ein anderes Verfahren, das sich gut für die vor-
Flächen zu erhalten. ao stehend beschriebenen Transistoren eignet, besteht
In den F i g. 3 und 4 bestehen die durch das oben darin, im Vakuum einen abgestuften Chrom-Goldbeschriebene Verfahren hergestellten großflächigen Überzugkontakt in der oben beschriebenen Weise Metallüberzugkontakte 11 und 12 aus einer anfäng- auf der Kollektorelektrodenfläche des Siliziumplätt-Iichen Schicht aus reinem Chrom, das gut an den chens niederzuschlagen, d.h. auf derjenigen Ober-Aluminiumkontakten 9 und 10 und an der Silizium- 25 fläche des Siliziumplättchens, die der die Emitteroxydschicht 6 haftet, und aus einer abschließenden und Basiselektroden enthaltenden Oberfläche entSchicht aus reinem Gold, das sowohl sehr gut leitend gegengesetzt ist. In diesem Fall hat es sich als zweckals auch weichlötbar ist. Zwischen diesen beiden reinen mäßig erwiesen, vor dem Niederschlag die Kollektor-Schichten ist ein Bereich von Legierungszusammen- elektrodenfläche zu polieren. Im Falle eines Epitaxialsetzungen vorhanden, die durch Mischen der beiden 3o Planartransistors wird ein guter ohmscher Kontakt Metalle in der Dampfphase erhalten worden sind. zwischen dem Chrom-Gold-Überzug und der Zone 2 Der Film ist mechanisch stabil und gegen Bruch mit niedrigem spezifischem Widerstand hergestellt, durch Zugbeanspruchung widerstandsfähig. Es wird Im Falle eines Planartransistors ohne Zone 2 ist es angenommen, daß dies auf die abgestufte Zusammen- zunächst nötig, eine hohe Störstoffkonzentration von setzung des Films zurückzuführen ist. 35 gleichem Leitfähigkeitstyp wie der der Kollektorzone
An Hand der Fig. 1, 2 und 5 wird nun ein zweites in diese Zone einzudiffundieren, um eine sehr dünne Verfahren zur Bildung der Kontakte auf den Emitter- Oberflächenschicht geringen spezifischen Wider- und Basiselektrodenflächen 7 und 8 des in den F i g. 1 Standes von beispielsweise ungefähr 0,005 Ohm · cm und 2 dargestellten Transistors beschrieben. Bei herzustellen. Wenn die Einzeltransistoren vom SiIidiesem Verfahren wird die Stufe der Bildung von 4° ziumplättchen abgetrennt werden, kann der Metall-Aluminiumkontakten gemäß dem vorstehend be- Überzugkontakt leicht an einen Träger angelötet werschriebenen Verfahren weggelassen. Nach der Frei- den. Gemäß einer Variante kann ein Drahtleiter legung der Emitter- und Basiselektrodenflächen 7 direkt mit dem Metallüberzugkontakt verlötet werden, und 8 wird ein Zwischenschritt eingeschaltet, der Fig. 6 zeigt nun einen Einzeltransistor, der von
darin besteht, eine starke Konzentration von p-Stör- 45 einem Siliziumplättchen, wie F i g. 5 es zeigt, abstoff in die freigelegte Basiselektrodenfläche 8 ein- getrennt worden ist, wobei dieser Transistor einen zudiffundieren, um eine sehr dünne Oberflächen- aus einem Chrom-Gold-Überzug bestehenden ohmschicht 13 niedrigen spezifischen Widerstandes zu sehen Kollektorkontakt 14 aufweist. An den Emitter-, erzeugen, der ungefähr gleichwertig ist demjenigen Basis- und Kollektorkontakten sind die Silberdrähte der Emitterzone 5. Hierauf wird der Chrom-Gold- 5o 15, 16 bzw. 17 angelötet und das Ganze ist in einen Film direkt auf den freiliegenden Silizium-Emitter- Harzkörper 18 eingebettet. Somit ist ein Transistor- und Basiszonen 7 und 8 und auf der Siliziumoxyd- bauelement geschaffen, das sich vom Standpunkt der schicht 6 niedergeschlagen, um die großflächigen Anschlußkontakte und -leiter und der Einkapselung Metallüberzugkontakte 11 und 12 zu bilden, wie dies aus betrachtet für eine verhältnismäßig einfache Heraus F i g. 5 hervorgeht. Es zeigt sich, daß der Chrom- 55 stellung eignet. Der in Fig. 6 dargestellte und an Gold-Film gut an der Siliziumoberfläche und an der Hand dieser Figur beschriebene Transistor mit dem Siliziumoxydschicht 6 haftet. Die Oberflächenschicht aus dem niedergeschlagenen Chrom-Gold-Überzug 13 mit niedrigem spezifischem Widerstand ist in bestehenden ohmschen Kollektorkontakt 14, aber diesem Falle nötig, um einen guten ohmschen Kon- ohne Anschlußdrähte und Einkapselungsharz, betakt zwischen dem Silizium und dem Chrom-Gold- 6o findet sich in einer für die Montage auf einer Glas-Film zu gewährleisten. Infolge des Doppeldiffusions- unterlage zweckmäßigen Form, und zwar insbesonverfahrens zur Herstellung der Emitterzone S weist dere durch Anlöten an einen Chrom-Gold-Überzugdiese bereits eine hohe Störstoffkonzentration und kontakt, der auf einer Glasunterlage erzeugt worden damit einen genügend kleinen spezifischen Wider- ist, wie dies in der Hauptpatentanmeldung darstand auf, um einen guten ohmschen Kontakt mit 65 gelegt ist.
dem Chrom-Gold-Film zu gewährleisten. Die Kollektorelektrode kann auf derjenigen Ober-
Im vorstehenden sind zwei Verfahren zur Bildung fläche des Siliziumplättchens hergestellt werden, die
großflächiger Metallüberzugkontakte auf den Emitter- die Emitter- und Basiselektroden enthält. Dies kann
dadurch geschehen, daß man einfach eine weitere Elektrodenfläche in der gleichen Weise freilegt, wie dies für die Elektrodenflächen 7 und 8 (F i g. 1 und 2) dargelegt worden ist. Dann werden an Stelle von zwei großflächigen Metallüberzugkontakten (11 und 12 in F i g. 3, 4 und 5) deren drei aufgebracht. Die notwendige zusätzliche Oberflächenzone geringen spezifischen Widerstandes kann in der gleichen Weise durch Diffusion erhalten werden, wie dies für die Basiselektrode (F i g. 5) beschrieben worden ist.
Die Beschreibung ist bisher auf Transistoren beschränkt worden. Der Chrom-Gold-Überzug kann auch zur Schaffung großflächiger Kontakte für Planardioden verwendet werden, d. h. für Bauelemente, die auf einer Unterlage durch eine Technik gleicher Art hergestellt werden, wie sie oben für Transistoren beschrieben worden ist, wobei aber das Eindiffundieren in die Unterlage nur einmal erfolgt, um einen einzelnen gleichrichtenden Übergang zu schaffen. ao
Außerdem kann der Chrom-Gold-Überzug, wenn er in geeigneter Konfiguration aufgebracht wird, sowohl die großflächigen Kontakte auf den Elektroden einer Anzahl Planarelemente, die in einer einzelnen Siliziumunterlage hergestellt worden sind, als as auch die Leiter zwischen den Elektroden dieser Elemente bilden, so daß er einen Teil einer Festkörperschaltung bildet.
Als Variante kann bei allen vorstehend beschriebenen Anwendungen Mangan an Stelle von Chrom bzw. Silber an Stelle von Gold verwendet werden. Ein Vorteil der Verwendung von Mangan und Silber besteht darin, daß Mangan einen eindeutig höheren Dampfdruck aufweist als Silber. Daher kann das im Vakuum erfolgende Niederschlagen des abgestuften Überzugs durch Erwärmung eines einzelnen Blockes erfolgen, der mehr Silber als Mangan enthält. Das Mangan verdampft zunächst allein, worauf dann Mangan und Silber verdampfen, bis schließlich der Block nur noch Silber enthält, so daß eine abschließende Schicht aus reinem Silber niedergeschlagen wird.
Alle obigen Beispiele, welche sich auf npn-Transistoren beziehen, könnten selbstverständlich auch pnp-Transistoren zum Gegenstand haben. In diesem Falle treten η, ρ oder n+ an Stelle von ρ, η oder p+.
Ein wesentlicher Teil des Planarverfahrens besteht in der Maskierung der Oberfläche des Kristalls zum Zwecke der Diffusion. Im gegenwärtigen Zeitpunkt ist Silizium das am besten geeignete Halbleitermaterial für dieses Diffusionsverfahren, und zwar vom technischen Standpunkt aus, weil Silizium ein stabiles Dioxyd aufweist, welches einfach durch Dampf und Sauerstoff während jedes Diffusionsschrittes erzeugt werden kann. Die vorliegende Erfin- dung ist jedoch auch auf andere Halbleiterkristalle anwendbar, aber in technisch weniger einfacher Art. Wenn z. B. Germanium betrachtet wird, ist zu sagen, daß Germaniumoxyd weniger stabil ist, aber es ist möglich, das Planarverfahren dadurch zu verwenden, daß man eine Schicht aus Siliziummonoxyd niederschlägt.

Claims (7)

Patentansprüche:
1. Verwendung eines metallischen Überzugs auf einer isolierenden Unterlage, wobei der Überzug aus mehreren Teilschichten eines auf der Unterlage guthaftenden Metalls und eines zweiten, weichlötbaren Metalls besteht, wobei sich ferner auf der Unterlage eine Teilschicht des guthaftenden Metalls befindet und die oberste Teilschicht aus dem weichlötbaren Metall besteht und wobei die beiden Metalle natürliche oder absichtlich zugefügte, die Adhäsion und das Weichlöten aber nicht beeinträchtigende Verunreinigungen enthalten können und wobei der prozentuale Anteil des guthaftenden Metalls von Schicht zu Schicht bis zur obersten Teilschicht kontinuierlich oder stufenweise abnimmt, nach Patentanmeldung P 12 88 174.2-34, als großflächiger Kontakt für Elektroden auf Halbleiterkörpern von Halbleiterbauelementen, die eine mit Öffnungen versehene oberflächliche Oxydschicht besitzen, durch welche Öffnungen die Elektroden zugänglich sind.
2. Halbleiterbauelement, insbesondere Festkörperschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die metallischen Überzüge auch die Schaltungsverbindungen für einzelne in dem Halbleiterkörper angeordnete Schichtenfolgen bilden.
3. Halbleiterbauelement nach den Ansprüchen 1 und/oder 2, dadurch gekennzeichnet, daß das guthaftende Metall Mangan und das weichlötbare Metall Silber ist.
4. Halbleiterbauelement nach einem oder mehreren der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß unter dem metallischen Überzug eine in die Oberfläche des Halbleiterkörpers einlegierte Aluminiumschicht angeordnet ist.
5. Halbleiterbauelement nach einem oder mehreren der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß unter dem metallischen Überzug zur Erzielung eines guten ohmschen Kontaktes Störstoffe in die Halbleiteroberfläche indiffundiert sind.
6. Halbleiterbauelement nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß auch die der oxydierten Halbleiteroberfläche gegenüberliegende Fläche des Halbleiterkörpers mit dem metallischen Überzug kontinuierlich abgestufter oder sich ändernder Zusammensetzung kontaktiert ist.
7. Halbleiterbauelement nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß der Halbleiterkörper aus Silizium besteht.
Hierzu 1 Blatt Zeichnungen 909539/102
DE1963J0024586 1962-05-25 1963-10-18 Verwendung eines metallischen ueberzugs als grossflaechiger anschluss fuer plenare halbleiterbauelemente Expired DE1302005C2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
GB20201/62A GB1010111A (en) 1962-05-25 1962-05-25 Vapour deposition of metallic films
GB36013/62A GB1044689A (en) 1962-09-21 1962-09-21 Improvements in or relating to mountings for semi-conductor devices
GB39650/62A GB1023531A (en) 1962-05-25 1962-10-19 Improvements in or relating to semiconductor devices
DEST19973A DE1179280B (de) 1962-11-09 1962-11-09 Verfahren zur Herstellung von loetfaehigen Kontaktstellen
GB48863/62A GB1024216A (en) 1962-05-25 1962-12-28 Improvements in or relating to circuit modules including semiconductor devices

Publications (2)

Publication Number Publication Date
DE1302005B true DE1302005B (de) 1975-08-07
DE1302005C2 DE1302005C2 (de) 1975-08-07

Family

ID=27512244

Family Applications (2)

Application Number Title Priority Date Filing Date
DEI23747A Pending DE1288174B (de) 1962-05-25 1963-05-21 Metallischer UEberzug auf einer isolierenden Unterlage
DE1963J0024586 Expired DE1302005C2 (de) 1962-05-25 1963-10-18 Verwendung eines metallischen ueberzugs als grossflaechiger anschluss fuer plenare halbleiterbauelemente

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DEI23747A Pending DE1288174B (de) 1962-05-25 1963-05-21 Metallischer UEberzug auf einer isolierenden Unterlage

Country Status (7)

Country Link
US (1) US3270256A (de)
BE (3) BE637621A (de)
CH (3) CH422927A (de)
DE (2) DE1288174B (de)
GB (2) GB1023531A (de)
NL (3) NL299522A (de)
SE (1) SE316221B (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3266127A (en) * 1964-01-27 1966-08-16 Ibm Method of forming contacts on semiconductors
US3361592A (en) * 1964-03-16 1968-01-02 Hughes Aircraft Co Semiconductor device manufacture
US3325702A (en) * 1964-04-21 1967-06-13 Texas Instruments Inc High temperature electrical contacts for silicon devices
GB1052135A (de) * 1964-11-09
US3477123A (en) * 1965-12-21 1969-11-11 Ibm Masking technique for area reduction of planar transistors
DE1283970B (de) * 1966-03-19 1968-11-28 Siemens Ag Metallischer Kontakt an einem Halbleiterbauelement
US3504430A (en) * 1966-06-27 1970-04-07 Hitachi Ltd Method of making semiconductor devices having insulating films
US3840982A (en) * 1966-12-28 1974-10-15 Westinghouse Electric Corp Contacts for semiconductor devices, particularly integrated circuits, and methods of making the same
US3480841A (en) * 1967-01-13 1969-11-25 Ibm Solderable backside ohmic contact metal system for semiconductor devices and fabrication process therefor
US3460003A (en) * 1967-01-30 1969-08-05 Corning Glass Works Metallized semiconductor device with fired-on glaze consisting of 25-35% pbo,10-15% b2o3,5-10% al2o3,and the balance sio2
GB1258580A (de) * 1967-12-28 1971-12-30
DE1789062C3 (de) * 1968-09-30 1978-11-30 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von Metallkontaktschichten für Halbleiteranordnungen
US3704166A (en) * 1969-06-30 1972-11-28 Ibm Method for improving adhesion between conductive layers and dielectrics
FR2048036B1 (de) * 1969-06-30 1974-10-31 Ibm
DE2807350C2 (de) * 1977-03-02 1983-01-13 Sharp K.K., Osaka Flüssigkristall-Anzeigevorrichtung in Baueinheit mit einem integrierten Schaltkreis
JPS53115069A (en) * 1977-03-18 1978-10-07 Nippon Mining Co Method of producing printed circuit board
FR2547112B1 (fr) * 1983-06-03 1986-11-21 Thomson Csf Procede de realisation d'un circuit hybride et circuit hybride logique ou analogique
FR2986372B1 (fr) * 2012-01-31 2014-02-28 Commissariat Energie Atomique Procede d'assemblage d'un element a puce micro-electronique sur un element filaire, installation permettant de realiser l'assemblage
KR102073790B1 (ko) * 2013-12-09 2020-02-05 삼성전자주식회사 투과형 광 셔터 및 상기 투과형 광 셔터의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR793015A (fr) * 1934-10-16 1936-01-15 Dispersion Cathodique S A Perfectionnements apportés à la dispersion cathodique
DE1006692B (de) * 1953-10-29 1957-04-18 Siemens Ag Verfahren zur Herstellung festhaftender Metallbelegungen auf Unterlagen aller Art
GB874965A (en) * 1958-07-09 1961-08-16 G V Planer Ltd Improvements in or relating to electrical circuits or circuit elements
US2973466A (en) * 1959-09-09 1961-02-28 Bell Telephone Labor Inc Semiconductor contact
US3199002A (en) * 1961-04-17 1965-08-03 Fairchild Camera Instr Co Solid-state circuit with crossing leads and method for making the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Also Published As

Publication number Publication date
BE639640A (de) 1900-01-01
US3270256A (en) 1966-08-30
BE632739A (de) 1900-01-01
DE1288174B (de) 1969-01-30
CH424889A (de) 1966-11-30
NL292995A (de) 1900-01-01
SE316221B (de) 1969-10-20
CH468719A (de) 1969-02-15
BE637621A (de) 1900-01-01
NL299522A (de) 1900-01-01
NL298258A (de) 1900-01-01
CH422927A (de) 1966-10-31
GB1023531A (en) 1966-03-23
DE1302005C2 (de) 1975-08-07
GB1024216A (en) 1966-03-30

Similar Documents

Publication Publication Date Title
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE1302005B (de)
EP0000743B1 (de) Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat
DE1197548C2 (de) Verfahren zum herstellen von silizium-halbleiterbauelementen mit mehreren pn-uebergaengen
DE2618445C2 (de) Verfahren zum Herstellen eines bipolaren Transistors
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2510757C2 (de) Verfahren zum Herstellen von Trägersubstraten für hochintegrierte Halbleiterschaltungsplättchen
DE1564191A1 (de) Verfahren zum elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente gegeneinander und gegen das gemeinsame Substrat
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE1539087A1 (de) Halbleiterbauelement mit Oberflaechensperrschicht
DE2849373A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2422120B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE4313042C2 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE2602705C3 (de) Photokathode vom Hl-V-Typ für das nahe Infrarot und Verfahren zu ihrer Herstellung
DE1289188B (de) Metallbasistransistor
DE1521414C3 (de) Verfahren zum Aufbringen von nebeneinander liegenden, durch einen engen Zwischenraum voneinander getrennten Metallschichten auf eine Unterlage
DE2458410C2 (de) Herstellungsverfahren für eine Halbleiteranordnung
DE1639262A1 (de) Halbleiterbauelement mit einer Grossflaechen-Elektrode
DE1812130B2 (de) Verfahren zum herstellen einer halbleiter- oder dickfilmanordnung
DE1805261A1 (de) Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE3218974C2 (de)

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee