DE2446649A1 - Bipolare logikschaltung - Google Patents

Bipolare logikschaltung

Info

Publication number
DE2446649A1
DE2446649A1 DE19742446649 DE2446649A DE2446649A1 DE 2446649 A1 DE2446649 A1 DE 2446649A1 DE 19742446649 DE19742446649 DE 19742446649 DE 2446649 A DE2446649 A DE 2446649A DE 2446649 A1 DE2446649 A1 DE 2446649A1
Authority
DE
Germany
Prior art keywords
doped
transistor
collector
area
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19742446649
Other languages
English (en)
Inventor
Ruediger Dr Ing Mueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19742446649 priority Critical patent/DE2446649A1/de
Priority to GB3735275A priority patent/GB1531735A/en
Priority to IT2763175A priority patent/IT1042857B/it
Priority to FR7529564A priority patent/FR2286557A1/fr
Priority to CA236,643A priority patent/CA1040319A/en
Priority to BE160491A priority patent/BE833958A/xx
Priority to NL7511516A priority patent/NL7511516A/xx
Priority to JP50118224A priority patent/JPS5910068B2/ja
Publication of DE2446649A1 publication Critical patent/DE2446649A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H01L27/0821—Combination of lateral and vertical transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H01L27/0233—Integrated injection logic structures [I2L]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/091—Integrated injection logic or merged transistor logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

SIEMENS IKTIEiFGESELLSGHAPT Mnohen, den 30.9.1974
Berlin und München Wittelsbacherplatz
VPA 74/7213
Bipolare Logikschaltung
Die Erfindung "bezieht sich auf eine bipolare Logikschaltung nach dem Oberbegriff des Patentanspruches 1.
Solche Logikschaltungen sind bekannt. Beispielsweise ist in der Veröffentlichung IEEE International Solid State Circuits Coiif. 1974, auf den Seiten 18 und 19 unter den Titel: Current Hogging Logic - A Hew Logic for LSI with Noise Immunity-," eine bipolare CHL-Schaltung beschrieben. Das <3ort in der "Figur 1 dargestellte CHL-Eleraent ist im wesentlichen ein pnp-Transistor, der einen zusäizlichen Kollektor Cj zwischen dem Emitter E und den) Ausgangskollektor CQ besitzt. Beim Stromfluß zwischen Emitter und Ausgangskollektor Cq wirkt dieses CHL-Element als normaler pnp-Transistor. Hat jedoch der Kontrollkollektor Cj eine negative Vorspannung in Bezug auf den Emitter E, so saugt er Ladungsträger die aivor an dem Ausgangskollektßr Cg angesammelt waren ab und es fließt nur ein Sperrstrom vom Emitter E zum Kollektor Cq.
Es sind außerdem zusätzliche Kollektoren C vorgesehen, die mit dem Substrat verbunden sind"und die die Aufgabe haben zu verhindern, daß Ladungsträger von dem Kontrollkollektor Cj abdiffundieren.
Mit Hilfe solcher CHL-Elemente können UOR- und NAND-Gatter aufgebaut werden.
Aus der Veröffentlichung "Integrated Injection Logi:: An new approach to LSI", IEEE J. Solid-state Circuits, Vol. SC-7, ITo. 5, Okt. 1972, Seiten 364 - 351 sind ftmlafeional integrierte
ρ
I L-Grundschaltungen mit einem lateralen pnp-Transistor und mit einem vertikalen, invers betriebenen npn-Transistor bekannt. VPA 9/710/4121 vP/Htr 609816/0472
·* 2 —
Aufgabe der vorliegenden Erfindung ist es, die Integrationsdichte gegenüber den bekannten Schaltungen des Standes der Technik weiter zu erhöhen.
Diese Aufgabe wird durch eine wie eingangs bereits erwähnte Logikschaltung gelöst, die durch die in dem Kennzeichen des Patentanspruches 1 aufgeführten Merkmale gekennzeichnet ist,
Ein wesentlicher Vorteil der Erfindung besteht darin, daß gegenüber bekannten CHL-Anordnungen durch weitgehende funktionelle Integration der Augangsstufe nur ca. 1/3 des Platabedarfes beansprucht wird.
Vorteilhafterweise sind bei Logikanordnungen nach der Erfindung keine Trenndiffusionen oder sonstige Isolationsverfahren nötig, wie dies bei den "bekannten CHL-Schaltungen der Pail ist.
Durch die Möglichkeit der Erzeugung von Grundschaltuneen
ρ ergibt sich gegenüber den bekannten I L-Anordnungen vorteilhafterweise ebenfalls eine Platzersparnis.
Nachfolgend wird die Erfindung anhand der Figuren und der Beschreibung näher erläutert.
Figur 1 zeigt das elektrische Ersatzschaltbild eines D-TOR-Gatters mit zwei Ausgängen nach der Erfindung.
Figur 2 zeigt den Design des NOR-Gatters nach der Figur 1.
Figur 3 zeigt die Schaltung nach der Figur 1, wobei zwei Kollektoren zu einem Diffusionsgebiet zusammengefaßt sind.
Figur 4 zeigt den Design der Schaltung nscJi der Figur 3.
In der Figur 1 ist ein erfindungsgemäßes !OR-Gatter, das aus einem lateralen pnp-Transistor 1 und! eineaj vertikalen,
YPA 9/710/4121 609816/0472
invers betriebenen Transistor 2 "besteht, dargestellt. Der Emitter des Transistors 1 ist mit der Leitung 3 verbunden. Torzugsweise wird über diese Leitung ein konstanter Speisestrom eingeprägt. Die Basis 12 des Transistors 1 ist vorzugsweise mit Masse verbunden. Mit 13 und 14 sind die Eontrollkollektoren des Transistors 1 bezeichnet. Der Ausgangskollektor des Transistors 1 ist mit 15 bezeichnet. Er stellt gleichzeitig die Basis des vertikalen npn-Transistors 2 dar. Der Emitter 23 dieses Transistors 2 ist vorzugsweise mit Masse verbunden. Die Anschlüsse 21 und stellen die Ausgänge des Transistors 2, der im folgenden mit Ausgangstransistor bezeichnet wird, dar.
In der Figur 2 ist der technologische Aufbau des NOR-Gatters nach der Figur 1 dargestellt. Vorzugsweise ist dabei auf ein nicht dargestelltes Si-Substrat die epitaktische Schicht 4 aufgebracht. Vorzugsweise befindet sich zwischen der epitaktischen Schicht 4 und dem Substrat eine Buried-Layer-Schicht, die die Aufgabe hat, Potentialunterschiede in der epitaktischen Schicht auszugleichen. Dabei ist die Epitaxialschicht, die gleichzeitig das Basisgebiet 12 des lateralen pnp-Transistors und das Emittergebiet 23 des vertikalen inversen npn-Ausgangstransistors bildet, ist mit 4 bezeichnet. Vorzugsweise ist diese Epitaxialschicht η-dotiert. Die in dieser Epitaxialschicht enthaltenen pdotierten Gebiete sind schräg schraffiert. Gepunktet dargestellte Gdlete sind Kontaktlöcher. Einzelheiten der Figur 2, die bereits in der Pigur 1 beschrieben wurden, tragen die entsprechenden Bezugszeichen.
Da, wie aus der Figur 1 ersichtlich ist, sowohl das Basisgebiet 12 des lateralen pnp-Transistors als auch das Emittergebiet 23 des vertikalen Ausgangstransistors auf gleichem Potential, vorzugsweise Massepotential, liegen, ist vorteilhafterweise keine gegenseitige Isolation der Bauelemente' nötig. Dieser Fortfall der Isolation bei der 'Erfindung bringt gegenüber den herkömmlichen CIIL-Schaltungen eine Platzersparnis von ca. 70 ?°·
VPA 9/71/4121
809818/0472
Die vorzugsweise in der Epitaxialschicht angeordneten Kollektoren 6 dienen zum Absaugen überschüssiger Ladungsträger. Vorzugsweise sind diese Kollektoren mit Masse verbunden.
Im folgenden soll nun die Funktionsweise des erfindungsgemäßen NOR-Gatters nach den !Figuren 1 und 2 beschrieben werden. Der Emitter 11 des lateralen pnp-Transistors
1 wird über die Leitung 3 an das positive Potential der Versorgungsspannung angeschlossen. Die Basis 12 des Transistors 1 und der Emitter 23 des Ausgangstransistors
2 liegen an Masse. Der Emitter 1 injiziert, bei anliegender Versorgungsspannung +U-n, Löcher in die n-Epitaxie-Schicht, die die Basis 12 darstellt. Diese Löcher werden zumindest teilweise vom Kollektor 13 abgesaugt, solange dessen Potential unter dem Potential des Emitters 12 liegt. Bei offenem Kollektor 13 lädt sich dieser durch Absaugen der Löcher soweit auf positives Potential auf, daß es zu einer Rückinjektion von Löchern in die Epitaxie-Schicht kommt. Diese Löcher werden dann vom Kollektor
14 abgesaugt. Hierbei kommt es bei offenem Kollektor 14 wieder zur Aufladung und Löcherinjektion, so daß für offene Kollektoren 13 und 14 ein Stromfluß zum Kollektor
15 stattfindet. Da der Kollektor 15 gleichzeitig die Basis des vertikalen npn-Ausgangstransistors 2 darstellt, fließt der Strom dann zum Masseanschluß ab. Es ist also erkennbar, daß für offene Kollektoren 13 und 14 der pnp-Transistor 1 durchgesteuert wird und daß die Ausgänge 21 und 22 des Ausgangstransistors 2 auf Masse-Potential gezogen werden. Sobald aber entweder der Kollektor .,13 oder der Kollektor 14 auf Masse gelegt werden, und somit den Stromfluß übernehmen, wird der Kollektor 15 stromlos, und der Ausgangstransistor 2 sperrt. Über die Ausgänge 21 und 22 kann nur noch ein Sperrstrom fließen. Der Zustand der Ausgänge 21 und 22 (Strom bzw. kein Strom) entspricht einer ITOR-Verknüpfung der Zustände der als Eingänge dienenden Kollektoren 13 und 14.
Zum Aufbau eines entsprechenden NOR-Gatters roit einem lateralen
609816/0472
VPÄ /
npn-Transistor und mit einem vertikalen, invers betriebenen pnp-Transistor erhalten sämtliche dotierten Schichten und Bereiche der Anordnung nach den Figuren 1 und 2 die Dotierung des entgegengesetzten Dotierungstyps.
Entsprechend der eingangs genannten Veröffentlichung IBEE International Solid State Circuits Conf. 1974, Seiten und 19 lassen sich durch geeignete Anordnung der Emitterbereiche auch HAND-Gatter herstellen. Beispielsweise würde zum Aufbau eines solchen Gatters in der Figur 1 der vorliegenden Patentanmeldung der mit 13 bezeichnete Kollektor entfallen und der mit H bezeichnete Kollektor würde in zwei nebeneinanderliegende Kollektoren aufgeteilt. Dies würde in der Figur 2b der Veröffentlichung den Kollektoren Cj und C2 entsprechen.
In der Schaltung nach den Figuren 3 und 4 sind die Kollektoren 14 und 15 (Fig. 1) zu einem Basisgebiet 150 des Transistors 20 (Fig. 3)j gemäß einer weiteren Ausgestaltung der Erfindung, zusammengefaßt. Dadurch wird die Funktion der Schaltung nicht verändert, da der Ausgangs- transistor 20 nach wie vor durch eine Stromentnahme an dem Kollektor 130 oder an dem Kollektor 150, der-gleichzeitig das Basisgabiet des Transistors 20 ist, gesperrt werden kann.
Die vorzugsweise angeordneten Kollektoren 60 dienen zum Absaugen überschüssiger Ladungsträger. Vorzugsweise liegen diese Kollektoren an Masse-Potential.
8 Patentansprüche
4 Figuren
VPA 9/710/4121
609816/0472

Claims (1)

  1. Patentang p.r ü c h e
    f 1.\Logiksehaltung, bei der auf einem Substrat aus Halbleiter- ^"""^ material eine epitaktische Schicht aufgebracht ist, wobei in dieser epitaktischen Schicht ein Emitterbereichj wenigstens ein zusätzlicher Kollektorbereich und ein Ausgangskollektor-bereich vorgesehen sind, dadurch gekennzeich net , daß ein lateraler pnp-Transistor (npn™Transistor) (1, 10) und ein vertikalers invers betriebener npn-Transistor (pnp-Transist or) (2, 20) vorgehen sind, daß der Emitter (11, 110) des.lateralen Transistors (1, 10) mit einer Leitung (3) verbunden ist9 daß der Ausgangskollektor (15? 150) des lateralen Transistors gleichzeitig die Basis des vertikalen Transistors (2S 20) ist, daß Kollektoranschlüsse (21, 22, 210, 220), die die Ausgänge des vertikalen Transistors (2, 20) darstellen«, vorgesehen sinds und daß zwischen der Leitung (3) und der epitaktischen Schicht (4, 40), die den Basisanschluß (12, 120) des lateralen Transistors (1, 10) und den Emitteranschluß (23S 230) des vertikalen Transistors (2, 20) enthält, das Versorgungspotential anliegt.
    2. Logikanordnung nach Anspruch 1, dadurch g e k e η η zeichnet s daß auf einem p-Substrat (n-Substrat) aus Halbleitermaterial eine η-leitende (p-^leitende) epitaktische Schicht aufgebracht ist, daß der laterale pnp-Transistor (npn-Transistor) (1) und der vertikale inverse npn-Transistor (pnp-Transistor) (2) in dieser epitaktischen Schicht angeordnet sind, wobei in der n-epitaktischen (p-epitaktischen) Schicht ein p-dotierter (n-dotierter) Esitterbereich (11), ein p-äotierter (η-dotierter) Kollektor™ bereich (13), ein weiterer p-dotda?ter (n-dötierter) Kollektorbereich (14) und ein p-äotierter (η-dotierter) Ausgangskollektorbereich (15) vorgesehen sinds daß in dem p-dotierten (η-dotierten) Ausgangskollektorbereich (15) ein n-dotierter (p-äotierter) Ansehlußbereieh (21) und ein weiterer n-äotiertoi (p-äotierter) Anschlußbereich (22) vorgesehen sinö, daß die p-öotierten (n-üotierten) waü die n-dotlerten (p-flotierten) Bereiche mit Kontaktierungen" versehen slnä$ wobei der p-
    609816/0472
    VPA 9/710/4121 · ■
    • dotierte (n-dotierte) Emitterbereich (11) mit der Leitung
    (3) verbunden ist und wobei die n-e.pitaktische (p-epitaktische) Schicht (4) elektrisch gesehen gleichzeitig die Basis (12) des Transistors (1) und dem Emitter (23) des Transistors (2) darstellt.
    3. Logikanordnung nach Anspruch 2, dadurch g e k e η η zeichnet 9 daß beiderseits der Logikanordnung pdotierte (η-dotierte) Kollektorbereiche (6) vorgesehen sind, wobei diese Kollektorbereiche so angeordnet sind, daß sie die p-dotierten und η-dotierten Bereiche abschirmen.
    4. Logikanordnung nach Anspruch 15 dadurch g e k e η η zeichnet , daß in der n-epitaktisehen (p-epitaktischen) Schicht (40) eh p-dotierter (η-dotierter) Emitterbereich (110), ein p-dotierter (η-dotierter) Kollektorbereich (130) und ein p-dotierter (η-dotierter) Bereich (150) vorgesehen sind, daß in dem p-dotierten (η-dotierten) Bereich (150) n-dotierte (p-dotierte) Anschlußbereiche (210 und 220) vorgesehen sind, daß der p-dotierte (η-dotierte) Bereich (150) gleichzeitig als Ausgangskollektorbereich (140) dient, daß der p-dotierte (η-dotierte) Eraitterbereich (110) mit einer ■Verbindungsleitung (3) in Verbindung steht und daß die n-epitaktische (p-epitaktische) Schicht (40) elektrisch gesehen gleichzeitig den Basisanschluß (120) des Transistors (10) und den Emitteranschluß (230) des Transistors (20) darstellt.
    5. Iiogikanordnung nach Anspruch 4, dadurch g e k e η η . zeichnet , daß p-dotierte (η-dotierte) Kollektorbereiche (60) vorgesehen sind, wobei diese Kollektorbereiche (60) so angeordnet sind, daß sie die p-dotierten und ndotierten Bereiche abschirmen.
    6. IiOgikanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet s daß das Substrat und die epitaktische Schicht (40) aus Silizium bestehen.
    '7. Logikanördnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet , daß die Leitung (3) aus
    YPA 9/710/4121
    Aluminium besteht.
    8. Logikanordnung BaCh Anspruch 1, dadurch g e k e η η zeichnet ", daß ein vorgesehener Kollektorbereich in zwei senkrecht zur Flußrichtung nebeneinanderliegende Kollektorbereiche aufgeteilt ist.
    ¥PA 9/710/4121
    6038.16/0472
    Leerseite
DE19742446649 1974-09-30 1974-09-30 Bipolare logikschaltung Ceased DE2446649A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19742446649 DE2446649A1 (de) 1974-09-30 1974-09-30 Bipolare logikschaltung
GB3735275A GB1531735A (en) 1974-09-30 1975-09-11 Bipolar logic circuits
IT2763175A IT1042857B (it) 1974-09-30 1975-09-25 Disposizione di circuiti logici bipolare
FR7529564A FR2286557A1 (fr) 1974-09-30 1975-09-26 Circuit logique bipolaire
CA236,643A CA1040319A (en) 1974-09-30 1975-09-29 Bipolar logic circuit
BE160491A BE833958A (fr) 1974-09-30 1975-09-29 Circuit logique bipolaire
NL7511516A NL7511516A (nl) 1974-09-30 1975-09-30 Bipolaire logicaschakeling.
JP50118224A JPS5910068B2 (ja) 1974-09-30 1975-09-30 バイポ−ラ論理回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19742446649 DE2446649A1 (de) 1974-09-30 1974-09-30 Bipolare logikschaltung

Publications (1)

Publication Number Publication Date
DE2446649A1 true DE2446649A1 (de) 1976-04-15

Family

ID=5927133

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742446649 Ceased DE2446649A1 (de) 1974-09-30 1974-09-30 Bipolare logikschaltung

Country Status (8)

Country Link
JP (1) JPS5910068B2 (de)
BE (1) BE833958A (de)
CA (1) CA1040319A (de)
DE (1) DE2446649A1 (de)
FR (1) FR2286557A1 (de)
GB (1) GB1531735A (de)
IT (1) IT1042857B (de)
NL (1) NL7511516A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4158783A (en) * 1976-11-16 1979-06-19 International Business Machines Corporation Current hogging injection logic with self-aligned output transistors

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2509530C2 (de) * 1975-03-05 1985-05-23 Ibm Deutschland Gmbh, 7000 Stuttgart Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren
US4199776A (en) * 1978-08-24 1980-04-22 Rca Corporation Integrated injection logic with floating reinjectors
JPS6255688A (ja) * 1985-09-04 1987-03-11 茨城トヨペット株式会社 自動車運転訓練装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4158783A (en) * 1976-11-16 1979-06-19 International Business Machines Corporation Current hogging injection logic with self-aligned output transistors

Also Published As

Publication number Publication date
JPS5161260A (de) 1976-05-27
GB1531735A (en) 1978-11-08
BE833958A (fr) 1976-01-16
IT1042857B (it) 1980-01-30
CA1040319A (en) 1978-10-10
FR2286557B1 (de) 1980-04-18
FR2286557A1 (fr) 1976-04-23
NL7511516A (nl) 1976-04-01
JPS5910068B2 (ja) 1984-03-06

Similar Documents

Publication Publication Date Title
DE2021824C3 (de) Monolithische Halbleiterschaltung
DE2212168C2 (de) Monolithisch integrierte Halbleiteranordnung
DE2266040C2 (de)
DE3834841C2 (de) Integrierte Anordnung in einem Substrat zur Vermeidung parasitärer Substrateffekte
DE2262297C2 (de) Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I&amp;uarr;2&amp;uarr;L-Aufbau
DE2554296C2 (de) Integrierte C MOS-Schaltungsanordnung
DE1764274C3 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE2356301A1 (de) Monolithisch integrierte, binaere logische schaltung
DE68911809T2 (de) Integrierbare, aktive Diode.
EP0052860B1 (de) Monolithisch integrierte Gleichrichter-Brückenschaltung
EP0000169B1 (de) Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität
DE69121615T2 (de) Schaltungsanordnung zur Verhinderung des Latch-up-Phänomens in vertikalen PNP-Transistoren mit isoliertem Kollektor
DE2730373A1 (de) Integrierte halbleiter-logikschaltung
DE2615553C3 (de) Schwellenschaltung mit Hysterese
DE2054863A1 (de) Spannungsverstärker
DE2446649A1 (de) Bipolare logikschaltung
DE2657293A1 (de) Transistorschaltung
DE2614580C2 (de) &#34;I&amp;uarr;2&amp;uarr;L-Schaltung&#34;
DE2137976A1 (de) Monolithische speichermatrix und verfahren zur herstellung
DE2800924C2 (de) Logische integrierte Schaltung
DE2835330A1 (de) Integrierter bipolarer halbleiterschaltkreis sowie verfahren zu seiner herstellung
DE68912415T2 (de) Integrierte Stromspiegelschaltung mit vertikalen Transistoren.
DE69011881T2 (de) Vorwärtsgekoppelte Darlingtonschaltung mit verminderter NPN-Rückwärts-Betaempfindlichkeit.
DE2357332A1 (de) Integrierte schaltung
DE69127359T2 (de) Schaltkreis zum Verbinden eines ersten Knotens mit einem zweiten oder dritten Knoten in Abhängigkeit vom Potential des letzteren, zum Steuern des Potentials eines Isolationsbereiches in einer integrierten Schaltung in Abhängigkeit der Substratspannung

Legal Events

Date Code Title Description
OD Request for examination
8131 Rejection