UA75025C2 - Insulated gate bipolar transistor - Google Patents
Insulated gate bipolar transistor Download PDFInfo
- Publication number
- UA75025C2 UA75025C2 UA2000095548A UA2000095548A UA75025C2 UA 75025 C2 UA75025 C2 UA 75025C2 UA 2000095548 A UA2000095548 A UA 2000095548A UA 2000095548 A UA2000095548 A UA 2000095548A UA 75025 C2 UA75025 C2 UA 75025C2
- Authority
- UA
- Ukraine
- Prior art keywords
- gate
- bipolar transistor
- crystal
- terminal
- isolated
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims abstract description 11
- 239000013078 crystal Substances 0.000 claims description 33
- 238000009826 distribution Methods 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims 1
- 238000001465 metallisation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000000637 aluminium metallisation Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000008844 regulatory mechanism Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003878 thermal aging Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
Abstract
Description
Опис винаходуDescription of the invention
Винахід стосується галузі напівпровідникової технології. Він стосується зокрема біполярного транзистора з 2 ізольованим затвором (ІСВТ) відповідно.The invention relates to the field of semiconductor technology. It applies in particular to the bipolar transistor with 2 isolated gates (ISVT), respectively.
Біполярний транзистор з ізольованим затвором такого типу відомий з О5-А-5 208 471. У цій публікації розкрито кристал біполярного транзистора з ізольованим затвором, який має безліч паралельно увімкнених окремих чарунок біполярного транзистора з ізольованим затвором, перший і другий головні виводи та вивід затвора. Вивід затвора електрично сполучений з електродами затвора окремих чарунок біполярного 10 транзистора з ізольованим затвором. Електроди затвора утворені сполученими паралельно шарами полікремнію.An isolated gate bipolar transistor of this type is known from О5-A-5 208 471. This publication discloses an isolated gate bipolar transistor crystal having a plurality of parallel-connected individual isolated gate bipolar transistor cells, first and second main terminals, and a gate terminal. The output of the gate is electrically connected to the gate electrodes of individual cells of the bipolar 10 transistor with an isolated gate. The gate electrodes are formed by polysilicon layers connected in parallel.
В біполярних транзисторах з ізольованим затвором відповідно до рівня техніки сигнал затвора в кристалі біполярного транзистора з ізольованим затвором та мінімальною поверхнею 0,2см2? спочатку розподіляється по периферії кристала за допомогою живильників затвора. Вузькі смужки (елементарні затвори) потім проводять т сигнал усередину кристала (виразно показано в ЕР 0755076 А2). Як живильники затвора, так й елементарні затвори складаються з алюмінієвої металізації. Можна також розподіляти сигнал по поверхні кристала, виходячи із розташованої в одному куті або у центрі подушки затвора, через елементарні затвори (див. Фіг.1). Звичайно застосовуване конструкційне правило говорить, що відстань х між елементарними затворами повинна відповідати наступній умові: 20In insulated-gate bipolar transistors according to the prior art, the gate signal in an insulated-gate bipolar transistor crystal with a minimum surface area of 0.2cm2? is first distributed along the periphery of the crystal with the help of shutter feeders. Narrow strips (elementary gates) then conduct the t signal inside the crystal (clearly shown in EP 0755076 A2). Both shutter feeders and elementary shutters consist of aluminum metallization. It is also possible to distribute the signal over the surface of the crystal, starting from the gate cushion located in one corner or in the center, through elementary gates (see Fig. 1). A commonly used design rule states that the distance x between elementary shutters must meet the following condition: 20
Ка ТеKa Te
Кос де К означає опір шару полікремнію, який проводить сигнал з елементарного затвора на фізичний затвор, с означає ємність шару метал-оксид-напівпровідник (МОН) на одиницю поверхні затвора і їх - характерний час СУ 25 перемикання біполярного транзистора з ізольованим затвором, який визначається як х - Код Х Сіюь де Кодіе (5) означає опір затвора, а Су - загальну ємність шару МОН кристала. Типовими є величини с - ЗОнФ/см?, В - 30Cos de K means the resistance of the polysilicon layer, which conducts the signal from the elementary gate to the physical gate, c means the capacitance of the metal-oxide-semiconductor (MON) layer per unit of the gate surface, and y is the characteristic switching time SU 25 of a bipolar transistor with an isolated gate, which is determined as x - Code X Siuille de Codie (5) means the resistance of the gate, and Su is the total capacity of the MON layer of the crystal. Typical values are c - ZOnF/cm?, B - 30
Ом і т - 200нс. Це призводить до значення відстані х «« 0,47см. Якщо виконано цю умову, то незалежно від додаткового опору затвора розподіл напруги в затворі у будь-який момент часу є плоским і тим самим щільність струму є гомогенною. о 30 Однак елементарні затвори потребують складної і дорогої металізації припоєм, якщо необхідне паяння збоку су катода, і ставлять високі вимоги до пасивації. Вади пасивації призводять до коротких замикань між затвором і емітером, які проявляються у вигляді дострокових виходів з ладу і які можна виявити лише за допомогою о дорогих випробувань на термічне старіння. Аналогічні проблеми виникають при притискному контактуванні. юOhm and t - 200 ns. This results in a distance value of x "" of 0.47 cm. If this condition is met, then regardless of the additional resistance of the gate, the voltage distribution in the gate at any moment of time is flat and thus the current density is homogeneous. o 30 However, elementary gates require complex and expensive metallization with solder, if soldering on the side of the cathode is necessary, and they set high requirements for passivation. Passivation defects lead to short circuits between the gate and the emitter, which manifest as premature failures and which can only be detected with the help of expensive thermal aging tests. Similar problems arise with pressure contact. yu
У статті Івамуро та ін. "Експериментальна демонстрація МОН-тиристора з подвійним затвором", Ргосеедіпоз 35 ої Ше 7 Іпіегпайопаї! Зутровішт оп Рожег Зетісопацсіог ЮОемісез апа ІСз (ІЗРЗО), Йокогама, 23-25 травня - 1995р., Ме. 5УМР, 7, 23 травня 1995р., стор.18-23, ХР 000594234 |пвійше ої ЕПІесігісаї апа ЕПІесігопісвIn the article by Iwamuro et al. "Experimental demonstration of MON-thyristor with double gate", Rgoseedipoz 35 oi She 7 Ipiegpaiopai! Zutrovisht op Rozheg Zetisopatsiog YuOemisez apa ISz (IZRZO), Yokohama, May 23-25 - 1995, Me. 5UMR, 7, May 23, 1995, p. 18-23, ХР 000594234
Епдіпееге, розкрито МОН-тиристор з подвійним затвором, у якому скомбінований біполярний транзистор з ізольованим затвором та тиристор. Загальний напівпровідниковий елемент має площу 0,25см2, причому має « перемикальну здатність 100А/см?, -в 79 В основу винаходу покладено завдання створення біполярного транзистора з ізольованим затвором, який с можна виготовляти простим способом і який, незважаючи на це, перемикає гомогенно. Це завдання вирішене за :з» допомогою ознак незалежних пунктів формули винаходу.Epdipeege, a double-gate MON-thyristor is disclosed, which combines an insulated-gate bipolar transistor and a thyristor. The general semiconductor element has an area of 0.25 cm2, and has a switching capacity of 100 A/cm?, -v 79 The invention is based on the task of creating a bipolar transistor with an insulated gate, which can be manufactured in a simple way and which, despite this, switches homogeneously. This task is solved with the help of features of independent claims.
Головною ідеєю винаходу є те, що струм затвора у кристалі біполярного транзистора з ізольованим затвором, виходячи з виводу затвора через шари полікремнію електродів затвора, безпосередньо -1 що спрямовується до окремих чарунок біполярного транзистора з ізольованим затвором без застосування елементарних смужкових затворів. Відповідно до першого варіанта виконання сигнал затвора можна підводити 1 до кристала біполярного транзистора з ізольованим затвором через розташований в куті вивід затвора (подушку о затвора) або відповідно до другого варіанта виконання - через центральний вивід затвора. 50 Таким чином винахід діаметрально протилежний домінуючій думці, що, починаючи з певної величини іме) кристала, гомогенне вмикання досягається тільки при застосуванні елементарних затворів. На противагу цьому сп винахідники вперше встановили, що максимальна щільність потужності, що розсіюється, є завжди гомогенною, якщо усе ще гомогенним є розподіл плазми. Біполярний компонент поводиться, зокрема у момент часу, колиThe main idea of the invention is that the gate current in the bipolar transistor crystal with an insulated gate, proceeding from the gate output through the polysilicon layers of the gate electrodes, is directly -1, which is directed to individual cells of the bipolar transistor with an insulated gate without the use of elementary strip gates. According to the first embodiment, the gate signal can be fed 1 to the crystal of a bipolar transistor with an isolated gate through the gate output located in the corner (pad on the shutter) or according to the second embodiment - through the central output of the gate. 50 Thus, the invention is diametrically opposed to the dominant opinion that, starting from a certain size of the crystal, homogeneous switching is achieved only when elementary shutters are used. In contrast to this, the inventors have established for the first time that the maximum dissipated power density is always homogeneous if the plasma distribution is still homogeneous. The bipolar component behaves, in particular, at the time when
МОН-струм в ньому не є вже достатнім для підтримання зовнішнього струму, принципово інакше, ніж уніполярний елемент, наприклад, МОН-транзистор. Після цього моменту часу відбувається перехід від біполярного струму до чисто діркового струму, який супроводжується розсмоктуванням неосновних носіїв (Ф) головного переходу. Як тільки цей процес закінчується, повний струм забезпечується дірками і створюється зона г) просторового заряду. Проте розподіл плазми у поперечному напрямку усе ще достатньо гомогенний. Тому швидко гомогенізується також дуже негомогенний розподіл струму. У момент максимальної потужності во розсіювання розподіл струму майже гомогенний. Тому не скорочується діапазон надійної роботи і ледь змінюється енергія перемикання. В результаті можна виготовляти біполярні транзистори з ізольованим затвором без елементарних затворів, навіть якщо перевищується величина мінімальної поверхні 0,2см 2, яка вважається необхідною для МОН-транзисторів без елементарних затворів.The MON current in it is no longer sufficient to maintain the external current, fundamentally different from a unipolar element, for example, a MON transistor. After this point in time, there is a transition from a bipolar current to a pure hole current, which is accompanied by the absorption of non-main carriers (F) of the main transition. As soon as this process ends, the full current is provided by the holes and a zone d) of space charge is created. However, the plasma distribution in the transverse direction is still quite homogeneous. Therefore, a very inhomogeneous current distribution is also quickly homogenized. At the moment of maximum dissipation power, the current distribution is almost homogeneous. Therefore, the range of reliable operation is not reduced and the switching energy barely changes. As a result, it is possible to manufacture bipolar transistors with an isolated gate without elementary gates, even if the minimum surface area of 0.2 cm 2, which is considered necessary for MON transistors without elementary gates, is exceeded.
На Фіг.2а і 25 показано приклад виконання кристала 1 біполярного транзистора з ізольованим затвором 65 відповідно до винаходу. Показано перший головний вивід 3, який оточений ізоляцією 7 та рамкою 8 затвора.Figures 2a and 25 show an example of a crystal 1 of a bipolar transistor with an insulated gate 65 according to the invention. The first main terminal 3 is shown, which is surrounded by insulation 7 and a shutter frame 8.
Рамка 8 затвора сполучена з виводом 4 затвора, від якого, наприклад, гнучкий металевий провідник може вести до відповідного виводу на корпусі. На противагу цьому відповідно до рівня техніки передбачені, як показано наThe frame 8 of the shutter is connected to the output 4 of the shutter, from which, for example, a flexible metal conductor can lead to the corresponding output on the case. In contrast, according to the prior art, as shown in FIG
ФігЛла і 16, елементарні затвори б, які розподіляють сигнал затвора, виходячи від виводу 4 затвора, по поверхні затвора.Fig. 16 and 16, elementary gates b, which distribute the gate signal, starting from the output 4 of the gate, on the surface of the gate.
Переваги винаходу полягають зокрема у тому, що: за рахунок відсутності елементарних затворів забезпечується просте і дешеве виконання металізації припоєм; більш проста технологія забезпечує більшу надійність при притискному контактуванні кристала.The advantages of the invention are, in particular, that: due to the absence of elementary shutters, simple and cheap implementation of metallization with solder is ensured; a simpler technology provides greater reliability when the crystal is pressed into contact.
Нижче наводиться докладний опис винаходу з посиланнями на креслення, на яких зображено: 70 Фігла - кристал біполярного транзистора з ізольованим затвором відповідно до рівня техніки на вигляді зверху;Below is a detailed description of the invention with references to the drawings, which show: Fig. 70 - a crystal of a bipolar transistor with an isolated gate according to the state of the art in a top view;
Фіг15 - частина кристала біполярного транзистора з ізольованим затвором відповідно до Фігла в ізометричній проекції;Fig. 15 - a part of a bipolar transistor crystal with an isolated gate according to Figl in an isometric projection;
Фіг.2а - кристал біполярного транзистора з ізольованим затвором відповідно до першого прикладу виконання /5 винаходу на вигляді зверху;Fig. 2a - a crystal of a bipolar transistor with an isolated gate according to the first example of implementation /5 of the invention in a top view;
Фіг25 - частина кристала біполярного транзистора з ізольованим затвором відповідно до Фіг.2а в ізометричній проекції;Fig. 25 is a part of the crystal of a bipolar transistor with an isolated gate according to Fig. 2a in an isometric projection;
Фіг.3 - кристал біполярного транзистора з ізольованим затвором відповідно до другого прикладу виконання винаходу на вигляді зверху;Fig. 3 - a crystal of a bipolar transistor with an isolated gate according to the second example of the implementation of the invention in a top view;
Фіг.4 - розріз кристала біполярного транзистора з ізольованим затвором відповідно до винаходу;Fig. 4 - section of a bipolar transistor crystal with an insulated gate according to the invention;
Фіг.5 - шар полікремнію на вигляді зверху.Fig. 5 - a layer of polysilicon in a top view.
Позиції, що використовуються на фігурах, наведені в переліку позицій.The positions used in the figures are listed in the position list.
У попередніх дослідах був виготовлений повільний кристал на 2,5кВ з мінімальною поверхнею 0,2см? без елементарних затворів і виміряні його властивості. Вони були усередині поля допусків такими, що не ГаIn previous experiments, a 2.5kV slow crystal with a minimum surface area of 0.2cm was produced? without elementary shutters and measured its properties. They were within the range of non-Ha
Відрізняються від версії з елементарними затворами. Однак були побоювання, що швидкий кристал без елементарних затворів буде відключати при екстремально негомогенних розподілах струму і тому матиме високі і) втрати перемикання, повільні перехідні процеси та незначний діапазон надійної роботи. Однак аналітичні обчислення, цифрове моделювання процесу перемикання, а також тестування перемикання швидких біполярних транзисторів з ізольованим затвором без елементарних затворів засвідчили несподіваний результат. Було (й встановлено, що час поширення сигналу, порівнянний з часом перемикання т, необов'язково призводить до негомогенного розподілу струму при відключенні. Досліди також показали, що вмикання не є критичним для см відключення. авThey differ from the version with elementary shutters. However, there were concerns that a fast crystal without elementary gates would turn off at extremely inhomogeneous current distributions and therefore have high i) switching losses, slow transients, and a small range of reliable operation. However, analytical calculations, digital simulation of the switching process, as well as switching testing of fast isolated-gate bipolar transistors without elementary gates showed an unexpected result. It was found that the signal propagation time, comparable to the switching time t, does not necessarily lead to an inhomogeneous distribution of the current during disconnection. Experiments also showed that switching on is not critical for cm disconnection.
У випадку, коли керування затвором здійснюється з периферії кристала і обрано: ою т зво ТЕ - то при відключенні спочатку виникає перерозподіл струму. Зовнішні частини кристала починають відключати, навантаження підтримує загальний струм незмінним і комутує струм в центр кристала. До цього моменту часу анодна напруга ще по суті дорівнює нулю. «In the case when the gate is controlled from the periphery of the crystal and the following is selected: current redistribution occurs when it is turned off. The outer parts of the crystal begin to disconnect, the load keeps the total current unchanged and switches the current to the center of the crystal. Until this point in time, the anode voltage is still essentially zero. "
У цей момент часу МОН-струм вже недостатній для підтримання зовнішнього струму. У чисто 7 70 МОН-транзисторі тепер розпочинається збільшення напруги. Збільшення напруги через ємність затвор-анод с вносить у затвор заряд так, що розподіл напруги по затвору залишається постійним і струм більше не "з зменшується. Як тільки досягається повна напруга навантаження, механізм регулювання руйнується, напруга затвора спадає і компонент відключає.At this point in time, the MOS current is no longer sufficient to maintain the external current. In the purely 7 70 MOS transistor, the voltage increase now begins. The increase in voltage through the gate-anode capacitance s introduces a charge into the gate so that the voltage distribution across the gate remains constant and the current no longer decreases. As soon as the full load voltage is reached, the regulation mechanism breaks down, the gate voltage drops and the component turns off.
Суть винаходу полягає у тому, що було встановлене і з перевагою використане те, що біполярний компонент 75 з вище зазначеного моменту поводиться принципово по-іншому. З цього моменту часу відбувається перехід від їв. біполярного струму до чисто діркового струму, що супроводжується розсіюванням неосновних носіїв головного 1 переходу. Як тільки цей процес закінчується, увесь потік забезпечується дірками і створюється зона просторового заряду. Однак розподіл плазми у поперечному напрямку усе ще достатньо гомогенний. Тому у цей о момент часу швидко гомогенізується дуже негомогенний розподіл струму. У момент часу максимальної ко 50 потужності розсіювання розподіл струму майже гомогенний. Тому не зменшується діапазон надійної роботи і майже не змінюється енергія відключення. Таким чином, можна виготовляти біполярні транзистори з сл ізольованим затвором, які не потребують елементарних затворів.The essence of the invention is that it was established and advantageously used that the bipolar component 75 behaves fundamentally differently from the above-mentioned moment. From this point in time, there is a transition from eating. bipolar current to pure hole current, which is accompanied by the scattering of non-main carriers of the main 1 junction. As soon as this process ends, the entire flow is provided with holes and a zone of space charge is created. However, the plasma distribution in the transverse direction is still quite homogeneous. Therefore, at this point in time, a very inhomogeneous current distribution is quickly homogenized. At the time of maximum co 50 dissipation power, the current distribution is almost homogeneous. Therefore, the range of reliable operation does not decrease and the disconnection energy does not change. Thus, it is possible to manufacture bipolar transistors with a sl isolated gate, which do not require elementary gates.
На Фіг.2а і 25 показано кристал 1 біполярного транзистора з ізольованим затвором без елементарних затворів згідно з винаходом на вигляді зверху, відповідно в ізометричній проекції, який містить перший 25 видимий головний вивід З та інший, не зображений другий головний вивід, а також вивід 4 затвора, який уFigures 2a and 25 show a crystal 1 of a bipolar transistor with an isolated gate without elementary gates according to the invention in a top view, respectively in an isometric projection, which contains the first 25 visible main terminal C and another, not shown second main terminal, as well as terminal 4 shutter, which in
ГФ) показаному на Фіг.2а і 265 варіанті виконання розташований на краю, зокрема у куті кристала 1 біполярного т транзистора з ізольованим затвором. На противагу Фіг.1а і 10, які відповідають рівню техніки, не передбачені елементарні затвори 6, а сигнал затвора, виходячи з виводу 4 затвора, розподіляється через рамку 8 затвора по периферії. Як показано на Фіг.20о, рамка 8 затвора також знаходиться у безпосередньому сполученні з 60 електродом 5 затвора. Вона переважно має опір менше 5 омів.GF) shown in Fig. 2a and 265 version of the implementation is located on the edge, in particular in the corner of the crystal 1 bipolar t transistor with an isolated gate. In contrast to Figures 1a and 10, which correspond to the state of the art, elementary shutters 6 are not provided, and the shutter signal, proceeding from the shutter output 4, is distributed through the shutter frame 8 on the periphery. As shown in Fig.20o, the frame 8 of the shutter is also in direct connection with the electrode 60 of the shutter 5. It mostly has a resistance of less than 5 ohms.
Таким чином, перший головний вивід З утворений поверхнею, яка у випадку виконання відповідно до Фіг.2а і 26 оточує виконану підвищеною зону поверхні рамки 8 затвора. Якщо є декілька виводів 4 затвора, то по суті підвищена поверхня першого головного виводу має відповідне число виїмок.Thus, the first main lead Z is formed by a surface which, in the case of execution in accordance with Fig. 2a and 26, surrounds the raised area of the surface of the frame 8 of the shutter. If there are several terminals 4 of the gate, then essentially the raised surface of the first main terminal has a corresponding number of notches.
Між першим головним виводом, що має більшу поверхню (показаний у вигляді металізації), який утворений бо зокрема катодом біполярного транзистора з ізольованим затвором, і виводом 4 затвора та рамкою 8 затвора передбачена ізоляція 7. Згідно з винаходом вивід 4 затвора, відповідно рамка 8 затвора сполучені з шарами полікремнію електродів 5 затвора біполярного транзистора з ізольованим затвором безпосередньо, тобто без проміжного вмикання елементарних затворів. Шар 5 полікремнію біполярного транзистора з ізольованим затвором сполучений безпосередньо з виводом 4 затвора. Решта шарів 5 полікремнію окремих чарунок 2 біполярного транзистора з ізольованим затвором сполучені паралельно в компоненті. Один варіант виконання розташування шарів 5 полікремнію показано на Фіг.5. У цьому випадку він покриває по великій поверхні кристал і має виїмки 5. На Фіг.4 показана також ізоляція 7, яка передбачена між виводом 4 затвора і першим головним виводом 3, відповідно, передбачене для неї заглиблення. 70 Природно, що вивід 4 затвора може бути розташований центрально на кристалі 1 біполярного транзистора з ізольованим затвором. Цей варіант виконання показаний на Фіг.3. У цьому випадку вивід 4 затвора також оточений ізоляцією 7, яка відокремлює його від головного виводу.Insulation 7 is provided between the first main terminal having a larger surface (shown in the form of metallization), which is formed in particular by the cathode of a bipolar transistor with an insulated gate, and gate terminal 4 and gate frame 8. According to the invention, gate terminal 4, respectively, gate frame 8 connected to the polysilicon layers of the electrodes 5 of the gate of the bipolar transistor with an isolated gate directly, i.e. without intermediate switching of elementary gates. Layer 5 of the polysilicon bipolar transistor with an isolated gate is connected directly to terminal 4 of the gate. The remaining 5 polysilicon layers of individual cells 2 of the bipolar transistor with an isolated gate are connected in parallel in the component. One version of the arrangement of polysilicon layers 5 is shown in Fig.5. In this case, it covers a large surface of the crystal and has recesses 5. Fig. 4 also shows the insulation 7, which is provided between terminal 4 of the shutter and the first main terminal 3, respectively, the depression provided for it. 70 Naturally, the output 4 of the gate can be located centrally on the crystal 1 of the bipolar transistor with an isolated gate. This embodiment is shown in Fig.3. In this case, the output 4 of the shutter is also surrounded by insulation 7, which separates it from the main output.
Перелік позицій 1 Кристал біполярного транзистора з ізольованим затвором 2 Окрема чарунка біполярного транзистора з ізольованим затворомList of items 1 Isolated gate bipolar transistor crystal 2 Isolated gate bipolar transistor cell
З Перший головний вивід 4 Вивід затвора (подушка затвора) 5 Електрод затвора 5 Виїмка 6 Елементарний затвор 7 Ізоляція 8 Рамка затвораC First main lead 4 Shutter lead (shutter cushion) 5 Shutter electrode 5 Notch 6 Elementary shutter 7 Insulation 8 Shutter frame
Claims (6)
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19808154A DE19808154A1 (en) | 1998-02-27 | 1998-02-27 | Bipolar transistor with insulated gate (IGBT) |
| PCT/CH1999/000086 WO1999044240A1 (en) | 1998-02-27 | 1999-02-25 | Bipolar transistor with an insulated gate electrode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| UA75025C2 true UA75025C2 (en) | 2006-03-15 |
Family
ID=7859010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| UA2000095548A UA75025C2 (en) | 1998-02-27 | 1999-02-25 | Insulated gate bipolar transistor |
Country Status (3)
| Country | Link |
|---|---|
| DE (1) | DE19808154A1 (en) |
| RU (1) | RU2246778C2 (en) |
| UA (1) | UA75025C2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU189905U1 (en) * | 2019-04-01 | 2019-06-11 | Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | BIPOLAR SILICON PLANAR TRANSISTOR |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206469A (en) * | 1992-01-29 | 1993-08-13 | Hitachi Ltd | Insulated gate bipolar transistor |
| JP2837033B2 (en) * | 1992-07-21 | 1998-12-14 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
| JPH06244429A (en) * | 1992-12-24 | 1994-09-02 | Mitsubishi Electric Corp | Insulated-gate semiconductor device and manufacture thereof |
| JP3481287B2 (en) * | 1994-02-24 | 2003-12-22 | 三菱電機株式会社 | Manufacturing method of semiconductor device |
| US5581100A (en) * | 1994-08-30 | 1996-12-03 | International Rectifier Corporation | Trench depletion MOSFET |
| DE19512799C2 (en) * | 1995-04-05 | 1998-11-12 | Siemens Ag | Semiconductor component controllable by field effect |
| JP3384198B2 (en) * | 1995-07-21 | 2003-03-10 | 三菱電機株式会社 | Insulated gate semiconductor device and method of manufacturing the same |
| JP3493903B2 (en) * | 1995-09-29 | 2004-02-03 | 株式会社デンソー | Semiconductor device |
| US6008092A (en) * | 1996-02-12 | 1999-12-28 | International Rectifier Corporation | Short channel IGBT with improved forward voltage drop and improved switching power loss |
| GB9605672D0 (en) * | 1996-03-18 | 1996-05-22 | Westinghouse Brake & Signal | Insulated gate bipolar transistors |
| DE19651108C2 (en) * | 1996-04-11 | 2000-11-23 | Mitsubishi Electric Corp | High breakdown voltage gate trench type semiconductor device and its manufacturing method |
| JPH09331062A (en) * | 1996-06-11 | 1997-12-22 | Mitsubishi Electric Corp | Semiconductor device and its manufacture |
-
1998
- 1998-02-27 DE DE19808154A patent/DE19808154A1/en not_active Withdrawn
-
1999
- 1999-02-25 RU RU2000124531/28A patent/RU2246778C2/en not_active IP Right Cessation
- 1999-02-25 UA UA2000095548A patent/UA75025C2/en unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU189905U1 (en) * | 2019-04-01 | 2019-06-11 | Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | BIPOLAR SILICON PLANAR TRANSISTOR |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2246778C2 (en) | 2005-02-20 |
| DE19808154A1 (en) | 1999-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5341003A (en) | MOS semiconductor device having a main unit element and a sense unit element for monitoring the current in the main unit element | |
| US4901127A (en) | Circuit including a combined insulated gate bipolar transistor/MOSFET | |
| US4816892A (en) | Semiconductor device having turn-on and turn-off capabilities | |
| JPH07142722A (en) | Semiconductor device | |
| US5479030A (en) | Compound semiconductor device and electric power converting apparatus using such device | |
| US6924532B2 (en) | Field-effect power transistor | |
| US6469352B2 (en) | Two-terminal semiconductor overcurrent limiter | |
| EP0177665B1 (en) | Self turnoff type semiconductor switching device | |
| UA75025C2 (en) | Insulated gate bipolar transistor | |
| US5365086A (en) | Thyristors having a common cathode | |
| CN112687654B (en) | Trench gate IGBT device | |
| JP7166387B2 (en) | Semiconductor equipment and control system | |
| US6576936B1 (en) | Bipolar transistor with an insulated gate electrode | |
| CN211929493U (en) | Thyristor | |
| US7034344B2 (en) | Integrated semiconductor power device for multiple battery systems | |
| US5929520A (en) | Circuit with small package for mosfets | |
| US4163241A (en) | Multiple emitter and normal gate semiconductor switch | |
| EP0077930B1 (en) | Gate turn-off thyristor | |
| JPH06236990A (en) | Mos control diode | |
| JP2004311901A (en) | Semiconductor device | |
| US4586073A (en) | High voltage junction solid-state switch | |
| US3445687A (en) | Adjustable variable voltage responsive two-terminal semiconductor switch device | |
| GB2268332A (en) | Power transistor with reduced gate resistance and inductance | |
| US6914296B2 (en) | Controllable semiconductor component with multi-section control electrode | |
| TW202333342A (en) | Semiconductor device and circuit device |