JPS62104171A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS62104171A JPS62104171A JP24440785A JP24440785A JPS62104171A JP S62104171 A JPS62104171 A JP S62104171A JP 24440785 A JP24440785 A JP 24440785A JP 24440785 A JP24440785 A JP 24440785A JP S62104171 A JPS62104171 A JP S62104171A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- electrode
- mask
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 230000005855 radiation Effects 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 66
- 238000000034 method Methods 0.000 claims description 20
- 239000012212 insulator Substances 0.000 claims description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 16
- 239000000758 substrate Substances 0.000 abstract description 12
- 239000012535 impurity Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 101100352374 Oryza sativa subsp. japonica PLA3 gene Proteins 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
逆スタガード型シリコン薄膜トランジスタのソース電極
とドレイン電極との接触抵抗を低減する改良である。
とドレイン電極との接触抵抗を低減する改良である。
逆スタガード型シリコン薄膜トランジスタのソース電極
とドレイン電極との接触抵抗を低減するために、ソース
電極・ドレイン電極形成領域に一導電型のシリコン膜と
チタン、アルミニュウム等の金属膜とを形成し、ガラス
基板側からレーザ等エネルギー密度の大きい輻射線を照
射し、ゲート電極をマスクとして上記の一導電型のシリ
コン膜と金属膜とを選択的に加熱して上記の一導電型不
純物を活性化して、ソース電極・ドレイン電極の低抵抗
化を実現する工程を有するシリコン薄膜トランジスタの
製造方法である。
とドレイン電極との接触抵抗を低減するために、ソース
電極・ドレイン電極形成領域に一導電型のシリコン膜と
チタン、アルミニュウム等の金属膜とを形成し、ガラス
基板側からレーザ等エネルギー密度の大きい輻射線を照
射し、ゲート電極をマスクとして上記の一導電型のシリ
コン膜と金属膜とを選択的に加熱して上記の一導電型不
純物を活性化して、ソース電極・ドレイン電極の低抵抗
化を実現する工程を有するシリコン薄膜トランジスタの
製造方法である。
本発明は、薄膜トランジスタの製造方法に関する。特に
、逆スタガード型シリコン薄膜トランジスタのソース電
極・ドレイン電極の接触抵抗を低減する改良に関する。
、逆スタガード型シリコン薄膜トランジスタのソース電
極・ドレイン電極の接触抵抗を低減する改良に関する。
第６図に示すように、ガラス基板等絶縁物板ｌ上にクロ
ーム等のゲート電極２が形成され、その上にゲート絶縁
膜３が形成され、この絶縁膜３上に水素化アモルファス
シリコン、多結晶シリコン、マイクロクリスタルシリコ
ン等の動作層シリコン膜４が形成され、この動作層シリ
コン膜４上に、チャンネルが形成される領域を挟んでソ
ース電極８１とドレイン電極９２とが形成されてなる逆
スタガード型シリコン薄膜トランジスタにあっては、ゲ
ート電極２とソース電極８１・ドレイン電極８２とは、
極めて僅少な重なりをもって配置されることが望ましい
、もし、ソース電極８１・ドレイン電極３２とゲート電
極２とが重ならず、ゲート電。
ーム等のゲート電極２が形成され、その上にゲート絶縁
膜３が形成され、この絶縁膜３上に水素化アモルファス
シリコン、多結晶シリコン、マイクロクリスタルシリコ
ン等の動作層シリコン膜４が形成され、この動作層シリ
コン膜４上に、チャンネルが形成される領域を挟んでソ
ース電極８１とドレイン電極９２とが形成されてなる逆
スタガード型シリコン薄膜トランジスタにあっては、ゲ
ート電極２とソース電極８１・ドレイン電極８２とは、
極めて僅少な重なりをもって配置されることが望ましい
、もし、ソース電極８１・ドレイン電極３２とゲート電
極２とが重ならず、ゲート電。
極２とソース電極８１・ドレイン電極８２とが離隔して
いると、ソース電極８１とドレイン電極８２との間の接
続不良が発生し、逆にソース電極３１・ドレイン電極８
２とゲート電極２とが深く重なると、静電容量が増加し
、信号伝播速度が低減するからである。
いると、ソース電極８１とドレイン電極８２との間の接
続不良が発生し、逆にソース電極３１・ドレイン電極８
２とゲート電極２とが深く重なると、静電容量が増加し
、信号伝播速度が低減するからである。
そこで、か−る逆スタガード型シリコン薄膜トランジス
タを製造するには、ゲート電極２を露光マスクとして使
用するリソグラフィー法をもってソース電極９トドレイ
ン電極８２を形成することが一般である。や覧詳細に述
べると、透光性絶縁物板１上にゲート電極２を形成し、
その上にゲート絶縁ｐｌＡ３を形成し、この絶縁膜３上
に水素化アモルファスシリコン、多結晶シリコン、マイ
クロクリスタルシリコン等の動作層シリコン膜４を形成
し、さらに、所望によっては、各種の保護膜を形成し、
その上にレジスト膜を形成し、前記の透光性絶縁物板ｌ
側から、前記のゲート電極２をマスクとして照射をなし
て、前記のレジスト膜を露光して前記のゲート電極２に
対向する領域にレジストマスクを形成し、その上に一導
電型のシリコン膜と金属膜とを形成し、前記のレジスト
マスクを除去して、前記の一導電型のシリコン膜と金属
膜とを、前記のゲート電極２に対向する領域からリフト
オフ除去することになる。
タを製造するには、ゲート電極２を露光マスクとして使
用するリソグラフィー法をもってソース電極９トドレイ
ン電極８２を形成することが一般である。や覧詳細に述
べると、透光性絶縁物板１上にゲート電極２を形成し、
その上にゲート絶縁ｐｌＡ３を形成し、この絶縁膜３上
に水素化アモルファスシリコン、多結晶シリコン、マイ
クロクリスタルシリコン等の動作層シリコン膜４を形成
し、さらに、所望によっては、各種の保護膜を形成し、
その上にレジスト膜を形成し、前記の透光性絶縁物板ｌ
側から、前記のゲート電極２をマスクとして照射をなし
て、前記のレジスト膜を露光して前記のゲート電極２に
対向する領域にレジストマスクを形成し、その上に一導
電型のシリコン膜と金属膜とを形成し、前記のレジスト
マスクを除去して、前記の一導電型のシリコン膜と金属
膜とを、前記のゲート電極２に対向する領域からリフト
オフ除去することになる。
ところで、上記の工程においては、ゲート電極２に対向
する領域から一導電型のシリコン膜と金属膜とを除去す
るためにリフトオフ法が使用されるので、一導電型のシ
リコン膜と金属膜との形成工程に高温工程を使用するこ
とができない、そのため、この一導電型の不純物が十分
活性化して低抵抗とならないという欠点がある。また、
仮に、高温工程が許されるとしても、この高温により、
チャンネル部の動作層シリコン膜４とゲート絶縁膜３と
の界面が劣化し、トランジスタの特性が悪くなるという
欠点がある。
する領域から一導電型のシリコン膜と金属膜とを除去す
るためにリフトオフ法が使用されるので、一導電型のシ
リコン膜と金属膜との形成工程に高温工程を使用するこ
とができない、そのため、この一導電型の不純物が十分
活性化して低抵抗とならないという欠点がある。また、
仮に、高温工程が許されるとしても、この高温により、
チャンネル部の動作層シリコン膜４とゲート絶縁膜３と
の界面が劣化し、トランジスタの特性が悪くなるという
欠点がある。
本発明の目的はこの欠点を解消することにあり、トラン
ジスタとしての特性がすぐれており。
ジスタとしての特性がすぐれており。
しかも、ソース電極・ドレイン電極の接触抵抗が小さい
シリコン薄膜トランジスタの製造方法を提供することに
ある。
シリコン薄膜トランジスタの製造方法を提供することに
ある。
上記の目的を達成するために本発明が採った手段は、ゲ
ート電極２をマスクとして透光性基板側からレーザ等エ
ネルギー密度の大きい輻射線（光線、紫外線等）を照射
してソース電極部・ドレイン電極部を局部的に加熱する
ことにある。
ート電極２をマスクとして透光性基板側からレーザ等エ
ネルギー密度の大きい輻射線（光線、紫外線等）を照射
してソース電極部・ドレイン電極部を局部的に加熱する
ことにある。
詳細に述べると。
（イ）透光性絶縁物板１上にゲート電極２を形成し、
（ロ）ゲート絶縁膜３と動作層シリコン膜４とを形成し
。
。
（ハ）レジスト膜を形成し、
（ニ）前記レジスト膜を前記透光性絶縁物板１側から露
光して、前記ゲート電極２に対向する領域にレジストマ
スク７を形成し。
光して、前記ゲート電極２に対向する領域にレジストマ
スク７を形成し。
（ホ）一導電型のシリコン膜８と金属膜９とを形成し、
（へ）前記レジスト膜７を除去して、前記一導電型のパ
・リコン膜８と金属膜９とを前記ゲート電極２じ対向す
る領域から除去し。
・リコン膜８と金属膜９とを前記ゲート電極２じ対向す
る領域から除去し。
（ト）前記透光性絶縁物板ｌ側からレーザ等エネルギー
密度の大きい輻射線（光線、紫外線等）を照射して前記
ゲート電極２をマスクとして前記一導電型のシリコン膜
８と金属膜９とを選択的に加熱して前記一導電型のシリ
コン膜８に含まれる不純物を活性化することにある。
密度の大きい輻射線（光線、紫外線等）を照射して前記
ゲート電極２をマスクとして前記一導電型のシリコン膜
８と金属膜９とを選択的に加熱して前記一導電型のシリ
コン膜８に含まれる不純物を活性化することにある。
動作層シリコン膜４は、水素化アモルファスシリコン、
多結晶シリコン、マイクロクリスタルシリコン等をもっ
て形成しうる。
多結晶シリコン、マイクロクリスタルシリコン等をもっ
て形成しうる。
上記の欠点は、ソース電極・ドレイン電極のコンタクト
領域を形成するための一導電型の不純物が十分活性化し
ないことにあるから、他の領域を加熱することなくソー
ス電極・ドレイン電極のコンタクト領域のみを選択的に
加熱しうればよい。
領域を形成するための一導電型の不純物が十分活性化し
ないことにあるから、他の領域を加熱することなくソー
ス電極・ドレイン電極のコンタクト領域のみを選択的に
加熱しうればよい。
そこで、ゲート電極をマスクとして利用し。
照射エネルギー供給源としては、エネルギー密度の高い
輻射線例えばレーザを使用することとしたものである。
輻射線例えばレーザを使用することとしたものである。
実験の結果によれば不純物の活性化は十分になされ、接
触抵抗は従来技術の場合の１０％〜３０％に顕著に減少
する。
触抵抗は従来技術の場合の１０％〜３０％に顕著に減少
する。
以下１図面を参照して、本発明の一実施例に係るアモル
ファスシリコン薄膜トランジスタの製造方法についてさ
らに説明する。
ファスシリコン薄膜トランジスタの製造方法についてさ
らに説明する。
第２図参照
ガラス基板等絶縁物板１上にクローム等を約８００人の
厚さに堆積した後、これを幅約５ル濡にパタ一二ソグし
てゲート電極２を形成する。
厚さに堆積した後、これを幅約５ル濡にパタ一二ソグし
てゲート電極２を形成する。
第３図参照
グロー放電分解法（プラズマＣＶＤ法）を使用して、厚
さ約３，０００＾の二酸化シリコン膜または窒化シリコ
ンｌｌｌ３と厚さが約１，０００＾の水素化アモルファ
スシリコンｗｓ４とを続けて形成する。
さ約３，０００＾の二酸化シリコン膜または窒化シリコ
ンｌｌｌ３と厚さが約１，０００＾の水素化アモルファ
スシリコンｗｓ４とを続けて形成する。
次に、プラズマＣＶＤ法を使用して、厚さが約５００人
の二酸化シリコン膜５（チャンネル保護膜）を形成し、
さらに′″１１″いて、電子ビーム蒸着法を使用して、
厚さが約５０人の水素化アモルファスシリコン１１１６
（レジスト密着膜）を形成する。
の二酸化シリコン膜５（チャンネル保護膜）を形成し、
さらに′″１１″いて、電子ビーム蒸着法を使用して、
厚さが約５０人の水素化アモルファスシリコン１１１６
（レジスト密着膜）を形成する。
第４図参照
レジスト膜をスピンコードした後、ガラス基板ｌ側から
露光してゲート電極２に対向する領域以外からこれを除
去して、ゲート電極２に対向する領域にレジストマスク
７を形成し、このレジストマスク７を使用して、ゲート
電極２に対向しない領域から、レジスト密着膜６とチャ
ンネル保護膜５とを除去する。
露光してゲート電極２に対向する領域以外からこれを除
去して、ゲート電極２に対向する領域にレジストマスク
７を形成し、このレジストマスク７を使用して、ゲート
電極２に対向しない領域から、レジスト密着膜６とチャ
ンネル保護膜５とを除去する。
次に、厚さ約３００人のｎ型アモルファスシリコン膜８
と厚さ約 １．５００〜２．００Ｑ人のチタン、アルミ
ニュウム等のｌ１Ｉ９とをつｑけて形成する。
と厚さ約 １．５００〜２．００Ｑ人のチタン、アルミ
ニュウム等のｌ１Ｉ９とをつｑけて形成する。
第５図参照
レジストマスク７を除去して、これとともにチタン、ア
ルミニュウム等の膜９とｎ型アモルファスシリコン膜８
とを、ゲート電極２に対向する領域からリフトオフ除去
する。
ルミニュウム等の膜９とｎ型アモルファスシリコン膜８
とを、ゲート電極２に対向する領域からリフトオフ除去
する。
第１図参照
ガラス基板１側から、レーザ等エネルギー密度の高い輻
射線を照射する。この照射工程において、レーザ等の輻
射線はゲート電極２に遮られてチャンネル領域には照射
されず、ソース電極争ドレイン電極領域のみが選択的に
加熱され、ｎ型アモルファスシリコン膜８中の不純物は
十分活性化され、低抵抗化する。しかし、チャンネル領
域はゲート電極２によって遮光されているので、全く損
なわれない。
射線を照射する。この照射工程において、レーザ等の輻
射線はゲート電極２に遮られてチャンネル領域には照射
されず、ソース電極争ドレイン電極領域のみが選択的に
加熱され、ｎ型アモルファスシリコン膜８中の不純物は
十分活性化され、低抵抗化する。しかし、チャンネル領
域はゲート電極２によって遮光されているので、全く損
なわれない。
実験の結果によれば、接触抵抗は従来技術に比して７０
％〜ｓＯ％減少する。
％〜ｓＯ％減少する。
以上説明せるとおり、本発明に係る逆スタガード型アモ
ルファスシリコン薄膜トランジスタの製造方法において
は、ゲート電極をマスクとして透光性基板側からレーザ
等エネルギー密度の大きい輻射線（光線、紫外線等）を
照射してソース電極部φドレイン電Ｊ４部のみを局部的
に加熱することとされているので、ソース電極・ドレイ
ン電極領域のみが選択的に加熱されコンタクト層が十分
低抵抗化され、接触抵抗の低いソース電極・ドレイン電
極が形成される。
ルファスシリコン薄膜トランジスタの製造方法において
は、ゲート電極をマスクとして透光性基板側からレーザ
等エネルギー密度の大きい輻射線（光線、紫外線等）を
照射してソース電極部φドレイン電Ｊ４部のみを局部的
に加熱することとされているので、ソース電極・ドレイ
ン電極領域のみが選択的に加熱されコンタクト層が十分
低抵抗化され、接触抵抗の低いソース電極・ドレイン電
極が形成される。
第１図は、本発明の一実施例に係る逆スタガード型アモ
ルファスシリコン薄膜トランジスタの断面図である。 第２〜５図は、本発明の一実施例に係る逆スタガード型
アモルファスシリコン薄膜トランジスタの製造方法の主
要工程完了後の断面図である。 第６図は、従来技術に係る逆スタガード型アモルファス
シリコン薄膜トランジスタの断面図である。 ｌ・φ・絶縁物板（ガラス基板）、 ２ ・ ・ ・
ゲート電極、 ３・・φゲート絶縁膜、４・Φ・動作層
シリコン膜、 ５・・・チャンネル保護膜（二酸化シ
リコン膜）、 ６・・・レジスト密着膜（水素化アモ
ルファスシリコンＭ）。 ７・１１１＋レジストマスク、 ８・・・ｎ型アモルフ
ァスシリコン膜、 ９命・・金属膜、９１．９２１１・
拳ソース電極・ドレイン電極。 工程図 第５図 工程図 第 １ 図 第 ６ 閃 工程図 第２＠ 工程図 第３図 工程図 第４図
ルファスシリコン薄膜トランジスタの断面図である。 第２〜５図は、本発明の一実施例に係る逆スタガード型
アモルファスシリコン薄膜トランジスタの製造方法の主
要工程完了後の断面図である。 第６図は、従来技術に係る逆スタガード型アモルファス
シリコン薄膜トランジスタの断面図である。 ｌ・φ・絶縁物板（ガラス基板）、 ２ ・ ・ ・
ゲート電極、 ３・・φゲート絶縁膜、４・Φ・動作層
シリコン膜、 ５・・・チャンネル保護膜（二酸化シ
リコン膜）、 ６・・・レジスト密着膜（水素化アモ
ルファスシリコンＭ）。 ７・１１１＋レジストマスク、 ８・・・ｎ型アモルフ
ァスシリコン膜、 ９命・・金属膜、９１．９２１１・
拳ソース電極・ドレイン電極。 工程図 第５図 工程図 第 １ 図 第 ６ 閃 工程図 第２＠ 工程図 第３図 工程図 第４図
Claims (1)
- 【特許請求の範囲】 透光性絶縁物板（１）上にゲート電極（２）を形成し、 ゲート絶縁膜（３）と動作層シリコン膜（４）とを形成
し、 レジスト膜を形成し、 前記レジスト膜を前記透光性絶縁物板（１）側から露光
して、前記ゲート電極（２）に対向する領域にレジスト
マスク（７）を形成し、 一導電型のシリコン膜（８）と金属膜（９）とを形成し
、 前記レジスト膜（７）を除去し、 前記透光性絶縁物板（１）側から輻射線を照射して前記
ゲート電極（２）をマスクとして前記一導電型のシリコ
ン膜（８）と金属膜（９）とを選択的に加熱する工程を
有する薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24440785A JPS62104171A (ja) | 1985-10-31 | 1985-10-31 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24440785A JPS62104171A (ja) | 1985-10-31 | 1985-10-31 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62104171A true JPS62104171A (ja) | 1987-05-14 |
Family
ID=17118203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24440785A Pending JPS62104171A (ja) | 1985-10-31 | 1985-10-31 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62104171A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5696011A (en) * | 1992-03-25 | 1997-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming an insulated gate field effect transistor |
| US6124155A (en) * | 1991-06-19 | 2000-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and thin film transistor and method for forming the same |
| US6177302B1 (en) | 1990-11-09 | 2001-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using multiple sputtering chambers |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6380011B1 (en) | 1998-08-07 | 2002-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US6500703B1 (en) | 1993-08-12 | 2002-12-31 | Semicondcutor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6607947B1 (en) | 1990-05-29 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions |
| US6979840B1 (en) | 1991-09-25 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having anodized metal film between the gate wiring and drain wiring |
| US7320905B2 (en) | 1998-08-21 | 2008-01-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same |
| US7462515B2 (en) | 1990-11-13 | 2008-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
-
1985
- 1985-10-31 JP JP24440785A patent/JPS62104171A/ja active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7355202B2 (en) | 1990-05-29 | 2008-04-08 | Semiconductor Energy Co., Ltd. | Thin-film transistor |
| US6607947B1 (en) | 1990-05-29 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions |
| US6261877B1 (en) | 1990-09-11 | 2001-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing gate insulated field effect transistors |
| US6566175B2 (en) | 1990-11-09 | 2003-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing gate insulated field effect transistors |
| US6177302B1 (en) | 1990-11-09 | 2001-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using multiple sputtering chambers |
| US7507615B2 (en) | 1990-11-09 | 2009-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing gate insulated field effect transistors |
| US7462515B2 (en) | 1990-11-13 | 2008-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and driving method for the same |
| US6335213B1 (en) | 1991-06-19 | 2002-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and thin film transistor and method for forming the same |
| US6756258B2 (en) | 1991-06-19 | 2004-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6847064B2 (en) | 1991-06-19 | 2005-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a thin film transistor |
| US6166399A (en) * | 1991-06-19 | 2000-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix device including thin film transistors |
| US6797548B2 (en) | 1991-06-19 | 2004-09-28 | Semiconductor Energy Laboratory Co., Inc. | Electro-optical device and thin film transistor and method for forming the same |
| US6124155A (en) * | 1991-06-19 | 2000-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and thin film transistor and method for forming the same |
| US6979840B1 (en) | 1991-09-25 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistors having anodized metal film between the gate wiring and drain wiring |
| US6569724B2 (en) | 1992-03-25 | 2003-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor and method for forming the same |
| US5696011A (en) * | 1992-03-25 | 1997-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming an insulated gate field effect transistor |
| US6887746B2 (en) | 1992-03-25 | 2005-05-03 | Semiconductor Energy Lab | Insulated gate field effect transistor and method for forming the same |
| US6323069B1 (en) | 1992-03-25 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using light irradiation to form impurity regions |
| US6500703B1 (en) | 1993-08-12 | 2002-12-31 | Semicondcutor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6437366B1 (en) | 1993-08-12 | 2002-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US7381598B2 (en) | 1993-08-12 | 2008-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US7351617B2 (en) | 1998-08-07 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US6380011B1 (en) | 1998-08-07 | 2002-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
| US7320905B2 (en) | 1998-08-21 | 2008-01-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device provided with semiconductor circuit made of semiconductor element and method of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5071779A (en) | Method for producing a silicon thin film transistor | |
| US6504175B1 (en) | Hybrid polycrystalline and amorphous silicon structures on a shared substrate | |
| JPH07118443B2 (ja) | 半導体装置の製法 | |
| US6140668A (en) | Silicon structures having an absorption layer | |
| JPH05190568A (ja) | 絶縁ゲート薄膜トランジスタの製造方法 | |
| JPS62104171A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0563196A (ja) | 薄膜半導体装置及びその製造方法並び液晶表示装置 | |
| JPS6132471A (ja) | 薄膜トランジスタ | |
| JP3409576B2 (ja) | 半導体装置の製造方法 | |
| JPH11514152A (ja) | 薄膜トランジスタを具える電子デバイスの製造方法 | |
| JPH09283443A (ja) | 半導体薄膜の製造方法 | |
| WO2019104837A1 (zh) | Tft基板制作方法 | |
| JPS6269680A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61187369A (ja) | 薄膜トランジスタの製造方法 | |
| JPH06101478B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPH07120806B2 (ja) | 薄膜電界効果トランジスターの製造方法 | |
| JPS62152174A (ja) | 薄膜トランジスタの製造方法 | |
| US5122849A (en) | Silicon thin film transistor | |
| JPH09246554A (ja) | 薄膜トランジスタの製造方法および液晶表示装置 | |
| JP2725669B2 (ja) | 半導体装置の製法 | |
| JPH01115162A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07221316A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07142737A (ja) | 薄膜トランジスタの製造方法 | |
| JP2500484B2 (ja) | 薄膜トランジスタの製法 | |
| JPH09326495A (ja) | 薄膜トランジスタ及びその製造方法 |