JPH073824B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH073824B2 JPH073824B2 JP17892185A JP17892185A JPH073824B2 JP H073824 B2 JPH073824 B2 JP H073824B2 JP 17892185 A JP17892185 A JP 17892185A JP 17892185 A JP17892185 A JP 17892185A JP H073824 B2 JPH073824 B2 JP H073824B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- gate electrode
- source electrode
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 238000004519 manufacturing process Methods 0.000 title description 17
- 238000000034 method Methods 0.000 title description 8
- 239000000758 substrate Substances 0.000 claims description 23
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 31
- 229910004298 SiO 2 Inorganic materials 0.000 description 20
- 239000013078 crystal Substances 0.000 description 11
- 229910017817 a-Ge Inorganic materials 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 230000008018 melting Effects 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 5
- 230000008025 crystallization Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000000463 material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関するものであって、
TFTの製造に適用して最適なものである。
TFTの製造に適用して最適なものである。
本発明は、半導体装置の製造方法において、絶縁性基板
上にソース電極及びドレイン電極を形成する工程と、上
記ソース電極及び上記ドレイン電極のそれぞれが部分的
に露出した状態で上記ソース電極及び上記ドレイン電極
にまたがる半導体層を上記絶縁性基板上に形成する工程
と、上記半導体層上にゲート絶縁膜を介してゲート電極
を形成する工程と、上記ゲート電極の上方から上記ゲー
ト電極、上記ソース電極及び上記ドレイン電極にエネル
ギービームを照射することにより上記半導体層を結晶化
させる工程とをそれぞれ具備させることにより、チャネ
ル領域が単結晶の半導体で構成された、特性の優れた半
導体装置を製造することができるようにしたものであ
る。
上にソース電極及びドレイン電極を形成する工程と、上
記ソース電極及び上記ドレイン電極のそれぞれが部分的
に露出した状態で上記ソース電極及び上記ドレイン電極
にまたがる半導体層を上記絶縁性基板上に形成する工程
と、上記半導体層上にゲート絶縁膜を介してゲート電極
を形成する工程と、上記ゲート電極の上方から上記ゲー
ト電極、上記ソース電極及び上記ドレイン電極にエネル
ギービームを照射することにより上記半導体層を結晶化
させる工程とをそれぞれ具備させることにより、チャネ
ル領域が単結晶の半導体で構成された、特性の優れた半
導体装置を製造することができるようにしたものであ
る。
従来、絶縁性基板上にTFT等の半導体装置を作製する場
合、チャネル領域はアモルファスSiまたは単結晶Si等に
より構成していた。
合、チャネル領域はアモルファスSiまたは単結晶Si等に
より構成していた。
しかしながら、これらのアモルファスSiまたは単結晶Si
によりチャネル領域を構成したTFTは移動度等が小さ
く、バルクSiにより構成したデバイスに比べて特性が著
しく劣るものであった。
によりチャネル領域を構成したTFTは移動度等が小さ
く、バルクSiにより構成したデバイスに比べて特性が著
しく劣るものであった。
本発明は、従来技術が有する上述のような欠点を是正し
た半導体装置の製造方法を提供することを目的とする。
た半導体装置の製造方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、絶縁性基板（例
えば表面にSiO2膜２が形成されたガラス基板１）上にソ
ース電極（例えばMo膜3a及びn+型ａ−Si:H膜4aから成る
ソース電極５）及びドレイン電極（例えばMo膜3b及びn+
型ａ−Si:H膜4bから成るドレイン電極６）を形成する工
程と、上記ソース電極及び上記ドレイン電極のそれぞれ
が部分的に露出した状態で上記ソース電極及び上記ドレ
イン電極にまたがる半導体層（例えばａ−Si:H膜７）を
上記絶縁性基板上に形成する工程と、上記半導体層上に
ゲート絶縁膜（例えばSiO2膜８）を介してゲート電極
（例えばMoから成るゲート電極10）を形成する工程と、
上記ゲート電極の上方から上記ゲート電極、上記ソース
電極及び上記ドレイン電極にエネルギービーム（例えば
XeClエキシマーレーザーによるレーザー光11）を照射す
ることにより上記半導体層を結晶化させる工程とをそれ
ぞれ具備している。
えば表面にSiO2膜２が形成されたガラス基板１）上にソ
ース電極（例えばMo膜3a及びn+型ａ−Si:H膜4aから成る
ソース電極５）及びドレイン電極（例えばMo膜3b及びn+
型ａ−Si:H膜4bから成るドレイン電極６）を形成する工
程と、上記ソース電極及び上記ドレイン電極のそれぞれ
が部分的に露出した状態で上記ソース電極及び上記ドレ
イン電極にまたがる半導体層（例えばａ−Si:H膜７）を
上記絶縁性基板上に形成する工程と、上記半導体層上に
ゲート絶縁膜（例えばSiO2膜８）を介してゲート電極
（例えばMoから成るゲート電極10）を形成する工程と、
上記ゲート電極の上方から上記ゲート電極、上記ソース
電極及び上記ドレイン電極にエネルギービーム（例えば
XeClエキシマーレーザーによるレーザー光11）を照射す
ることにより上記半導体層を結晶化させる工程とをそれ
ぞれ具備している。
このようにすることによって、エネルギービーム照射に
より高温に加熱されたゲート電極、ソース電極及びドレ
イン電極から半導体層に供給される熱によりこの半導体
層を単結晶化させることができる。
より高温に加熱されたゲート電極、ソース電極及びドレ
イン電極から半導体層に供給される熱によりこの半導体
層を単結晶化させることができる。
以下本発明をTFTの製造に適用した実施例につき図面を
参照しながら説明する。
参照しながら説明する。
まず本発明の第１実施例につき説明する。
第1A図に示すように、まず例えばガラス基板１上にプラ
ズマCVD法（またはスパッタ法）により膜厚500〜1000Å
のSiO2膜２（バッファ層）を形成し、次いでこのSiO2膜
２上に膜厚1000〜3000Å程度のMo膜３をスパッタ法等に
より形成した後、このMo膜３上に膜厚100〜500Åのn+型
ａ−Si:H膜（水素化アモルファスSi膜）４をプラズマCV
D法により形成する。
ズマCVD法（またはスパッタ法）により膜厚500〜1000Å
のSiO2膜２（バッファ層）を形成し、次いでこのSiO2膜
２上に膜厚1000〜3000Å程度のMo膜３をスパッタ法等に
より形成した後、このMo膜３上に膜厚100〜500Åのn+型
ａ−Si:H膜（水素化アモルファスSi膜）４をプラズマCV
D法により形成する。
次に上記n+型ａ−Si:H膜４及びMo膜３の所定部分を順次
エッチング除去して、第1B図に示すように、所定形状の
n+型ａ−Si:H膜4a、4b及びMo膜3a、3bを形成する。なお
これらのn+型ａ−Si:H膜4a及びMo膜3aがソース電極５を
構成し、n+型ａ−Si:H膜4b及びMo膜3bがドレイン電極６
を構成する。
エッチング除去して、第1B図に示すように、所定形状の
n+型ａ−Si:H膜4a、4b及びMo膜3a、3bを形成する。なお
これらのn+型ａ−Si:H膜4a及びMo膜3aがソース電極５を
構成し、n+型ａ−Si:H膜4b及びMo膜3bがドレイン電極６
を構成する。
次に第1C図に示すように、例えば膜厚1000Åのａ−Si:H
膜７をプラズマCVD法により全面に形成した後、このａ
−Si:H膜７上にゲート絶縁膜を構成する膜厚200〜2000
ÅのSiO2膜８を形成する。この後、必要に応じてO2また
はO3ガス中でレーザーアニールを行うことによりSiO2膜
８とａ−Si:H膜７との界面状態を改善した後、このSiO2
膜８の全面にポジ型のフォトレジストを塗布し、次いで
ガラス基板１の裏面側から例えばXeClエキシマレーザー
による波長308nmのレーザー光（図示せず）を照射して
上記フォトレジストの露光を行う。この際、Mo膜3a、3b
に入射した上記レーザー光はこれらのMo膜3a、3bにより
殆ど吸収されるため、上記フォトレジストのうちのこれ
らのMo膜3a、3bの上方に対応する部分のみが露光されな
い。この結果、現像により、第1C図に示すように、Mo膜
3a、3bと実質的に同一平面形状のフォトレジスト9a、9b
が形成される。
膜７をプラズマCVD法により全面に形成した後、このａ
−Si:H膜７上にゲート絶縁膜を構成する膜厚200〜2000
ÅのSiO2膜８を形成する。この後、必要に応じてO2また
はO3ガス中でレーザーアニールを行うことによりSiO2膜
８とａ−Si:H膜７との界面状態を改善した後、このSiO2
膜８の全面にポジ型のフォトレジストを塗布し、次いで
ガラス基板１の裏面側から例えばXeClエキシマレーザー
による波長308nmのレーザー光（図示せず）を照射して
上記フォトレジストの露光を行う。この際、Mo膜3a、3b
に入射した上記レーザー光はこれらのMo膜3a、3bにより
殆ど吸収されるため、上記フォトレジストのうちのこれ
らのMo膜3a、3bの上方に対応する部分のみが露光されな
い。この結果、現像により、第1C図に示すように、Mo膜
3a、3bと実質的に同一平面形状のフォトレジスト9a、9b
が形成される。
次に全面にMo膜を形成した後、リフトオフ法により、す
なわちフォトレジスト9a、9bをその上に形成された上記
Mo膜と共に除去することによって、第1D図に示すように
所定形状のMo膜から成るゲート電極10を形成する。
なわちフォトレジスト9a、9bをその上に形成された上記
Mo膜と共に除去することによって、第1D図に示すように
所定形状のMo膜から成るゲート電極10を形成する。
次に第1E図に示すように、SiO2膜８、ａ−Si:H7及びn+
型ａ−Si:H膜４の所定部分を順次エッチング除去するこ
とによりこれらの膜を島状化すると共に、ソース電極５
及びドレイン電極６を構成するMo膜3a、3bの一端部を露
出させる。この結果、Mo膜3a、3bの一端部が露出した状
態でソース電極５及びドレイン電極６のそれぞれにまた
がるａ−Si:H膜７が形成される。次に常温で上方からXe
Clエキシマーレーザーによる波長308nmのレーザー光11
を好ましくはパルス幅100ns以下、パワー密度106W/cm2
以上の条件で全面に照射する。このレーザー光11の照射
により、Moから成るゲート電極10と、露出している上記
Mo膜3a、3bの一端部とにおいて熱が発生する結果、これ
らが全体的に高温に加熱される。この際、ゲート電極10
で発生した熱はSiO2膜８を介して下層のａ−Si:H膜７に
伝導されると共に、Mo膜3a、3bで発生した熱も同様にこ
のａ−Si:H膜７に伝導され、この熱によりａ−Si:H膜７
が加熱溶融される。この場合、ａ−Si:H膜７のうちのソ
ース電極５及びドレイン電極６に隣接する部分、すなわ
ちソース領域及びドレイン領域に対応する部分にはゲー
ト電極10からの熱とソース電極５及びドレイン電極６か
らの熱とが供給されるため、ａ−Si:H膜７の温度プロフ
ァイルは、第２図に示すように、ゲート電極10の下方の
チャネル領域の中心で最も温度が低く、両端で最も温度
が高い温度プロファイルとなる。その結果、溶融したａ
−Si:H膜７の固化の際には、最も温度が低いチャネル領
域の上記中心部分から結晶化が始まり、次いでこの結晶
化が膜の両端に向かって進行するので、固化終了後には
SiO2膜８との界面に沿って単結晶領域12（クロスハッチ
ングを施した領域）が形成される。このようにして、チ
ャネル領域が単結晶Siにより構成されたSiTFTが完成さ
れる。
型ａ−Si:H膜４の所定部分を順次エッチング除去するこ
とによりこれらの膜を島状化すると共に、ソース電極５
及びドレイン電極６を構成するMo膜3a、3bの一端部を露
出させる。この結果、Mo膜3a、3bの一端部が露出した状
態でソース電極５及びドレイン電極６のそれぞれにまた
がるａ−Si:H膜７が形成される。次に常温で上方からXe
Clエキシマーレーザーによる波長308nmのレーザー光11
を好ましくはパルス幅100ns以下、パワー密度106W/cm2
以上の条件で全面に照射する。このレーザー光11の照射
により、Moから成るゲート電極10と、露出している上記
Mo膜3a、3bの一端部とにおいて熱が発生する結果、これ
らが全体的に高温に加熱される。この際、ゲート電極10
で発生した熱はSiO2膜８を介して下層のａ−Si:H膜７に
伝導されると共に、Mo膜3a、3bで発生した熱も同様にこ
のａ−Si:H膜７に伝導され、この熱によりａ−Si:H膜７
が加熱溶融される。この場合、ａ−Si:H膜７のうちのソ
ース電極５及びドレイン電極６に隣接する部分、すなわ
ちソース領域及びドレイン領域に対応する部分にはゲー
ト電極10からの熱とソース電極５及びドレイン電極６か
らの熱とが供給されるため、ａ−Si:H膜７の温度プロフ
ァイルは、第２図に示すように、ゲート電極10の下方の
チャネル領域の中心で最も温度が低く、両端で最も温度
が高い温度プロファイルとなる。その結果、溶融したａ
−Si:H膜７の固化の際には、最も温度が低いチャネル領
域の上記中心部分から結晶化が始まり、次いでこの結晶
化が膜の両端に向かって進行するので、固化終了後には
SiO2膜８との界面に沿って単結晶領域12（クロスハッチ
ングを施した領域）が形成される。このようにして、チ
ャネル領域が単結晶Siにより構成されたSiTFTが完成さ
れる。
この第１実施例によれば、ガラス基板１上にソース電極
５及びドレイン電極６を形成し、次いでａ−Si:H膜７、
ゲート絶縁膜８及びMoから成るゲート電極10を順次形成
した後、ソース電極５及びドレイン電極６を構成するMo
膜3a、3bの一部をエッチングにより露出させた状態でレ
ーザー光11を照射し、これによって加熱されたゲート電
極10及びMo膜3a、3bから供給される熱によりａ−Si:H膜
７を溶融単結晶化させて単結晶領域12を形成しているの
で次のような種々の利点が得られる。すなわち、第１
に、チャネル領域を単結晶領域12により構成することが
できるので、電子または正孔の移動度がバルクSiにおけ
るそれに匹敵する、特性が優れたSiTFTを製造すること
ができる。なお単結晶領域12の幅は50μｍ程度までは実
現可能であるのに対して、一般に用いられるTFTのチャ
ネル長は0.5〜10μｍであるので、実用上全てのTFTに対
してチャネル領域を単結晶で構成することができる。第
２に、ゲート電極10をソース電極５及びドレイン電極６
に対してセルフアラインで形成することができるので、
ゲート・ソース間及びゲート・ドレイン間の寄生容量が
小さく、従って高速動作の可能なTFTを製造することが
可能である。第３に、ゲート電極10形成用のフォトマス
ク等が不要であるためTFTの製造に用いるフォトマスク
の枚数を従来に比べて低減することができる。第４に、
レーザー光11の照射によりゲート電極10及びMo膜3a、3b
で発生する熱を利用して常温でａ−Si:H膜７の溶融単結
晶化を行っているので、製造工程を低温プロセス化する
ことができ、従って低融点のガラス基板１を用いること
ができる。なおチャネル領域には直接レーザー光11が当
たらないので、光照射により誘起される欠陥が生じない
という利点もある。
５及びドレイン電極６を形成し、次いでａ−Si:H膜７、
ゲート絶縁膜８及びMoから成るゲート電極10を順次形成
した後、ソース電極５及びドレイン電極６を構成するMo
膜3a、3bの一部をエッチングにより露出させた状態でレ
ーザー光11を照射し、これによって加熱されたゲート電
極10及びMo膜3a、3bから供給される熱によりａ−Si:H膜
７を溶融単結晶化させて単結晶領域12を形成しているの
で次のような種々の利点が得られる。すなわち、第１
に、チャネル領域を単結晶領域12により構成することが
できるので、電子または正孔の移動度がバルクSiにおけ
るそれに匹敵する、特性が優れたSiTFTを製造すること
ができる。なお単結晶領域12の幅は50μｍ程度までは実
現可能であるのに対して、一般に用いられるTFTのチャ
ネル長は0.5〜10μｍであるので、実用上全てのTFTに対
してチャネル領域を単結晶で構成することができる。第
２に、ゲート電極10をソース電極５及びドレイン電極６
に対してセルフアラインで形成することができるので、
ゲート・ソース間及びゲート・ドレイン間の寄生容量が
小さく、従って高速動作の可能なTFTを製造することが
可能である。第３に、ゲート電極10形成用のフォトマス
ク等が不要であるためTFTの製造に用いるフォトマスク
の枚数を従来に比べて低減することができる。第４に、
レーザー光11の照射によりゲート電極10及びMo膜3a、3b
で発生する熱を利用して常温でａ−Si:H膜７の溶融単結
晶化を行っているので、製造工程を低温プロセス化する
ことができ、従って低融点のガラス基板１を用いること
ができる。なおチャネル領域には直接レーザー光11が当
たらないので、光照射により誘起される欠陥が生じない
という利点もある。
次に本発明の第２実施例につき説明する。
第3A図に示すように、第１実施例と同様にしてガラス基
板１上にSiO2膜２及びMo膜３を形成した後、このMo膜３
上にn+型Ge膜13を形成する。
板１上にSiO2膜２及びMo膜３を形成した後、このMo膜３
上にn+型Ge膜13を形成する。
次に上記n+型Ge膜13及びMo膜３の所定部分を順次エッチ
ング除去して、第3B図に示すように、所定形状のn+型Ge
膜13a、13b及びMo膜3a、3bを形成する。なおこれらのn+
型Ge膜13a及びMo膜3aによりソース電極５が構成され、n
+型Ge膜13b及びMo膜3bによりドレイン電極６が構成され
る。
ング除去して、第3B図に示すように、所定形状のn+型Ge
膜13a、13b及びMo膜3a、3bを形成する。なおこれらのn+
型Ge膜13a及びMo膜3aによりソース電極５が構成され、n
+型Ge膜13b及びMo膜3bによりドレイン電極６が構成され
る。
次に第3C図に示すように、全面にａ−Ge膜14、ゲート絶
縁膜を構成するSiO2膜８及びTi膜15を順次形成する。
縁膜を構成するSiO2膜８及びTi膜15を順次形成する。
次に第3D図に示すように、上記Ti膜15、SiO2膜８、ａ−
Ge膜14及びn+型Ge膜13a、13bの所定部分をエッチング除
去して、これらの膜を島状化し、同時に所定形状のTi膜
から成るゲート電極10を形成すると共に、Mo膜3a、3bの
一端部を露出させた後、第１実施例と同様にしてXeClエ
キシマーレーザーによるレーザー光11を全面に照射す
る。このレーザー光11の照射により、Tiから成る上記ゲ
ート電極10及びMo膜3a、3bが高温に加熱され、これらの
ゲート電極10及びMo膜3a、3bで発生した熱が第１実施例
におけると同様にしてａ−Ge膜14に伝導される結果、こ
のａ−Ge膜14が加熱溶融される。この結果、ａ−Ge膜14
の温度プロファイルは、第４図に示すように、第２図と
同様にチャネル領域の中心部で最低温度となり、中心か
ら離れるに従って温度が高くなるという傾向を示す。従
って、結晶化はａ−Ge膜14の中心部から始まり、両端に
向かって進行するので、固化後にはSiO2膜８との界面に
沿って単結晶領域12が形成され、これによってGeTFTが
完成される。
Ge膜14及びn+型Ge膜13a、13bの所定部分をエッチング除
去して、これらの膜を島状化し、同時に所定形状のTi膜
から成るゲート電極10を形成すると共に、Mo膜3a、3bの
一端部を露出させた後、第１実施例と同様にしてXeClエ
キシマーレーザーによるレーザー光11を全面に照射す
る。このレーザー光11の照射により、Tiから成る上記ゲ
ート電極10及びMo膜3a、3bが高温に加熱され、これらの
ゲート電極10及びMo膜3a、3bで発生した熱が第１実施例
におけると同様にしてａ−Ge膜14に伝導される結果、こ
のａ−Ge膜14が加熱溶融される。この結果、ａ−Ge膜14
の温度プロファイルは、第４図に示すように、第２図と
同様にチャネル領域の中心部で最低温度となり、中心か
ら離れるに従って温度が高くなるという傾向を示す。従
って、結晶化はａ−Ge膜14の中心部から始まり、両端に
向かって進行するので、固化後にはSiO2膜８との界面に
沿って単結晶領域12が形成され、これによってGeTFTが
完成される。
この第２実施例によれば、第１実施例と同様に、チャネ
ル領域を単結晶Geにより構成することができるので移動
度の高い優れた特性のGeTFTを製造することができ、低
温プロセスであるので低融点のガラス基板１を用いるこ
とができる等の利点を有する。
ル領域を単結晶Geにより構成することができるので移動
度の高い優れた特性のGeTFTを製造することができ、低
温プロセスであるので低融点のガラス基板１を用いるこ
とができる等の利点を有する。
以上本発明の実施例につき説明したが、本発明は上述の
２つの実施例に限定されるものではなく、本発明の技術
的思想に基づく各種の変形が可能である。例えば、上述
の２つの実施例においては、加熱のためのエネルギービ
ームとしてXeClエキシマーレーザーによるレーザー光11
を用いているが、必要に応じてXeFエキシマーレーザー
（波長351nm）、KrFエキシマーレーザー（波長248n
m）、ArFエキシマーレーザー、Arレーザー（波長488n
m）等によるレーザー光、さらには電子ビーム、イオン
ビーム等の各種エネルギービームを用いることが可能で
ある。また上述の２つの実施例においては、ソース電極
５及びドレイン電極６をMoで構成し、ゲート電極10をMo
またはTiで構成したが、第５図に示すように、例えばこ
れらのゲート電極10、ソース電極５及びドレイン電極６
をＷ、Ti、Pt、Cr等のレーザー光11の反射率の小さい金
属により構成するか、またはゲート電極10をソース電極
５及びドレイン電極６を構成する金属よりも反射率の小
さい金属により構成することによって、上述の２つの実
施例と同様の目的を達成することが可能である。なお例
えば第２実施例においてゲート電極10を反射率の極めて
大きいAlにより構成した場合には、ａ−Ge膜14のチャネ
ル領域への熱供給はソース電極５及びドレイン電極６か
ら殆ど行われるので、特にチャネル長の短いTFTのチャ
ネル領域の結晶化に効果的である。なお参考のため次表
にゲート電極10、ソース電極５及びドレイン電極６の材
料として用いることのできる金属の例をその融点と共に
示す。
２つの実施例に限定されるものではなく、本発明の技術
的思想に基づく各種の変形が可能である。例えば、上述
の２つの実施例においては、加熱のためのエネルギービ
ームとしてXeClエキシマーレーザーによるレーザー光11
を用いているが、必要に応じてXeFエキシマーレーザー
（波長351nm）、KrFエキシマーレーザー（波長248n
m）、ArFエキシマーレーザー、Arレーザー（波長488n
m）等によるレーザー光、さらには電子ビーム、イオン
ビーム等の各種エネルギービームを用いることが可能で
ある。また上述の２つの実施例においては、ソース電極
５及びドレイン電極６をMoで構成し、ゲート電極10をMo
またはTiで構成したが、第５図に示すように、例えばこ
れらのゲート電極10、ソース電極５及びドレイン電極６
をＷ、Ti、Pt、Cr等のレーザー光11の反射率の小さい金
属により構成するか、またはゲート電極10をソース電極
５及びドレイン電極６を構成する金属よりも反射率の小
さい金属により構成することによって、上述の２つの実
施例と同様の目的を達成することが可能である。なお例
えば第２実施例においてゲート電極10を反射率の極めて
大きいAlにより構成した場合には、ａ−Ge膜14のチャネ
ル領域への熱供給はソース電極５及びドレイン電極６か
ら殆ど行われるので、特にチャネル長の短いTFTのチャ
ネル領域の結晶化に効果的である。なお参考のため次表
にゲート電極10、ソース電極５及びドレイン電極６の材
料として用いることのできる金属の例をその融点と共に
示す。
また上述の２つの実施例においては、ａ−Si:H膜７また
はａ−Ge膜14を形成してこれをレーザー光11の照射を利
用して結晶化させることにより単結晶領域12を形成して
いるが、これらの膜の代わりに多結晶Si膜または多結晶
Ge膜を形成し、これを再結晶化させることによっても単
結晶領域12を形成することが可能である。さらにまた、
必要に応じて上述の２つの実施例で用いたSi、Ge以外の
各種半導体のアモルファス膜または多結晶膜を用いるこ
とも可能である。なお参考のため本発明における半導体
層として用いることのできる半導体の例をその融点及び
バンドギャップと共に次表に示す。
はａ−Ge膜14を形成してこれをレーザー光11の照射を利
用して結晶化させることにより単結晶領域12を形成して
いるが、これらの膜の代わりに多結晶Si膜または多結晶
Ge膜を形成し、これを再結晶化させることによっても単
結晶領域12を形成することが可能である。さらにまた、
必要に応じて上述の２つの実施例で用いたSi、Ge以外の
各種半導体のアモルファス膜または多結晶膜を用いるこ
とも可能である。なお参考のため本発明における半導体
層として用いることのできる半導体の例をその融点及び
バンドギャップと共に次表に示す。
また上述の２つの実施例においては、基板としてガラス
基板１を用いたが、必要に応じて石英ガラス基板、プラ
スチック基板等の各種絶縁性基板を用いることが可能で
ある。なお参考のため第６図に石英ガラス及びプラスチ
ック材料の一例としてポリメタクリル酸メチル（PMMA）
の光透過率（Ｔ）の光の波長（λ）依存性を示す。
基板１を用いたが、必要に応じて石英ガラス基板、プラ
スチック基板等の各種絶縁性基板を用いることが可能で
ある。なお参考のため第６図に石英ガラス及びプラスチ
ック材料の一例としてポリメタクリル酸メチル（PMMA）
の光透過率（Ｔ）の光の波長（λ）依存性を示す。
さらに上述の２つの実施例におけるSiO2膜２及びSiO2膜
８の代わりにSi3N4膜を用いることが可能であり、さら
にはSiO2膜２は必要に応じて省略可能である。
８の代わりにSi3N4膜を用いることが可能であり、さら
にはSiO2膜２は必要に応じて省略可能である。
なお例えば第1E図に示す状態でレーザー光11の照射前に
SiO2膜８を介してｎ型またはｐ型の不純物をａ−Si:H膜
７中にイオン注入したり、SiO2膜８をゲート電極10と同
一形状にエッチングしてａ−Si:H膜７の両端部を露出さ
せた後、PH3またはB2H6ガスを含む雰囲気中でレーザー
光11を照射してＰまたはＢをａ−Si:H膜７中に拡散（Ga
s Immersion Laser Doping,GILD）させたりすることに
よってソース領域及びドレイン領域を形成するようにす
れば、n+型ａ−Si:H膜４を省略可能である。
SiO2膜８を介してｎ型またはｐ型の不純物をａ−Si:H膜
７中にイオン注入したり、SiO2膜８をゲート電極10と同
一形状にエッチングしてａ−Si:H膜７の両端部を露出さ
せた後、PH3またはB2H6ガスを含む雰囲気中でレーザー
光11を照射してＰまたはＢをａ−Si:H膜７中に拡散（Ga
s Immersion Laser Doping,GILD）させたりすることに
よってソース領域及びドレイン領域を形成するようにす
れば、n+型ａ−Si:H膜４を省略可能である。
本発明によれば、エネルギービーム照射により高温に加
熱されたゲート電極、ソース電極及びドレイン電極から
半導体層に供給される熱によりこの半導体層を単結晶化
させることができ、従ってチャネル領域が単結晶の半導
体で構成された、特性の優れた半導体装置を製造するこ
とができる。また製造工程を低温プロセス化することが
できるので、低融点の基板を用いることができる。
熱されたゲート電極、ソース電極及びドレイン電極から
半導体層に供給される熱によりこの半導体層を単結晶化
させることができ、従ってチャネル領域が単結晶の半導
体で構成された、特性の優れた半導体装置を製造するこ
とができる。また製造工程を低温プロセス化することが
できるので、低融点の基板を用いることができる。
第1A図〜第1E図は本発明の第１実施例によるSiTFTの製
造方法を工程順に示す断面図、第２図はレーザー光照射
により加熱されたａ−Si:H膜の温度プロファイルを示す
グラフ、第3A図〜第3D図は本発明の第２実施例によるGe
TFTの製造方法を工程順に示す断面図、第４図はレーザ
ー光照射により加熱されたａ−Ge膜の温度プロファイル
を示すグラフ、第５図は種々の金属の光反射率（Ｒ）の
光の波長（λ）依存性を示すグラフ、第６図は基板材料
の光透過率（Ｔ）の光の波長（λ）依存性を示すグラフ
である。 なお図面に用いた符号において、 １……ガラス基板 ２、８……SiO2膜 ３……Mo膜 ５……ソース電極 ６……ドレイン電極 ７……ａ−Si:H膜 10……ゲート電極 11……レーザー光 12……単結晶領域 14……ａ−Ge膜 15……Ti膜 である。
造方法を工程順に示す断面図、第２図はレーザー光照射
により加熱されたａ−Si:H膜の温度プロファイルを示す
グラフ、第3A図〜第3D図は本発明の第２実施例によるGe
TFTの製造方法を工程順に示す断面図、第４図はレーザ
ー光照射により加熱されたａ−Ge膜の温度プロファイル
を示すグラフ、第５図は種々の金属の光反射率（Ｒ）の
光の波長（λ）依存性を示すグラフ、第６図は基板材料
の光透過率（Ｔ）の光の波長（λ）依存性を示すグラフ
である。 なお図面に用いた符号において、 １……ガラス基板 ２、８……SiO2膜 ３……Mo膜 ５……ソース電極 ６……ドレイン電極 ７……ａ−Si:H膜 10……ゲート電極 11……レーザー光 12……単結晶領域 14……ａ−Ge膜 15……Ti膜 である。
Claims (1)
- 【請求項１】絶縁性基板上にソース電極及びドレイン電
極を形成する工程と、 上記ソース電極及び上記ドレイン電極のそれぞれが部分
的に露出した状態で上記ソース電極及び上記ドレイン電
極にまたがる半導体層を上記絶縁性基板上に形成する工
程と、 上記半導体層上にゲート絶縁膜を介してゲート電極を形
成する工程と、 上記ゲート電極の上方から上記ゲート電極、上記ソース
電極および上記ドレイン電極にエネルギービームを照射
することにより上記半導体層を結晶化させる工程とをそ
れぞれ具備することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17892185A JPH073824B2 (ja) | 1985-08-14 | 1985-08-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17892185A JPH073824B2 (ja) | 1985-08-14 | 1985-08-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6239068A JPS6239068A (ja) | 1987-02-20 |
| JPH073824B2 true JPH073824B2 (ja) | 1995-01-18 |
Family
ID=16056974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17892185A Expired - Lifetime JPH073824B2 (ja) | 1985-08-14 | 1985-08-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073824B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2750890B2 (ja) * | 1988-06-28 | 1998-05-13 | 株式会社リコー | 半導体基板の製造方法 |
| JP2689596B2 (ja) * | 1989-04-25 | 1997-12-10 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| DE69125886T2 (de) | 1990-05-29 | 1997-11-20 | Semiconductor Energy Lab | Dünnfilmtransistoren |
| TW299897U (en) | 1993-11-05 | 1997-03-01 | Semiconductor Energy Lab | A semiconductor integrated circuit |
| JP2007311442A (ja) * | 2006-05-17 | 2007-11-29 | Hitachi Ltd | 有機薄膜トランジスタおよびその製造装置と製造方法 |
-
1985
- 1985-08-14 JP JP17892185A patent/JPH073824B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6239068A (ja) | 1987-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6921686B2 (en) | Method for producing insulated gate thin film semiconductor device | |
| US6815269B2 (en) | Thin-film transistor and method for manufacturing the same | |
| KR950004453A (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPS60245124A (ja) | 半導体装置の製法 | |
| JP2005333117A (ja) | レーザ照射装置及び半導体装置の作製方法 | |
| US5183780A (en) | Method of fabricating semiconductor device | |
| JPS60245172A (ja) | 絶縁ゲイト型半導体装置 | |
| JPH1050607A (ja) | 半導体装置の製造方法 | |
| KR100615502B1 (ko) | 반도체 장치 제조 방법 | |
| JPH073824B2 (ja) | 半導体装置の製造方法 | |
| JPS60202931A (ja) | 半導体装置の製造方法 | |
| JPH07120802B2 (ja) | 半導体装置の製造方法 | |
| JP3221251B2 (ja) | 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法 | |
| JP2534980B2 (ja) | 結晶性半導体薄膜の製造方法 | |
| JPH0917729A (ja) | 半導体装置の製造方法 | |
| JP2709591B2 (ja) | 再結晶半導体薄膜の製造方法 | |
| JP3148295B2 (ja) | 薄膜多結晶シリコンの製造方法 | |
| JPH0773094B2 (ja) | 結晶性半導体薄膜の製造方法 | |
| JP2709376B2 (ja) | 非単結晶半導体の作製方法 | |
| JP2771812B2 (ja) | 半導体装置の製造方法 | |
| JP2838155B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0945926A (ja) | 多結晶半導体薄膜の形成方法、並びに薄膜トランジスタ及びその製造方法 | |
| JP2831006B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2830718B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03284831A (ja) | 半導体薄膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |