JPH07225079A - 加熱方法及び半導体装置の製造方法 - Google Patents

加熱方法及び半導体装置の製造方法

Info

Publication number
JPH07225079A
JPH07225079A JP6036290A JP3629094A JPH07225079A JP H07225079 A JPH07225079 A JP H07225079A JP 6036290 A JP6036290 A JP 6036290A JP 3629094 A JP3629094 A JP 3629094A JP H07225079 A JPH07225079 A JP H07225079A
Authority
JP
Japan
Prior art keywords
heated
gas
heating
substrate
heating method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6036290A
Other languages
English (en)
Inventor
Toshiyuki Samejima
俊之 鮫島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP6036290A priority Critical patent/JPH07225079A/ja
Priority to US08/380,812 priority patent/US5561088A/en
Publication of JPH07225079A publication Critical patent/JPH07225079A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27D—DETAILS OR ACCESSORIES OF FURNACES, KILNS, OVENS, OR RETORTS, IN SO FAR AS THEY ARE OF KINDS OCCURRING IN MORE THAN ONE KIND OF FURNACE
    • F27D99/00—Subject matter not provided for in other groups of this subclass
    • F27D99/0001—Heating elements or systems
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/003—Anneal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/006—Apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Drying Of Solid Materials (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【目的】極めて短時間で均一に被加熱物を加熱し得る加
熱方法を提供する。 【構成】加熱方法は、被加熱物２０が配置された加熱室
１０内に気体３０を充填した後、この気体を圧縮するこ
とによって生成した熱により被加熱物２０を加熱するこ
とを特徴とする。この本発明の第１の加熱方法において
は、気体を圧縮する前に、被加熱物を例えばヒーター１
４で予熱することが望ましい。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、気体の圧縮熱を利用し
た加熱方法及び半導体装置の製造方法に関する。本発明
の加熱方法は、均一且つ短時間で被加熱物を加熱する必
要がある分野に好適に適用し得る。
【０００２】
【従来の技術】半導体装置の製造プロセスにおいては、
不純物注入層の活性化及び結晶化、半導体基板表面の熱
酸化膜の形成等のために、熱処理工程が不可欠である。
このような熱処理工程では、通常、電気炉を用い、１０
００゜Ｃ程度の高温長時間（３０分〜１時間）の熱処理
（以下、ファーネスアニール法とも呼ぶ）が広く行われ
ている。また、短時間の熱処理法として赤外線照射によ
る短時間加熱法（以下、ラピッドサーマルアニール法と
も呼ぶ）が開発されている。更に、一層短時間の熱処理
法として、可視光若しくは紫外線のパルスレーザビーム
を用いた加熱法（以下、パルスレーザビーム法とも呼
ぶ）が研究されている。この場合、パルス幅１００ｎ秒
以下のパルス光を用いることにより、１μ秒以下の短時
間での加熱が可能である。
【０００３】
【発明が解決しようとする課題】近年の半導体素子の微
細化・高密度化に伴い、半導体基板における不純物注入
層を極めて浅く（例えば、０．５μｍ以下）形成する技
術が求められている。然るに、従来のファーネスアニー
ル法では、不純物の拡散状態を制御することが困難であ
る。このため、ラピッドサーマルアニール法が開発され
たが、この方法を用いても熱処理には約１０秒程度を要
するために、半導体基板中の不純物の異常拡散を完全に
抑えるまでには至っていない。
【０００４】パルスレーザビーム法では、１μ秒以下の
短時間で熱処理が可能であり、熱処理中の不純物原子の
拡散を極めて小さく（例えば、０．１μｍ以下）抑える
ことが可能である。しかしながら、パルスレーザビーム
間のエネルギーの不均一性やレーザエネルギーの時間変
化によって、熱処理が不均一になるという問題がある。
【０００５】従って、本発明の第１の目的は、極めて短
時間で均一に被加熱物を加熱し得る加熱方法を提供する
ことにある。また、本発明の第２の目的は、かかる加熱
方法を適用した半導体装置の製造方法を提供することに
ある。
【０００６】
【課題を解決するための手段】上記の第１の目的は、被
加熱物が配置された加熱室内に気体を充填した後、この
気体を圧縮することによって生成した熱により被加熱物
を加熱することを特徴とする本発明の第１の加熱方法に
よって達成することができる。
【０００７】この本発明の第１の加熱方法においては、
気体を圧縮する前に、被加熱物を予熱することが望まし
い。
【０００８】上記の第１の目的は、被加熱物保持部に被
加熱物を配置し、被加熱物保持部とは連通していない加
熱室に気体を充填した後、この気体を圧縮することによ
って生成した熱により被加熱物を加熱することを特徴と
する本発明の第２の加熱方法によって達成することがで
きる。
【０００９】この本発明の第２の加熱方法においても、
気体を圧縮する前に、被加熱物を予熱することが望まし
い。
【００１０】上記の第２の目的は、基板を被加熱物とし
て、本発明の第１の加熱方法により、基板に形成された
不純物含有領域の活性化、あるいは基板に形成された非
晶質領域又は多結晶領域の結晶化を行うことを特徴とす
る本発明の第１の半導体装置の製造方法によって達成す
ることができる。
【００１１】あるいは、上記の第２の目的は、酸素、若
しくは酸素及び水分を含む気体を用い、基体を被加熱物
とし、本発明の第１の加熱方法により基体に酸化膜を形
成することを特徴とする本発明の第２の半導体装置の製
造方法によって達成することができる。
【００１２】更には、上記の第２の目的は、水素又はハ
ロゲンを含む気体を用い、基体を被加熱物として本発明
の第１の加熱方法を行い、基体中の欠陥を低減させるこ
とを特徴とする本発明の第３の半導体装置の製造方法に
よって達成することができる。
【００１３】更には又、上記の第２の目的は、アモルフ
ァスシリコン薄膜トランジスタから成る半導体装置を作
製した後、かかるアモルファスシリコン薄膜トランジス
タを被加熱物として本発明の第１の加熱方法を行うこと
を特徴とする本発明の第４の半導体装置の製造方法によ
って達成することができる。
【００１４】また、上記の第１の目的は、固体、粉体若
しくは液体から成る被加熱物を被加熱物として本発明の
第２の加熱方法を行い、かかる被加熱物の蒸発を制御す
ることを特徴とする本発明の第３の加熱方法によって達
成することができる。
【００１５】
【作用】本発明の加熱方法においては、加熱室内に充填
された気体を急速に圧縮することによって、気体が加熱
され、これによって生成した熱で被加熱物を均一に高温
にしかも短時間で加熱することができる。
【００１６】本発明の加熱方法を半導体装置の製造方法
に適用することにより、基板に形成された不純物含有領
域の活性化における不純物の異常拡散を抑制することが
できる。また、基板に形成された非晶質領域又は多結晶
領域の結晶化を均一に且つ短時間で行うことができる。
更には、基体に薄い均一な酸化膜を容易に形成すること
ができるし、基体中の欠陥を短時間で確実に低減させる
ことができる。更には、完成したアモルファスシリコン
薄膜トランジスタの特性を変動・劣化させることなく、
アモルファスシリコン薄膜トランジスタの特性改善を達
成することができる。一方、本発明の第３の加熱方法に
より、被加熱物の蒸発を正確に制御することができる。
【００１７】
【実施例】以下、図面を参照して、好適な実施例に基づ
き本発明を説明する。
【００１８】［実施例１］ （第１の加熱方法）第１の加熱方法は、図１の（Ａ）に
示すように、被加熱物２０が配置された加熱室１０内に
気体３０を充填した後、この気体を圧縮することによっ
て生成した熱により被加熱物２０を加熱する。加熱装置
は、加熱室１０及びピストン１２から構成されており、
加熱室１０には気体３０が充填されている。ピストン１
２を図１の（Ａ）の左手方向に急速に移動させることに
よって、加熱室１０内に充填された気体３０は断熱的に
圧縮される。このとき、気体３０の温度と圧力上昇は熱
力学の式から Ｖr-1Ｔ＝Ｃ0 となる。ここでＶは気体の体積、Ｔは気体の絶対温度、
Ｃ0は定数であり、ｒは、 ｒ＝ＣP／ＣV である。ここで、ＣPは気体の定圧比熱であり、ＣVは気
体の定積比熱である。従って気体の体積Ｖが小さくなる
と、即ち気体が圧縮されると、気体の温度Ｔが上昇す
る。
【００１９】実際には、気体の圧縮には有限の時間（Δ
ｔ）を要する。従って、気体が圧縮されている間に生成
された熱は、加熱室１０の壁等及び被加熱物２０に熱伝
導し、そして散逸する。被加熱物２０の熱拡散係数をＤ
とすれば、Δｔの間に熱が被加熱物中を拡散する距離
（熱拡散長）は概ね２√（ＤΔｔ）となる。従って、図
１の（Ａ）に示す系では、加熱室１０内の気体３０と、
２√（ＤΔｔ）の深さまでの被加熱物２０と、加熱室１
０の壁等が、断熱圧縮加熱されると解釈できる。
【００２０】今、圧縮前の気体３０及び被加熱物２０の
温度をＴ0、気体の体積をＶ0とする。そして、時間ｔの
間に気体の圧縮が行われ、圧縮後の気体の温度及び体積
がＴ及びＶになったとする。ここで、気体の圧縮によっ
て生成した熱は速やかに被加熱物２０及び加熱室１０の
壁等に伝わり、加熱室１０内の気体の温度は一様に保た
れると仮定する。このときＴは以下の式で与えられる。
尚、気体は、Ｎ段階（このＮの値は十分大きい値とす
る）の圧縮過程を経て圧縮されるとする。また、気体の
体積はＶ0からＶまでＮ段階にて圧縮されるが、１／Ｎ
段階の圧縮過程における気体の圧縮率をβ（＝Ｖi／Ｖ
i+1）とした。尚、添え字ｉはｉ段階目の気体圧縮過程
を意味する。また、１／Ｎ段階の圧縮過程においては、
同じ時間で気体が圧縮されるとした。
【００２１】
【数１】 但し、 Ｔi ＝ βr-1Ｔi-1 である。
【００２２】ここで、 ｎ：被加熱物及び加熱室の壁等を加熱する気体のモル数 ρ：気体の密度 ρsub ：被加熱物の密度 Ｃsub ：被加熱物の比熱 である。
【００２３】被加熱物２０としてガラス基板を用いた場
合を考える。この場合、Ｃsubは０．８Ｊ／ｇＫ、Ｄは
０．００６ｃｍ2／ｓある。今、圧縮前の気体の圧力を
１気圧とし、加熱に関与する気体の量を被加熱物２０の
単位面積（１ｃｍ2）当たり１００ｃｍ3として、加熱装
置にて被加熱物２０を断熱的圧縮によって加熱したとす
る。この場合、気体は、被加熱物の単位面積当り４．４
６４×１０-3モル存在する。
【００２４】主な気体の定圧比熱とｒの関係は以下のよ
うに与えられる。 気体 定圧比熱 ｒ アルゴン ０．５２３ １．６７ 空気 ０．１ １．４０ 酸素 ０．９２ １．３９ 窒素 １．０４ １．４０ 水素 １４．２ １．４０
【００２５】窒素を気体として用い、被加熱物２０の温
度及び圧縮前の気体の温度（Ｔ0。以下、初期温度とも
呼ぶ）を常温（３０゜Ｃ）及び６００゜Ｃとした場合
に、１０ｍ秒間で加熱室１０内の気体３０を圧縮したと
きの圧縮後の被加熱物２０の温度上昇と体積圧縮比（Ｖ
0／Ｖ）を、式（１）に基づき計算した。その結果を図
２の（Ａ）に示す。体積圧縮比が大きくなるに従い、被
加熱物の温度上昇が大きくなることが判る。また、初期
温度（Ｔ0）が高いほど、加熱後の被加熱物２０の到達
する最高温度が高くなる。初期温度（Ｔ0）が６００゜
Ｃの場合、体積圧縮比が５以上のとき被加熱物の温度は
１０００゜Ｃ以上に上昇した。
【００２６】窒素を気体として用い、初期温度が６００
゜Ｃ、体積圧縮比が５の場合の、被加熱物の温度上昇と
気体の圧縮時間（気体の圧縮開始から圧縮完了までの時
間））との関係を計算した。その結果を図２の（Ｂ）に
示す。気体の圧縮時間が短いほど、熱拡散長が小さくな
るため、被加熱物２０の温度上昇が大きくなる。
【００２７】図２に示すように、本発明の加熱方法によ
り、初期温度、気体圧縮比、気体圧縮時間を制御するこ
とによって、被加熱物の温度上昇を正確に制御すること
ができる。しかも、被加熱物の温度上昇を極めて短時間
で達成することができる。
【００２８】本発明の加熱方法においては、気体を圧縮
する前に、被加熱物を予熱することが有効である。多く
の熱反応、例えば結晶化、不純物の活性化、酸化、ガス
の分解等の熱反応による反応確率は、図３の（Ａ）に示
すように温度に大きく依存する。従って、図１の（Ｂ）
に示すように、加熱室１０の外側に配設されたヒータ１
４を用いて、被加熱物２０に熱反応が生じない（あるい
は生じても無視できる程度）ような条件で、被加熱物２
０を予熱した後、本発明の加熱方法を実行すれば、図２
に示すように、気体を圧縮するために大きな動力を用い
ることなく、言い換えれば、大きな体積圧縮比とするこ
となく、短時間でしかも効率のよい加熱を実現すること
ができる。
【００２９】被加熱物２０はピーク温度に達した後熱拡
散により徐々に冷却するが、気体を最大に圧縮した後、
加熱室１０の容積を増加させれば、即ち、図１において
ピストン１２を右手方向に移動させれば、気体の体積は
急激に膨張し、気体は断熱冷却を起こす。これによっ
て、図３の（Ｂ）に示すように、被加熱物を速やかに且
つ容易に冷却することができる。従って、本発明の加熱
方法により被加熱物の短時間且つ均一な加熱及び急速な
冷却を実現することができる。
【００３０】尚、加熱室１０内の気体を圧縮するための
ピストン１２を動作させるために、例えば図４の（Ａ）
に示すように、内燃機関を応用することができる。即
ち、加熱室１０に隣接した燃焼室１６を加熱装置に設
け、燃焼室１６と加熱室１０とをピストン１２で仕切
る。そして、燃焼室１６内でガソリン等の燃料を燃焼
（爆発）させ、得られたガスの膨張によってピストン１
２を図４の（Ａ）の左手方向に速やかに移動させる。こ
れによって、加熱室１０内の気体を急激に圧縮すること
ができる。この場合、燃焼室１６内の温度は２０００゜
Ｃ以上に上昇し、初期圧力を１気圧としたとき、燃焼室
１６内の圧力は６気圧以上に上昇する。尚、燃料とし
て、その他、水素と酸素、あるいはアセチレンと酸素等
のガスを用いることもできる。
【００３１】あるいは又、加熱室１０内の気体を圧縮す
るためのピストン１２を動作させるために、例えば図４
の（Ｂ）に示すように、ガス導入室１８を加熱装置に設
けることもできる。このガス導入室１８内に、例えば１
００乃至２００ｋｇ／ｃｍ2程度の高圧ガスをパルス状
に導入する。これによって、ピストン１２を図４の
（Ｂ）の左手方向に速やかに移動させることができ、そ
の結果、加熱室１０内の気体を急激に圧縮することがで
きる。
【００３２】［実施例２］ （第２の加熱方法）第２の加熱方法は、図５の（Ａ）に
示すように、被加熱物保持部４０に被加熱物２０を配置
し、被加熱物保持部４０とは連通していない加熱室４２
に気体３０を充填した後、この気体３０を圧縮すること
によって生成した熱により被加熱物２０を加熱する。加
熱装置は、被加熱物保持部４０、加熱室４２及びピスト
ン１２から構成されており、加熱室４２には気体３０が
充填されている。ピストン１２を図５の（Ａ）の左手方
向に急速に移動させることによって、加熱室４２内に充
填された気体３０は断熱的に圧縮される。これによって
生成した熱により、被加熱物保持部４０内に配置された
被加熱物２０を加熱する。図５の（Ｂ）に示すように、
加熱室４２の外側にヒーター１４を配設し、気体３０を
圧縮する前に、被加熱物２０を予熱することが望まし
い。ピストン１２の移動機構は、例えば、図４の（Ａ）
若しくは（Ｂ）に示したと同様の機構とすることができ
る。
【００３３】以下、本発明の加熱方法を用いた、本発明
の電界効果型トランジスタの製造方法、バイポーラ型ト
ランジスタの製造方法及び薄膜トランジスタの製造方法
に関する半導体装置の製造方法を説明する。
【００３４】［実施例３］ （第１及び第２の半導体装置の製造方法：電界効果型ト
ランジスタの製造方法）実施例３は、半導体基板表面の
酸化膜の形成、並びに半導体基板に形成された不純物含
有領域（不純物注入層）の活性化に対して本発明の第１
の加熱方法を適用した、電界効果型トランジスタ（ＦＥ
Ｔ）の製造方法に関する。酸化膜の形成においては、気
体として酸素若しくは水蒸気を含む気体を用い、本発明
の第１の加熱方法を実行する。また、不純物含有領域の
活性化においては、気体として不活性ガス（例えばＡ
ｒ）を用い、本発明の第１の加熱方法を実行する。以
下、図６を参照して、実施例３のＦＥＴの製造方法を説
明する。
【００３５】先ず、従来の方法（例えばＬＯＣＯＳ法）
で素子分離領域５１が形成されたシリコン半導体基板５
０（基体に相当し、且つ被加熱物２０に相当する）を、
図１の（Ｂ）に示した加熱室１０内の被加熱物ホルダー
（図示せず）に載置し、加熱室チャンバ１０に気体（例
えば、酸素と水蒸気を含む窒素ガス、酸素を含む窒素ガ
ス、水蒸気を含む窒素ガスなど）を充填する。そして、
次の加熱工程において被加熱物である半導体基板５０が
１０００゜Ｃ以上に加熱されるように、ヒーター１４に
よって半導体基板５０を加熱し、約６００゜Ｃに保持す
る。尚、この温度においては、半導体基板５０の表面に
は酸化膜は形成されない。
【００３６】次いで、本発明の第１の加熱方法を実行す
る。即ち、ピストン１２を急速に図１の（Ｂ）の左手方
向に移動させる。これによって、加熱室１０内に充填さ
れた気体３０が圧縮され、生成した熱によって被加熱物
である半導体基板５０が直接加熱される。半導体基板５
０の温度が１０００゜Ｃ以上になるように、加熱条件を
設定する。これによって、半導体基板５０の表面は、気
体中に存在するＨ2Ｏ並びに酸素によって酸化される。
その結果、半導体基板５０の表面には、非常に薄い均質
なゲート酸化膜５２が形成される（図６の（Ａ）参
照）。従来よりも低い加熱温度で且つ短時間にゲート酸
化膜５２を形成できるので、このゲート酸化膜５２は、
均質でしかも厚さが非常に薄い。尚、気体の圧縮による
被加熱物の加熱の回数は１回に限定されず、要求される
ゲート酸化膜５２の厚さに依存して適宜設定でき、図７
に示すように、複数回の気体圧縮による加熱により酸化
の最適化を図ることができる。
【００３７】その後、半導体基板５０を加熱装置から取
り出し、例えばポリシリコンにてゲート電極５３を形成
し、次いで、イオン注入法によって所定の不純物を半導
体基板５０中に注入し、不純物含有領域（不純物注入
層）５４を半導体基板５０に形成する（図６の（Ｂ）参
照）。一般に、高エネルギーを有する不純物イオンが注
入されると、不純物含有領域５４における半導体基板５
０は結晶性が損なわれ非晶質化しており、しかも、注入
された不純物は不活性状態にある。
【００３８】そこで、次に、本発明の第１の加熱方法に
よって、不純物含有領域５４の活性化を行う。そのため
に、不純物含有領域５４が形成された半導体基板５０
（基体に相当し、且つ被加熱物２０に相当する）を、図
１の（Ｂ）に示した加熱室１０内の被加熱物ホルダーに
再び載置し、加熱室１０を気体（例えばＡｒ等の不活性
ガス）で満たす。一般にイオン注入された不純物は６０
０゜Ｃ程度の温度では短時間には活性化されないが、１
０００゜Ｃ以上に温度を上げると速やかに活性化される
ことが知られている。そこで、次の加熱工程において被
加熱物である半導体基板５０が１０００゜Ｃ以上に加熱
されるように、ヒーター１４によって半導体基板５０を
加熱し、約６００゜Ｃに保持する。
【００３９】次いで、ピストン１２を急速に図１の
（Ｂ）の左手方向に移動させる。これによって、加熱室
１０内に充填された気体が圧縮され、生成した熱によっ
て被加熱物である半導体基板５０が直接加熱される。半
導体基板５０の温度が１０００゜Ｃ以上になるように、
加熱条件を設定する。これによって、半導体基板５０に
形成された不純物含有領域５４が活性化され、ソース・
ドレイン領域５５が形成される（図６の（Ｃ）参照）。
加熱時間はミリ秒オーダーである。加熱時間は、例えば
赤外線照射による短時間加熱法と比較して格段に短く、
加熱中の不純物の拡散を十分抑えることができ、浅いソ
ース・ドレイン領域５５を形成することができる。尚、
気体の圧縮による被加熱物の加熱の回数は１回に限定さ
れず、活性化の程度に依存して適宜調整でき、図７に示
すように、複数回の気体圧縮による加熱により活性化の
最適化を図ることができる。
【００４０】その後、加熱装置から半導体基板５０を取
り出し、半導体基板５０に形成されたソース・ドレイン
領域５５及びゲート電極５３上に絶縁層５６を形成し、
かかる絶縁層５６に開口部５７を形成した後、開口部５
７に金属配線材料５８を埋め込み（図６の（Ｄ）参
照）、電界効果型トランジスタを完成させる。
【００４１】［実施例４］ （第１の半導体装置の製造方法：バイポーラ型トランジ
スタの製造方法）実施例４は、本発明の第１の加熱方法
を不純物含有領域（不純物注入層）の活性化に対して適
用した、バイポーラ型トランジスタの製造方法に関す
る。気体として、例えばＡｒのような不活性ガスを用
い、本発明の第１の加熱方法を実行する。以下、図８を
参照して、実施例４の半導体装置（バイポーラ型トラン
ジスタ）の製造方法を説明する。
【００４２】先ず、半導体基板６０上に保護膜６１を形
成した後、半導体基板６０のコレクタ形成予定領域６２
Ａにイオン注入法によって所定の不純物を注入する。更
に、ベース形成予定領域６３Ａ、エミッタ形成予定領域
６４Ａにもイオン注入法によって所定の不純物を順次注
入する。こうして、図８の（Ａ）に示すように、不純物
含有領域６２Ａ，６３Ａ，６４Ａが形成される。
【００４３】次に、本発明の第１の加熱方法を適用し
て、不純物含有領域６２Ａ，６３Ａ，６４Ａの活性化を
行う。そのために、半導体基板６０（基体に相当し、且
つ被加熱物２０に相当する）を、図１の（Ｂ）に示した
加熱室１０内の被加熱物ホルダーに載置し、加熱室１０
を例えばＡｒから成る気体３０で満たす。一般にイオン
注入された不純物は６００゜Ｃ程度の温度では短時間に
は活性化されないが、１０００゜Ｃ以上に温度を上げる
と速やかに活性化されることが知られている。そこで、
次の加熱工程において被加熱物である半導体基板６０が
１０００゜Ｃ以上に加熱されるように、ヒーター１４に
よって半導体基板６０を加熱し、約６００゜Ｃに保持す
る。
【００４４】次いで、ピストン１２を急速に図１の
（Ｂ）の左手方向に移動させる。これによって、加熱室
１０内に充填された気体３０が圧縮され、生成した熱に
よって被加熱物である半導体基板６０が直接加熱され
る。半導体基板６０の温度が１０００゜Ｃ以上になるよ
うに、加熱条件を設定する。加熱時間はミリ秒オーダー
である。これによって、不純物含有領域６２Ａ，６３
Ａ，６４Ａが活性化され、コレクタ領域６２、ベース領
域６３、エミッタ領域６４が形成される（図８の（Ｂ）
参照）。加熱時間は、例えば赤外線照射による短時間加
熱法と比較して格段に短く、加熱中の不純物の拡散を十
分抑えることができ、浅いエミッタ領域６４及び狭いベ
ース領域６３の形成が可能となる。尚、気体の圧縮によ
る被加熱物の加熱の回数は１回に限定されず、活性化の
程度に依存して適宜調整でき、図７に示すように、複数
回の気体圧縮による加熱により活性化の最適化を図るこ
とができる。
【００４５】その後、半導体基板６０を加熱装置から取
り出し、保護膜６１上に絶縁層６５を形成した後、絶縁
層６５及び保護膜６１に開口部を形成し、従来の方法
で、コレクタ電極６２Ｂ、ベース電極６３Ｂ及びエミッ
タ電極６４Ｂを形成して（図８の（Ｃ）参照）、バイポ
ーラ型トランジスタを完成させる。
【００４６】［実施例５］ （第１の半導体装置の製造方法：薄膜トランジスタの製
造方法）実施例５は、本発明の第１の加熱方法をポリシ
リコンから成る多結晶層（多結晶領域）の結晶化、及び
不純物含有領域（不純物注入層）の活性化に対して適用
した、電界効果型の薄膜トランジスタ（ＴＦＴ）の製造
方法に関する。気体として、不活性ガス（例えばＡｒ）
を用い、本発明の第１の加熱方法を実行する。以下、図
９を参照して、実施例５のＴＦＴの製造方法を説明す
る。
【００４７】先ず、ガラス等の絶縁性の基板７０上にポ
リシリコン層７１を例えばＣＶＤ法にて形成する（図９
の（Ａ）参照）。
【００４８】次に、本発明の第１の加熱方法によって、
ポリシリコン層７１を結晶化する。そのために、ポリシ
リコン層７１が形成された基板７０（基体に相当し、且
つ被加熱物２０に相当する）を、図１の（Ｂ）に示した
加熱室１０内の被加熱物ホルダーに載置し、加熱室１０
を気体で満たす。一般に非晶質の結晶化は６００゜Ｃ程
度の温度では極めて長時間（２４時間以上）を要し、短
時間では結晶化しない。これに対して１０００゜Ｃ以上
に温度を上げると、速やかに結晶化することが知られて
いる。そこで、次の加熱工程において被加熱物である基
板７０が１０００゜Ｃ以上に加熱されるように、ヒータ
ー１４によって、基板７０を加熱し、約６００゜Ｃに保
持する。
【００４９】次いで、本発明の第１の加熱方法を適用し
て、生成した熱で基板７０を直接加熱する。即ち、ピス
トン１２を急速に図１の（Ｂ）の左手方向に移動させ
る。これによって、加熱室１０内に充填された気体３０
が圧縮され、生成した熱によって被加熱物である基板７
０が直接加熱される。基板７０の温度が１０００゜Ｃ以
上になるように、加熱条件を設定する。基板７０は十分
に加熱され、ポリシリコン層７１は結晶化されて、単結
晶シリコン層７２が形成される（図９の（Ｂ）参照）。
加熱時間はミリ秒オーダーである。基板７０が均一に加
熱されるので、均質な単結晶シリコン層７２を形成する
ことができる。
【００５０】その後、基板７０を加熱装置から取り出
し、ゲート酸化膜７３を従来の方法若しくは本発明の第
１の加熱方法で形成し、更にゲート電極７４を形成す
る。そしてイオン注入法によって所定の不純物を単結晶
シリコン層７２中に注入し、不純物含有領域（不純物注
入層）７５を形成する（図９の（Ｃ）参照）。そして、
再び、図１の（Ｂ）に示した加熱装置を用いて、ＦＥＴ
の製造方法における不純物含有領域の活性化と同様の加
熱方法により、不純物含有領域７５の活性化を行い、ソ
ース・ドレイン領域７６を形成する（図９の（Ｄ）参
照）。尚、気体の圧縮による被加熱物の加熱の回数は１
回に限定されず、活性化の程度に依存して適宜調整で
き、図７に示すように、複数回の気体圧縮による加熱に
より活性化の最適化を図ることができる。
【００５１】次いで、加熱装置から基板７０を取り出
し、基板７０に形成されたソース・ドレイン領域７６及
びゲート電極７４上に絶縁層７７を形成し、かかる絶縁
層に開口部７８を形成した後、開口部７８に金属配線材
料７９を埋め込み（図９の（Ｅ）参照）、電界効果型の
薄膜トランジスタを完成させる。
【００５２】［実施例６］ （第３の半導体装置の製造方法：電界効果トランジスタ
の製造方法）実施例６においては、水素を含む気体を用
い、基体を被加熱物として本発明の第１の加熱方法によ
り、基体中の欠陥を低減させる。尚、塩素、フッ素等の
ハロゲンを含む気体を用いることもできる。
【００５３】即ち、図１の（Ｂ）に示したと同様に、シ
リコン半導体基板（基体に相当し、且つ被加熱物２０に
相当する）を配置した加熱室１０に水素を含む気体３０
を充填し、しかる後に気体３０を圧縮することによっ
て、シリコン半導体基板を加熱する。これによって、水
素がシリコン中に拡散し、ダングリングボンドを消滅さ
せることができる。尚、被加熱物であるシリコン半導体
基板を長時間加熱すると、シリコン半導体基板には再び
欠陥が発生する。それ故、極めて短時間で加熱処理を行
うことができる本発明の第１の加熱方法は、シリコン半
導体基板中の欠陥を低減させるうえで極めて好ましい方
法である。尚、この場合にも、被加熱物であるシリコン
半導体基板を予熱してから気体の圧縮による被加熱物の
加熱を行うことができる。
【００５４】［実施例７］ （第４の半導体装置の製造方法：薄膜トランジスタの製
造方法）実施例７は、アモルファスシリコン薄膜トラン
ジスタから成る半導体装置を作製した後、かかるアモル
ファスシリコン薄膜トランジスタを被加熱物として本発
明の第１の加熱方法を行い、アモルファスシリコン薄膜
トランジスタの特性を改善する本発明の第４の半導体装
置の製造方法に関する。アモルファスシリコンＴＦＴは
優れたスイッチング特性を示すため、種々の分野で広く
用いられている。しかしながら、元来アモルファスシリ
コンはドーピング効率が小さく、低抵抗のシリコン薄膜
を形成することが困難であった。このため、金属電極と
シリコン薄膜とのオーミックコンタクトの形成が困難で
あり、アモルファスシリコンＴＦＴの特性にばらつきが
生じる一因となっていた。
【００５５】図１の（Ｂ）に示したと同様に、完成した
アモルファスシリコン薄膜トランジスタ（基体に相当
し、且つ被加熱物２０に相当する）を配置した加熱室１
０にＡｒ等の不活性ガスから成る気体３０を充填し、し
かる後に気体３０を圧縮することによって、アモルファ
スシリコン薄膜トランジスタを加熱する。これによっ
て、ドープ層の活性率を向上させることができ、良好な
るオーミックコンタクトの形成を実現することができ
る。尚、被加熱物であるアモルファスシリコン薄膜トラ
ンジスタを長時間加熱すると、アモルファスシリコン薄
膜トランジスタの特性が変動・劣化する。それ故、極め
て短時間で加熱処理を行うことができる本発明の加熱方
法は、極めて好ましい方法である。尚、この場合にも、
被加熱物であるアモルファスシリコン薄膜トランジスタ
を予熱してから気体の圧縮による被加熱物の加熱を行う
ことができる。
【００５６】［実施例８］実施例８は、固体、粉体若し
くは液体から成る被加熱物を被加熱物として本発明の第
２の加熱方法を行い、かかる被加熱物の蒸発を制御する
本発明の第３の加熱方法に関する。
【００５７】近年、分子線エピタキシャル成長（ＭＢ
Ｅ）技術等を用いて非常に薄い薄膜を積層して半導体装
置等を作製する試みが盛んに行われている。この場合、
薄膜の厚さを正確に制御するために、薄膜形成のための
ソースとなる蒸発源の精密な温度制御が必要とされる。
分子線エピタキシャル成長装置は、図１０に概要を示す
ように、基本的には、超高真空チャンバ８０、ヒータ
（図示せず）を備えた基板ホルダー８２、複数の分子線
源セル（例えばクヌードセンセル）８４、分子線源セル
８４の前方に配置されたシャッター８６から構成されて
いる。分子線源を収納した複数の分子線源セル８４を加
熱することによって分子線を生成し、基板ホルダー８２
に保持された基板８８上に分子線を照射する。基板８８
への分子線の照射は、シャッター８６の開閉によって制
御される。超高真空チャンバ８０の真空度は１０-11ト
ル程度であり、分子線源セル８４の開口方向にのみ分子
線が直線的に発散していく。これによって、基板８８上
に薄膜が成膜される。
【００５８】実施例８においては、分子線源セル８４
を、図５の（Ａ）に示した構造とした。また、被加熱物
２０として、例えば、ＺｎＳｅ、ＧａＡｓ、ＳｉＧｅを
用い、本発明の第２の加熱方法を実行する。本発明の第
２の加熱方法によって、分子線源セル８４を間欠的に短
時間に加熱して被加熱物２０の蒸発（即ち、蒸気圧）を
正確に制御する。これによって、基板８８上に所望の厚
さの薄膜を正確に且つ容易に形成することができる。
尚、この場合、分子線源セル８４を予め予熱することも
可能である。
【００５９】以上、好ましい実施例に基づき本発明を説
明したが、本発明はこれらの実施例に限定されるもので
はない。各実施例では、断熱圧縮による加熱装置につい
て説明したが、本発明の加熱方法の実施に適した加熱装
置は、図１、図４及び図５に示した加熱装置に限定され
るものではない。加熱装置の形状や大きさ、ピストンの
移動機構等は適宜設計変更することができる。
【００６０】実施例にて説明した各種の条件も適宜変更
することができる。被加熱物の加熱温度や、予熱温度
は、被加熱物及び被加熱物に要求される処理条件に依存
して、適宜決定すればよい。例えば半導体装置の製造方
法における不純物含有領域の活性化や非晶質領域若しく
は多結晶領域の結晶化に必要な熱量は、注入された不純
物イオンの数や基体の熱伝導率等に依存するので、本発
明の第１の加熱方法における最適条件は種々の試験に基
づき決定すればよい。例えば、被加熱物がＺｎＳから構
成されている場合、ＺｎＳは約３００゜Ｃで結晶化する
ので、この結晶化温度を踏まえた上で、予熱温度や加熱
温度を決定すればよい。
【００６１】更には、本発明の第１の加熱方法による加
熱処理は１回の気体の圧縮による加熱に止まるものでは
ない。即ち、複数回の加熱が最適な結果を齎す場合に
は、適宜最適加熱回数を実行すればよく、例えば１回目
は１０００゜Ｃまで加熱し、２回目は８００゜Ｃまで加
熱することが最適結果を齎す場合は、適宜気体の圧縮条
件や被加熱物の予熱条件を変更すればよい。
【００６２】更に、被加熱物はシリコンに制限されな
い。多結晶シリコン、非晶質シリコンは勿論のこと、単
結晶シリコンゲルマニウム、多結晶シリコンゲルマニウ
ム、非晶質シリコンゲルマニウムから構成される半導体
装置の作製のための各種加熱プロセスに本発明の加熱方
法を適用することができる。更にＧａＡｓ、ＺｎＳｅ等
の化合物半導体から構成された半導体装置の作製のため
の各種加熱プロセスにも、本発明を適用することができ
る。
【００６３】本発明の第１の加熱方法を適用した酸化膜
の形成方法は、単結晶シリコン表面における酸化膜の形
成に限らず、多結晶シリコンあるいは非晶質シリコン表
面における酸化膜の形成にも用いることができる。更に
は、半導体装置の作製において、本発明によって形成さ
れた酸化膜と他の方法で作製された絶縁膜の積層構造か
らゲート酸化膜を形成してもよい。例えば、加熱分解Ｃ
ＶＤ法あるいはプラズマ分解ＣＶＤ法、更にはスパッタ
リング法により形成されたＳｉＯ2あるいはＳｉＮ等と
の積層化が可能である。本発明の第１の加熱方法による
酸化処理は１回の気体の圧縮による加熱に止まるもので
はない。即ち、複数回の加熱が最適な結果を齎す場合に
は、適宜最適加熱回数を実行すればよい。
【００６４】実施例においては、分子線エピタキシャル
成長（ＭＢＥ）技術に適用した例を用いて本発明の第２
の加熱方法を説明したが、本発明の第２の加熱方法は、
その他、被加熱物の蒸発（蒸気圧）を正確に制御するこ
とが要求される分野に適用することができる。
【００６５】実施例においては、本発明の加熱方法を専
ら半導体装置の製造方法に適用した例を挙げたが、本発
明の加熱方法は、例えば金属材料、プラスチック材料、
繊維材料等の表面処理や表面加工、切削工具等の表面加
工などの分野に適用することができる。
【００６６】
【発明の効果】本発明の加熱方法により、気体の圧縮に
よって被加熱物を均一且つ高温にしかも短時間で加熱す
ることが可能となる。その結果、大面積に亘って均一且
つ短時間での不純物含有領域の活性化や半導体膜の結晶
化、酸化膜の形成、更には気体中の欠陥の低減化が可能
となる。また、被加熱物を急速に冷却することも可能で
ある。特に、本発明の加熱方法は、電界効果型トランジ
スタ、バイポーラ型トランジスタ及び薄膜トランジスタ
等のような電子デバイスの製造において、画期的なデバ
イスプロセス工程の改善が期待されるものである。更に
は、アモルファスシリコン薄膜トランジスタの特性向上
にも有効である。また本発明の第２の加熱方法は、蒸発
源の蒸気圧の制御法としても極めて有効である。
【図面の簡単な説明】
【図１】本発明の第１の加熱方法の実施に適した加熱装
置の模式図である。
【図２】気体の圧縮率や圧縮時間と被加熱物の温度上昇
の関係を示すグラフである。
【図３】熱反応による反応確率、被加熱物の冷却状態を
模式的に示すグラフである。
【図４】本発明の第１の加熱方法の実施に適した別の形
式の加熱装置の模式図である。
【図５】本発明の第２の加熱方法の実施に適した加熱装
置の模式図である。
【図６】実施例３の半導体装置の製造方法を説明するた
めの半導体基板等の模式的な一部断面図である。
【図７】複数回の気体圧縮による被加熱物の加熱状態を
示す図である。
【図８】実施例４の半導体装置の製造方法を説明するた
めの半導体基板等の模式的な一部断面図である。
【図９】実施例５の半導体装置の製造方法を説明するた
めの半導体基板等の模式的な一部断面図である。
【図１０】分子線エピタキシャル成長装置の概要を示す
図である。
【符号の説明】
１０ 加熱室 １２ ピストン １４ ヒータ １６ 燃焼室 １８ ガス導入室 ２０ 被加熱物 ３０ 気体 ４０ 被加熱物保持部 ４２ 加熱室 ５０，６０ 半導体基板 ５１ 素子分離領域 ５２，７３ ゲート酸化膜 ５３，７４ ゲート電極 ５４，７５ 不純物含有領域（不純物注入層） ５５，７６ ソース・ドレイン領域 ５６，６５，７７ 絶縁層 ５７，７８ 開口部 ５８，７９ 金属配線材料 ６１ 保護膜 ６２Ａ，６３Ａ，６４Ａ 不純物含有領域 ６２ コレクタ領域 ６３ ベース領域 ６４ エミッタ領域 ６２Ｂ，６３Ｂ，６４Ｂ 電極 ７０ 基板 ７１ ポリシリコン層 ７２ 単結晶シリコン層 ８０ 超高真空チャンバ ８２ 基板ホルダー ８４ 分子線源セル ８６ シャッター
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/265 21/324 Ｚ Ｄ

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】被加熱物が配置された加熱室内に気体を充
    填した後、該気体を圧縮することによって生成した熱に
    より被加熱物を加熱することを特徴とする加熱方法。
  2. 【請求項２】気体を圧縮する前に、被加熱物を予熱する
    ことを特徴とする請求項１に記載の加熱方法。
  3. 【請求項３】被加熱物保持部に被加熱物を配置し、該被
    加熱物保持部とは連通していない加熱室に気体を充填し
    た後、該気体を圧縮することによって生成した熱により
    被加熱物を加熱することを特徴とする加熱方法。
  4. 【請求項４】気体を圧縮する前に、被加熱物を予熱する
    ことを特徴とする請求項３に記載の加熱方法。
  5. 【請求項５】基板を被加熱物として、請求項１又は請求
    項２に記載された加熱方法により、基板に形成された不
    純物含有領域の活性化、あるいは基板に形成された非晶
    質領域又は多結晶領域の結晶化を行うことを特徴とする
    半導体装置の製造方法。
  6. 【請求項６】酸素、若しくは酸素及び水分を含む気体を
    用い、基体を被加熱物とし、請求項１又は請求項２に記
    載の加熱方法により該基体に酸化膜を形成することを特
    徴とする半導体装置の製造方法。
  7. 【請求項７】水素又はハロゲンを含む気体を用い、基体
    を被加熱物として請求項１又は請求項２に記載の加熱方
    法を行い、該基体中の欠陥を低減させることを特徴とす
    る半導体装置の製造方法。
  8. 【請求項８】アモルファスシリコン薄膜トランジスタか
    ら成る半導体装置を作製した後、かかるアモルファスシ
    リコン薄膜トランジスタを被加熱物として請求項１又は
    請求項２に記載の加熱方法を行うことを特徴とする半導
    体装置の製造方法。
  9. 【請求項９】固体、粉体若しくは液体から成る被加熱物
    を被加熱物として、請求項３又は請求項４に記載の加熱
    方法を行い、かかる被加熱物の蒸発を制御することを特
    徴とする加熱方法。
JP6036290A 1994-02-10 1994-02-10 加熱方法及び半導体装置の製造方法 Pending JPH07225079A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP6036290A JPH07225079A (ja) 1994-02-10 1994-02-10 加熱方法及び半導体装置の製造方法
US08/380,812 US5561088A (en) 1994-02-10 1995-01-30 Heating method and manufacturing method for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6036290A JPH07225079A (ja) 1994-02-10 1994-02-10 加熱方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH07225079A true JPH07225079A (ja) 1995-08-22

Family

ID=12465675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6036290A Pending JPH07225079A (ja) 1994-02-10 1994-02-10 加熱方法及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US5561088A (ja)
JP (1) JPH07225079A (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5948300A (en) * 1997-09-12 1999-09-07 Kokusai Bti Corporation Process tube with in-situ gas preheating
US6255148B1 (en) 1998-07-13 2001-07-03 Fujitsu Limited Polycrystal thin film forming method and forming system
US6642140B1 (en) * 1998-09-03 2003-11-04 Micron Technology, Inc. System for filling openings in semiconductor products
US6417070B1 (en) 2000-12-13 2002-07-09 International Business Machines Corporation Method for forming a liner in a trench
JP2002299316A (ja) * 2001-03-29 2002-10-11 Toshiba Corp プラズマ処理方法
US20030159653A1 (en) * 2002-02-28 2003-08-28 Dando Ross S. Manifold assembly for feeding reactive precursors to substrate processing chambers
US6896730B2 (en) * 2002-06-05 2005-05-24 Micron Technology, Inc. Atomic layer deposition apparatus and methods
US8753904B2 (en) * 2012-06-07 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for semiconductor device pattern loading effect characterization
US9482518B2 (en) 2012-06-07 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for semiconductor device process determination using reflectivity measurement

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723053A (en) * 1971-10-26 1973-03-27 Myers Platter S Heat treating process for semiconductor fabrication
DE2249194C3 (de) * 1972-10-05 1975-07-24 Jurid Werke Gmbh, 2056 Glinde Vorrichtung zum Drucksintern plattenförmiger Teile
US4018184A (en) * 1975-07-28 1977-04-19 Mitsubishi Denki Kabushiki Kaisha Apparatus for treatment of semiconductor wafer
JPS5929624B2 (ja) * 1975-09-10 1984-07-21 松下電器産業株式会社 加熱または冷却装置
JPS588128B2 (ja) * 1979-08-05 1983-02-14 山崎 舜平 半導体装置作製方法
DE3401524A1 (de) * 1984-01-18 1985-07-25 Gustav 8899 Waidhofen John Energiesparende und umweltfreundliche heizmethode
JPS63289813A (ja) * 1987-05-21 1988-11-28 Yamaha Corp 半導体ウエハ熱処理法
JP2515831B2 (ja) * 1987-12-18 1996-07-10 株式会社日立製作所 スクリユ―真空ポンプ
US4955808A (en) * 1988-03-09 1990-09-11 Tel Sagami Limited Method of heat-processing objects and device and boat for the same
JPH0250081A (ja) * 1988-08-11 1990-02-20 Kuraiotetsuku Kk 熱間静水圧加圧処理方法
DE69125886T2 (de) * 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
KR0165898B1 (ko) * 1990-07-02 1999-02-01 미다 가쓰시게 진공처리방법 및 장치
JPH04164188A (ja) * 1990-10-26 1992-06-09 Hitachi Ltd 半導体製造装置排気用ターボ分子ポンプ
US5210959A (en) * 1991-08-19 1993-05-18 Praxair Technology, Inc. Ambient-free processing system
JP3357384B2 (ja) * 1991-08-27 2002-12-16 マツダ株式会社 火花点火式往復動型エンジン
JP3121122B2 (ja) * 1992-06-26 2000-12-25 東京エレクトロン株式会社 熱処理方法
US5367990A (en) * 1993-12-27 1994-11-29 Ford Motor Company Part load gas exchange strategy for an engine with variable lift camless valvetrain

Also Published As

Publication number Publication date
US5561088A (en) 1996-10-01

Similar Documents

Publication Publication Date Title
US5595944A (en) Transistor and process for fabricating the same
Crowder et al. Low-temperature single-crystal Si TFTs fabricated on Si films processed via sequential lateral solidification
US6455360B1 (en) Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and a method for fabricating solar cells and active matrix liquid crystal devices
US5352291A (en) Method of annealing a semiconductor
KR100333153B1 (ko) 반도체장치제작방법
US7169657B2 (en) Process for laser processing and apparatus for use in the same
US7513949B2 (en) Method and apparatus for producing semiconductor device
US6165876A (en) Method of doping crystalline silicon film
US5132754A (en) Thin film silicon semiconductor device and process for producing thereof
US5248630A (en) Thin film silicon semiconductor device and process for producing thereof
US5403756A (en) Method of producing a polycrystalline semiconductor film without annealing, for thin film transistor
US6541313B2 (en) Transistor and process for fabricating the same
US5946560A (en) Transistor and method of forming the same
US5907770A (en) Method for producing semiconductor device
JPH1117191A (ja) 薄膜トランジスタの製造方法
JP2005502203A (ja) 半導体ゲートのドーピング方法
US5786241A (en) Method for forming a thin film semiconductor device utilizing a gate and gate side walls as masks
JPH01187814A (ja) 薄膜半導体装置の製造方法
JPH07225079A (ja) 加熱方法及び半導体装置の製造方法
US6077751A (en) Method of rapid thermal processing (RTP) of ion implanted silicon
JP3359670B2 (ja) 半導体装置の作製方法
JPH05326429A (ja) レーザー処理方法およびレーザー処理装置
JP3886554B2 (ja) レーザーアニール方法
JP3966923B2 (ja) 半導体作製方法および半導体装置の作製方法
JP2759411B2 (ja) 半導体装置およびその作製方法