JP3017742B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3017742B2 JP3017742B2 JP63229273A JP22927388A JP3017742B2 JP 3017742 B2 JP3017742 B2 JP 3017742B2 JP 63229273 A JP63229273 A JP 63229273A JP 22927388 A JP22927388 A JP 22927388A JP 3017742 B2 JP3017742 B2 JP 3017742B2
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- fluorine
- film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、層間絶縁膜を有する半導体装置に関するも
のである。
のである。
本発明は、上記の様な半導体装置において、層間絶縁
膜をフッ素とシリコンと酸素とで形成し、層間絶縁膜に
おけるフッ素の濃度を１×1019原子cm-3よりも高くし、
フッ素を含有していないシリコン酸化物よりも層間絶縁
膜の誘電率を低くすることによって、配線間の寄生容量
が少ないか、同等の寄生容量であれば層間絶縁膜が薄く
て装置が微細である様にしたものである。
膜をフッ素とシリコンと酸素とで形成し、層間絶縁膜に
おけるフッ素の濃度を１×1019原子cm-3よりも高くし、
フッ素を含有していないシリコン酸化物よりも層間絶縁
膜の誘電率を低くすることによって、配線間の寄生容量
が少ないか、同等の寄生容量であれば層間絶縁膜が薄く
て装置が微細である様にしたものである。
半導体装置の素子間分離膜や層間絶縁膜等としては、
シリコン酸化物が従来から多く用いられている。
シリコン酸化物が従来から多く用いられている。
例えば、素子間分離膜として最も一般的なLOCOS酸化
膜は、Siを熱酸化して得られるSiO2である。また、多結
晶Si配線とAl配線との間の層間絶縁膜としては、SiH4等
の熱分解反応によって得られるSiO2やこれにリンを添加
したPSG等がある。
膜は、Siを熱酸化して得られるSiO2である。また、多結
晶Si配線とAl配線との間の層間絶縁膜としては、SiH4等
の熱分解反応によって得られるSiO2やこれにリンを添加
したPSG等がある。
これらの膜は、緻密性、絶縁性、安定性等に優れてい
るために、半導体装置に広く用いられている。
るために、半導体装置に広く用いられている。
ところで、半導体装置の微細化が進むに連れて、絶縁
膜の膜厚も薄くしたいという要求が強まっている。
膜の膜厚も薄くしたいという要求が強まっている。
ところが、SiO2やPSGの比誘電率は約3.9と固定の値で
あり、膜厚を薄くすると、配線間の寄生容量が大きくな
り、また寄生トランジスタの閾値低減や信号のクロスト
ーク増大等の問題も生じる。
あり、膜厚を薄くすると、配線間の寄生容量が大きくな
り、また寄生トランジスタの閾値低減や信号のクロスト
ーク増大等の問題も生じる。
しかし、シリコン酸化物に代わり得る良質で低誘電率
の絶縁材料も得られていなかった。
の絶縁材料も得られていなかった。
本発明による半導体装置では、層間絶縁膜18がフッ素
14とシリコンと酸素とから成っており、前記層間絶縁膜
18における前記フッ素14の濃度が１×1019原子cm-3より
も高く、フッ素を含有していないシリコン酸化物よりも
低い誘電率を前記層間絶縁膜18が有している。
14とシリコンと酸素とから成っており、前記層間絶縁膜
18における前記フッ素14の濃度が１×1019原子cm-3より
も高く、フッ素を含有していないシリコン酸化物よりも
低い誘電率を前記層間絶縁膜18が有している。
本発明による半導体装置では、フッ素を含有していな
いシリコン酸化物に比べて、層間絶縁膜18の誘電率が低
い。
いシリコン酸化物に比べて、層間絶縁膜18の誘電率が低
い。
以下、本発明の参考例並びに第１及び第２実施例を、
第１図及び第２図を参照しながら説明する。
第１図及び第２図を参照しながら説明する。
第1A図は、素子間分離膜としてのLOCOS酸化膜がフッ
素を含有している参考例を示している。
素を含有している参考例を示している。
この様な参考例を製造するには、Si基板11の素子形成
領域上に厚さ2000ÅのSiN膜12を形成し、LOCOS酸化を行
って厚さ3000ÅのLOCOS酸化膜13を形成する。但し、こ
こまでは従来公知の方法で行える。
領域上に厚さ2000ÅのSiN膜12を形成し、LOCOS酸化を行
って厚さ3000ÅのLOCOS酸化膜13を形成する。但し、こ
こまでは従来公知の方法で行える。
次に、SiN膜12を除去する前に、60keVまで加速したF+
イオン14を１×1015〜１×1016原子cm-2程度の面密度と
なるまでSi基板11の全面へイオン注入する。
イオン14を１×1015〜１×1016原子cm-2程度の面密度と
なるまでSi基板11の全面へイオン注入する。
この結果、LOCOS酸化膜13では第1B図に示す様にフッ
素が分布するが、この様なフッ素の導入によってLOCOS
酸化膜13の誘電率が低下し、フッ素を含有していない31
00〜3500Å程度の厚さのLOCOS酸化膜と同等の電気容量
しか有しないことが判明した。
素が分布するが、この様なフッ素の導入によってLOCOS
酸化膜13の誘電率が低下し、フッ素を含有していない31
00〜3500Å程度の厚さのLOCOS酸化膜と同等の電気容量
しか有しないことが判明した。
なお、フッ素の導入量が１×1019原子cm-3程度以下で
は誘電率を低下させる効果がないことも判明した。従っ
て、誘電率を低下させるためには、当然のことながら、
１×1019原子cm-3程度よりも多い量のフッ素を導入する
必要がある。
は誘電率を低下させる効果がないことも判明した。従っ
て、誘電率を低下させるためには、当然のことながら、
１×1019原子cm-3程度よりも多い量のフッ素を導入する
必要がある。
第２図は、層間絶縁膜がフッ素を含有している第１実
施例を示している。
施例を示している。
この様な第１実施例を製造するには、Si基板11の表面
のゲート酸化膜15上に第１層目の多結晶Si層からなるゲ
ート電極16をパターニングし、更にイオン注入を行って
ソース・ドレイン領域17を形成する。但し、ここまでは
従来公知の方法で行える。
のゲート酸化膜15上に第１層目の多結晶Si層からなるゲ
ート電極16をパターニングし、更にイオン注入を行って
ソース・ドレイン領域17を形成する。但し、ここまでは
従来公知の方法で行える。
次に、SiO2をCVDでSi基板11上に堆積させるが、この
時、反応系にSiF4系のガスを導入することによって、フ
ッ素を含有しているSiO2から成る層間絶縁膜18を形成す
る。
時、反応系にSiF4系のガスを導入することによって、フ
ッ素を含有しているSiO2から成る層間絶縁膜18を形成す
る。
その後、Alの蒸着及びパターニングを行って、層間絶
縁膜18上にAl配線19を形成する。
縁膜18上にAl配線19を形成する。
この第１実施例では、フッ素を含有しているSiO2から
層間絶縁膜18が成っているので、この層間絶縁膜18の誘
電率が低い。従って、Al配線19、層間絶縁膜18、及びゲ
ート電極16による寄生容量が小さい。
層間絶縁膜18が成っているので、この層間絶縁膜18の誘
電率が低い。従って、Al配線19、層間絶縁膜18、及びゲ
ート電極16による寄生容量が小さい。
次に、第２実施例を説明する。この第２実施例も第２
図に示した第１実施例と同様の構成を有しているが、層
間絶縁膜18の形成に際しては、まず純粋なSiO2のみをCV
Dで堆積させる。
図に示した第１実施例と同様の構成を有しているが、層
間絶縁膜18の形成に際しては、まず純粋なSiO2のみをCV
Dで堆積させる。
その後、例えばWF6を分解してフッ素を含有するタン
グステン膜をSiO2膜上に堆積させ、900℃、30分間程度
の熱処理を行う。すると、この熱処理によってタングス
テン膜中のフッ素がSiO2膜中へ拡散する。
グステン膜をSiO2膜上に堆積させ、900℃、30分間程度
の熱処理を行う。すると、この熱処理によってタングス
テン膜中のフッ素がSiO2膜中へ拡散する。
従って、第１実施例と同様に、フッ素を含有している
SiO2から成る層間絶縁膜が形成される。タングステン膜
は、その後、エッチングによって除去する。
SiO2から成る層間絶縁膜が形成される。タングステン膜
は、その後、エッチングによって除去する。
なお、フッ素とシリコンと酸素とから成る層間絶縁膜
は以上の実施例以外の方法で形成されてもよい。
は以上の実施例以外の方法で形成されてもよい。
本発明による半導体装置では、層間絶縁膜の誘電率が
低いので、配線間の寄生容量が少ないか、同等の寄生容
量であれば層間絶縁膜が薄くて装置が微細である。
低いので、配線間の寄生容量が少ないか、同等の寄生容
量であれば層間絶縁膜が薄くて装置が微細である。
第1A図及び第２図は本発明の夫々参考例及び第１実施例
の側断面図、第1B図は参考例におけるフッ素の分布を示
すグラフである。 なお図面に用いた符号において、 13……LOCOS酸化膜 14……F+イオン 18……層間絶縁膜 である。
の側断面図、第1B図は参考例におけるフッ素の分布を示
すグラフである。 なお図面に用いた符号において、 13……LOCOS酸化膜 14……F+イオン 18……層間絶縁膜 である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭49−17680（ＪＰ，Ａ) 特開 昭60−250635（ＪＰ，Ａ) 特開 昭60−27123（ＪＰ，Ａ) 特開 昭62−206852（ＪＰ，Ａ) 特開 平１−143330（ＪＰ，Ａ) 特開 平２−39534（ＪＰ，Ａ)
Claims (1)
- 【請求項１】層間絶縁膜がフッ素とシリコンと酸素とか
ら成っており、 前記層間絶縁膜における前記フッ素の濃度が１×1019原
子cm-3よりも高く、 フッ素を含有していないシリコン酸化物よりも低い誘電
率を前記層間絶縁膜が有していることを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229273A JP3017742B2 (ja) | 1988-09-13 | 1988-09-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63229273A JP3017742B2 (ja) | 1988-09-13 | 1988-09-13 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28331698A Division JP3204225B2 (ja) | 1988-09-13 | 1998-09-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0277127A JPH0277127A (ja) | 1990-03-16 |
| JP3017742B2 true JP3017742B2 (ja) | 2000-03-13 |
Family
ID=16889527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63229273A Expired - Lifetime JP3017742B2 (ja) | 1988-09-13 | 1988-09-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3017742B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0459763B1 (en) | 1990-05-29 | 1997-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistors |
| US5702976A (en) * | 1995-10-24 | 1997-12-30 | Micron Technology, Inc. | Shallow trench isolation using low dielectric constant insulator |
| US6451686B1 (en) | 1997-09-04 | 2002-09-17 | Applied Materials, Inc. | Control of semiconductor device isolation properties through incorporation of fluorine in peteos films |
| JP3132557B2 (ja) | 1998-04-03 | 2001-02-05 | 日本電気株式会社 | 半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5610121B2 (ja) * | 1972-06-13 | 1981-03-05 | ||
| JPS6027123A (ja) * | 1983-07-25 | 1985-02-12 | Semiconductor Energy Lab Co Ltd | 光プラズマ気相反応法 |
| JPS60250635A (ja) * | 1984-05-28 | 1985-12-11 | Hitachi Ltd | 絶縁膜の形成方法 |
| JPS62206852A (ja) * | 1986-03-07 | 1987-09-11 | Agency Of Ind Science & Technol | 半導体装置の製造方法 |
-
1988
- 1988-09-13 JP JP63229273A patent/JP3017742B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0277127A (ja) | 1990-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1203642A (en) | Method for the manufacture of integrated mos-filed effect transistor circuits in silicon gate technology having diffusion zones coated with silicide as low-impedance printed conductors | |
| US5393690A (en) | Method of making semiconductor having improved interlevel conductor insulation | |
| US5518959A (en) | Method for selectively depositing silicon oxide spacer layers | |
| US6022802A (en) | Low dielectric constant intermetal dielectric (IMD) by formation of air gap between metal lines | |
| US5599740A (en) | Deposit-etch-deposit ozone/teos insulator layer method | |
| US6383951B1 (en) | Low dielectric constant material for integrated circuit fabrication | |
| US4356040A (en) | Semiconductor device having improved interlevel conductor insulation | |
| US4016007A (en) | Method for fabricating a silicon device utilizing ion-implantation and selective oxidation | |
| JPH02102557A (ja) | 半導体装置の製造方法 | |
| US4679304A (en) | Process for producing zones for the electrical isolation of the components of an integrated circuit | |
| JP2917783B2 (ja) | 半導体装置及びその製造方法 | |
| US5071789A (en) | Method for forming a metal electrical connector to a surface of a semiconductor device adjacent a sidewall of insulation material with metal creep-up extending up that sidewall, and related device | |
| US5518960A (en) | Method of manufacturing a wiring layer including amorphous silicon and refractory metal silicide | |
| EP0252679B1 (en) | Semiconductor device having two electrodes with an insulating film between them | |
| JPH10199881A (ja) | 半導体装置の製造方法 | |
| JP3017742B2 (ja) | 半導体装置 | |
| US4380773A (en) | Self aligned aluminum polycrystalline silicon contact | |
| US7087479B2 (en) | Method of forming integrated circuit contacts | |
| JPH1022467A (ja) | 半導体装置及びその製造方法 | |
| US4433469A (en) | Method of forming a self aligned aluminum polycrystalline silicon line | |
| JP3204225B2 (ja) | 半導体装置の製造方法 | |
| JPH07263674A (ja) | 電界効果型半導体装置とその製造方法 | |
| US6893980B1 (en) | Semiconductor device and manufacturing method therefor | |
| WO1990011618A1 (en) | Method of producing semiconductor devices | |
| JP2530175B2 (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 9 |