JP3204225B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3204225B2 JP3204225B2 JP28331698A JP28331698A JP3204225B2 JP 3204225 B2 JP3204225 B2 JP 3204225B2 JP 28331698 A JP28331698 A JP 28331698A JP 28331698 A JP28331698 A JP 28331698A JP 3204225 B2 JP3204225 B2 JP 3204225B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- fluorine
- film
- interlayer insulating
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本願の発明は、層間絶縁膜を
有する半導体装置の製造方法に関するものである。
有する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】半導体装置の素子間分離膜や層間絶縁膜
等としては、シリコン酸化物が従来から多く用いられて
いる。例えば、素子間分離膜として最も一般的なＬＯＣ
ＯＳ酸化膜は、Ｓｉを熱酸化して得られるＳｉＯ2 であ
る。また、多結晶Ｓｉ配線とＡｌ配線との間の層間絶縁
膜としては、ＳｉＨ4 等の熱分解反応によって得られる
ＳｉＯ2 やこれにリンを添加したＰＳＧ等がある。これ
らの膜は、緻密性、絶縁性、安定性等に優れているため
に、半導体装置に広く用いられている。
等としては、シリコン酸化物が従来から多く用いられて
いる。例えば、素子間分離膜として最も一般的なＬＯＣ
ＯＳ酸化膜は、Ｓｉを熱酸化して得られるＳｉＯ2 であ
る。また、多結晶Ｓｉ配線とＡｌ配線との間の層間絶縁
膜としては、ＳｉＨ4 等の熱分解反応によって得られる
ＳｉＯ2 やこれにリンを添加したＰＳＧ等がある。これ
らの膜は、緻密性、絶縁性、安定性等に優れているため
に、半導体装置に広く用いられている。
【０００３】
【発明が解決しようとする課題】ところで、半導体装置
の微細化が進むに連れて、絶縁膜の膜厚も薄くしたいと
いう要求が強まっている。ところが、ＳｉＯ2 やＰＳＧ
の比誘電率は約３．９と固定の値であり、膜厚を薄くす
ると、配線間の寄生容量が大きくなり、また、寄生トラ
ンジスタの閾値低減や信号のクロストーク増大等の問題
も生じる。しかし、シリコン酸化物に代わり得る良質で
低誘電率の絶縁材料も得られていなかった。
の微細化が進むに連れて、絶縁膜の膜厚も薄くしたいと
いう要求が強まっている。ところが、ＳｉＯ2 やＰＳＧ
の比誘電率は約３．９と固定の値であり、膜厚を薄くす
ると、配線間の寄生容量が大きくなり、また、寄生トラ
ンジスタの閾値低減や信号のクロストーク増大等の問題
も生じる。しかし、シリコン酸化物に代わり得る良質で
低誘電率の絶縁材料も得られていなかった。
【０００４】
【課題を解決するための手段】本願の発明による半導体
装置の製造方法では、フッ素を含むシラン系のガスを用
いたＣＶＤ法によって、フッ素とシリコンと酸素とから
成っており、フッ素を含有していないシリコン酸化物よ
りも誘電率が低い層間絶縁膜を形成する。このため、フ
ッ素を含有していないシリコン酸化物である層間絶縁膜
に比べて、誘電率の低い層間絶縁膜を形成することがで
きる。
装置の製造方法では、フッ素を含むシラン系のガスを用
いたＣＶＤ法によって、フッ素とシリコンと酸素とから
成っており、フッ素を含有していないシリコン酸化物よ
りも誘電率が低い層間絶縁膜を形成する。このため、フ
ッ素を含有していないシリコン酸化物である層間絶縁膜
に比べて、誘電率の低い層間絶縁膜を形成することがで
きる。
【０００５】
【発明の実施の形態】以下、本願の発明の第１及び第２
参考形態並びに一実施形態を、図１及び図２を参照しな
がら説明する。図１（ａ）は、素子間分離膜としてのＬ
ＯＣＯＳ酸化膜がフッ素を含有している半導体装置の製
造方法である第１参考形態を示している。この様な第１
参考形態では、Ｓｉ基板１１の素子形成領域上に厚さ２
０００ÅのＳｉＮ膜１２を形成し、ＬＯＣＯＳ酸化を行
って厚さ３０００ÅのＬＯＣＯＳ酸化膜１３を形成す
る。但し、ここまでは従来公知の方法で行える。
参考形態並びに一実施形態を、図１及び図２を参照しな
がら説明する。図１（ａ）は、素子間分離膜としてのＬ
ＯＣＯＳ酸化膜がフッ素を含有している半導体装置の製
造方法である第１参考形態を示している。この様な第１
参考形態では、Ｓｉ基板１１の素子形成領域上に厚さ２
０００ÅのＳｉＮ膜１２を形成し、ＬＯＣＯＳ酸化を行
って厚さ３０００ÅのＬＯＣＯＳ酸化膜１３を形成す
る。但し、ここまでは従来公知の方法で行える。
【０００６】次に、ＳｉＮ膜１２を除去する前に、６０
ｋｅＶまで加速したＦ+ イオン１４を１×１０15〜１×
１０16原子ｃｍ-2程度の面密度となるまでＳｉ基板１１
の全面へイオン注入する。この結果、ＬＯＣＯＳ酸化膜
１３では図１（ｂ）に示す様にフッ素が分布するが、こ
の様なフッ素の導入によってＬＯＣＯＳ酸化膜１３の誘
電率が低下し、フッ素を含有していない３１００〜３５
００Å程度の厚さのＬＯＣＯＳ酸化膜と同等の電気容量
しか有しないことが判明した。
ｋｅＶまで加速したＦ+ イオン１４を１×１０15〜１×
１０16原子ｃｍ-2程度の面密度となるまでＳｉ基板１１
の全面へイオン注入する。この結果、ＬＯＣＯＳ酸化膜
１３では図１（ｂ）に示す様にフッ素が分布するが、こ
の様なフッ素の導入によってＬＯＣＯＳ酸化膜１３の誘
電率が低下し、フッ素を含有していない３１００〜３５
００Å程度の厚さのＬＯＣＯＳ酸化膜と同等の電気容量
しか有しないことが判明した。
【０００７】なお、フッ素の導入量が１×１０19原子ｃ
ｍ-3程度以下では誘電率を低下させる効果がないことも
判明した。従って、誘電率を低下させるためには、当然
のことながら、１×１０19原子ｃｍ-3程度よりも多い量
のフッ素を導入する必要がある。
ｍ-3程度以下では誘電率を低下させる効果がないことも
判明した。従って、誘電率を低下させるためには、当然
のことながら、１×１０19原子ｃｍ-3程度よりも多い量
のフッ素を導入する必要がある。
【０００８】図２は、層間絶縁膜がフッ素を含有してい
る半導体装置の製造方法に適用した一実施形態を示して
いる。この様な実施形態では、Ｓｉ基板１１の表面のゲ
ート酸化膜１５上に第１層目の多結晶Ｓｉ層から成るゲ
ート電極１６をパターニングし、更に、イオン注入を行
ってソース・ドレイン領域１７を形成する。但し、ここ
までは従来公知の方法で行える。
る半導体装置の製造方法に適用した一実施形態を示して
いる。この様な実施形態では、Ｓｉ基板１１の表面のゲ
ート酸化膜１５上に第１層目の多結晶Ｓｉ層から成るゲ
ート電極１６をパターニングし、更に、イオン注入を行
ってソース・ドレイン領域１７を形成する。但し、ここ
までは従来公知の方法で行える。
【０００９】次に、ＳｉＯ2 をＣＶＤでＳｉ基板１１上
に堆積させるが、この時、反応系にＳｉＦ4 系のガスを
導入することによって、フッ素を含有しているＳｉＯ2
から成る層間絶縁膜１８を形成する。その後、Ａｌの蒸
着及びパターニングを行って、層間絶縁膜１８上にＡｌ
配線１９を形成する。この実施形態では、フッ素を含有
しているＳｉＯ2 から層間絶縁膜１８が成っているの
で、この層間絶縁膜１８の誘電率が低い。従って、Ａｌ
配線１９、層間絶縁膜１８及びゲート電極１６による寄
生容量が小さい。
に堆積させるが、この時、反応系にＳｉＦ4 系のガスを
導入することによって、フッ素を含有しているＳｉＯ2
から成る層間絶縁膜１８を形成する。その後、Ａｌの蒸
着及びパターニングを行って、層間絶縁膜１８上にＡｌ
配線１９を形成する。この実施形態では、フッ素を含有
しているＳｉＯ2 から層間絶縁膜１８が成っているの
で、この層間絶縁膜１８の誘電率が低い。従って、Ａｌ
配線１９、層間絶縁膜１８及びゲート電極１６による寄
生容量が小さい。
【００１０】次に、第２参考形態を説明する。この第２
参考形態で製造する半導体装置も図２に示した実施形態
で製造した半導体装置と同様の構成を有しているが、層
間絶縁膜１８の形成に際しては、まず、純粋なＳｉＯ2
のみをＣＶＤで堆積させる。その後、例えばＷＦ6 を分
解してフッ素を含有するタングステン膜をＳｉＯ2 膜上
に堆積させ、９００℃、３０分間程度の熱処理を行う。
参考形態で製造する半導体装置も図２に示した実施形態
で製造した半導体装置と同様の構成を有しているが、層
間絶縁膜１８の形成に際しては、まず、純粋なＳｉＯ2
のみをＣＶＤで堆積させる。その後、例えばＷＦ6 を分
解してフッ素を含有するタングステン膜をＳｉＯ2 膜上
に堆積させ、９００℃、３０分間程度の熱処理を行う。
【００１１】すると、この熱処理によってタングステン
膜中のフッ素がＳｉＯ2 膜中へ拡散する。従って、上述
の実施形態と同様に、フッ素を含有しているＳｉＯ2 か
ら成る層間絶縁膜が形成される。タングステン膜は、そ
の後、エッチングによって除去する。
膜中のフッ素がＳｉＯ2 膜中へ拡散する。従って、上述
の実施形態と同様に、フッ素を含有しているＳｉＯ2 か
ら成る層間絶縁膜が形成される。タングステン膜は、そ
の後、エッチングによって除去する。
【００１２】
【発明の効果】本願の発明による半導体装置の製造方法
では、誘電率の低い層間絶縁膜を形成することができる
ので、配線間の寄生容量が少ないか、同等の寄生容量で
あれば層間絶縁膜が薄くて微細な半導体装置を製造する
ことができる。
では、誘電率の低い層間絶縁膜を形成することができる
ので、配線間の寄生容量が少ないか、同等の寄生容量で
あれば層間絶縁膜が薄くて微細な半導体装置を製造する
ことができる。
【図１】（ａ）は本願の発明の第１参考形態で製造した
半導体装置の側断面図、（ｂ）は第１参考形態で製造し
た半導体装置におけるフッ素の分布を示すグラフであ
る。
半導体装置の側断面図、（ｂ）は第１参考形態で製造し
た半導体装置におけるフッ素の分布を示すグラフであ
る。
【図２】本願の発明の一実施形態で製造した半導体装置
の側断面図である。
の側断面図である。
１８…層間絶縁膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 H01L 21/768 ＪＩＣＳＴファイル（ＪＯＩＳ) ＷＰＩ（ＤＩＡＬＯＧ)
Claims (2)
- 【請求項１】 フッ素を含むシラン系のガスを用いたＣ
ＶＤ法によって、フッ素とシリコンと酸素とから成って
おり、フッ素を含有していないシリコン酸化物よりも誘
電率が低い層間絶縁膜を形成することを特徴とする半導
体装置の製造方法。 - 【請求項２】 前記フッ素を含むシラン系のガスとして
ＳｉＦ4 系のガスを用いることを特徴とする請求項１記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28331698A JP3204225B2 (ja) | 1988-09-13 | 1998-09-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28331698A JP3204225B2 (ja) | 1988-09-13 | 1998-09-18 | 半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63229273A Division JP3017742B2 (ja) | 1988-09-13 | 1988-09-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11238729A JPH11238729A (ja) | 1999-08-31 |
| JP3204225B2 true JP3204225B2 (ja) | 2001-09-04 |
Family
ID=17663893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28331698A Expired - Lifetime JP3204225B2 (ja) | 1988-09-13 | 1998-09-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3204225B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6976213B2 (ja) * | 2017-12-01 | 2021-12-08 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び成膜装置 |
-
1998
- 1998-09-18 JP JP28331698A patent/JP3204225B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11238729A (ja) | 1999-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0074541B1 (en) | Method for the production of a semiconductor device comprising dielectrically isolating regions | |
| US4757028A (en) | Process for preparing a silicon carbide device | |
| US5442223A (en) | Semiconductor device with stress relief | |
| US4016007A (en) | Method for fabricating a silicon device utilizing ion-implantation and selective oxidation | |
| US4493740A (en) | Method for formation of isolation oxide regions in semiconductor substrates | |
| EP0113517B1 (en) | Method for forming an isolation region | |
| US4390393A (en) | Method of forming an isolation trench in a semiconductor substrate | |
| JPS58118126A (ja) | 広い誘電体分離領域の形成方法 | |
| JPH02102557A (ja) | 半導体装置の製造方法 | |
| JPH1012716A (ja) | 半導体装置の製造方法 | |
| US4016016A (en) | Method of simultaneously forming a polycrystalline silicon gate and a single crystal extension of said gate in silicon on sapphire MOS devices | |
| JPH05259297A (ja) | 半導体素子の製造方法 | |
| EP0032042B1 (en) | An insulated gate field effect transistor | |
| JP3039978B2 (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| JP3204225B2 (ja) | 半導体装置の製造方法 | |
| JP3017742B2 (ja) | 半導体装置 | |
| US4380773A (en) | Self aligned aluminum polycrystalline silicon contact | |
| US4696095A (en) | Process for isolation using self-aligned diffusion process | |
| US4433469A (en) | Method of forming a self aligned aluminum polycrystalline silicon line | |
| JPH063809B2 (ja) | 半導体装置 | |
| JPS62190847A (ja) | 半導体装置の製造方法 | |
| JPS6155250B2 (ja) | ||
| WO1990011618A1 (en) | Method of producing semiconductor devices | |
| JPS59188936A (ja) | 半導体装置の製造方法 | |
| JPS6160588B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |