JPS61183970A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPS61183970A
JPS61183970A JP2383485A JP2383485A JPS61183970A JP S61183970 A JPS61183970 A JP S61183970A JP 2383485 A JP2383485 A JP 2383485A JP 2383485 A JP2383485 A JP 2383485A JP S61183970 A JPS61183970 A JP S61183970A
Authority
JP
Japan
Prior art keywords
thin film
film
insulating film
insulation film
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2383485A
Other languages
English (en)
Inventor
Kenichi Fujii
謙一 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2383485A priority Critical patent/JPS61183970A/ja
Publication of JPS61183970A publication Critical patent/JPS61183970A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651Silicon transistors
    • H01L29/7866Non-monocrystalline silicon transistors
    • H01L29/78663Amorphous silicon transistors
    • H01L29/78669Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はアクティブマトリクス型液晶表示装置、イメー
ジセンサ等に用いられる薄膜トランジスタ(以下、TP
Tと略称する。ここでTPTはTh1n Film T
ransistorの略である)に関するものである。
従来の技術 近年、低温プロセスや大面積化を特徴とするアモルファ
スシリコンTPTを液晶表示装置、イメージセンサ−等
に利用する研究開発が活発である。
以下図面を参照しながら、上述した従来のTPTの一例
について説明する。
第2図は従来のTPTの断面図を示すものである。第2
図において、1はガラス等の絶縁性基板であり、この上
にゲート電極2.ゲート絶縁膜3゜半導体薄膜4.n+
半導体薄膜5.保護絶縁膜6゜ソース・ドレイン電極7
が形成される。
以上のように構成されたTPTについてその動作を以下
に説明する。°ソース・ドレイン電極7の電極間に電圧
を印加したとき、ゲート電極2が雰電位であれば半導体
薄膜4は例えばアモルファスシリコンとすると高抵抗な
のでソース・ドレイン電極7を流れる電流は少い。しか
し、ゲート電圧を正または負に増加させるとゲート絶縁
膜3を介して半導体薄膜4とゲート絶縁膜3の界面付近
にチャンネルが誘起されるためソース・ドレイン電流が
増加する。例えば、「日経エレクトロニクス」1982
年12月20日号、106〜179ページ。
発明が解決しようとする問題点 しかしながら上記のような構成では、ゲート電極が絶縁
性基板とゲート絶縁膜の間に介在している構成となって
おり、例えばゲート電極がクロム。
ゲート絶縁膜が窒化シリコン、絶縁性基板がソーダガラ
スの場合、3種の異なる構成要素が一点で接しているの
で各構成要素の物性的性質の違いから発生する応力が比
較的大きぐなシやすく、このためゲート絶縁膜にクラッ
クと称するひび割れが生じやすい、ゲート絶縁膜と半導
体薄膜の界面に応力が働き電界効果トランジスタの特性
を悪化させやすいなどの問題点を有していた。
本発明は上記問題点に鑑み、ゲート絶縁膜とゲート電極
と絶縁性基板とが構成された場合に生じる応力を緩和し
、ゲート絶縁膜の物理的特性を良好にし、クラックなど
を生じにくぐしてTPTの特性および信頼性を向上させ
ることを目的としている。
問題点を解決するだめの手段 上記問題点を解決するために本発明の薄膜トランジスタ
は、ゲート電極がゲート絶縁膜と、ゲート絶縁膜と同種
の絶縁膜とではさまれるという構成を備えたものである
作用 本発明は上記した構成によって、ゲート電極とゲート絶
縁膜と絶縁性基板が一点で接していることによって生じ
る応力の悪影響からのがれることができる。本発明では
ゲート電極が同種の絶縁膜(一方はゲート絶縁膜)では
さまれているため、相異なる種類の媒体ではさまれてい
る場合に比較して発生する応力が減少し、ゲート絶縁膜
の物理的特性を良好にし、クラックなどの膜中の欠陥を
生じにくくシてTPTの特性および信頼性を向上させる
こととなる。また、本発明の絶縁膜として、窒化シリコ
ン薄膜を用いると絶縁性基板からのナトリウムなどの可
動性アルカリイオンがゲート絶縁膜や半導体薄膜中に拡
散してTPT特性を劣化させる現像を防ぐことができる
という様な基板からの汚染防止膜としての作用も生じる
こととなる。
実施例 以下本発明の一実施例の薄膜トランジスタについて、図
面を参照しながら説明する。
第1図は本発明の実施例におけるTPTの断面図を示す
ものである。第1図において1から7までは第2図の従
来例と同様のものである。8はゲート絶縁膜と同種の絶
縁膜である。本実施例においては、ガラス基板上にプラ
ズマCVD法により窒化シリコン薄膜を形成させ、その
上にクロムよシなるゲート電極を形成し、さらにその上
にプラズマCVD法によシ窒化シリコン薄膜、アモルフ
ァス半導体薄膜、窒化シリコン薄膜を順次形成して、各
々ゲート絶縁膜、半導体薄膜、保護絶縁膜とする。さら
に保護絶縁膜に開口部を設けn+アモルファスシリコン
、アルミニウム薄膜を順次形成し、ソース・ドレイン電
極を構成させた。
以上のように本実施例においてはゲート電極をゲート絶
縁膜と、ゲート絶縁膜と同種の絶縁膜とではさみ込むこ
とにより、ゲート絶縁膜に作用する応力を緩和させ、ク
ラックなどの膜中欠陥の発生を少なくすることができる
。また、ゲート絶縁膜である窒化シリコン膜を基板を被
覆している窒化シリコン膜という同一種類の薄膜の上に
成長ブせるため界面での歪が少なくなり物理的特性の良
い窒化シリコン膜を成長させることができる。さらに、
ガラス基板中に存在しているナトリウムなどのアルカリ
イオンの拡散防止の働きをゲート電極の下の窒化シリコ
ン薄膜が果たしている。以上の様な効果により、本発明
によればTPTの電気的特性が向上しかつ信頼性を高め
ることができる。
なお、上記実施例において、ゲート絶縁膜3と絶縁膜8
として窒化シリコン薄膜を用いたが、これに限るもので
はなく、酸化タンタル、酸化アルミニウム、窒化アルミ
ニウム、酸化ジルコニウムなどの各薄膜あるいはシリコ
ン酸化膜などを用いてもよい。
また、半導体薄膜4としてアモルファスシリコンとした
が、これに限るものではなく、多結晶シリコンやセレン
化カドミニウム、テルルなど半導体として機能するもの
であればよい。
さらに、ゲート電極2としてクロムを用いたが、これに
限るものではなく、モリブデンなど他の導電材料を用い
てもよい。
発明の効果 以上のように本発明はゲート電極がゲート絶縁膜と、ゲ
ート絶縁膜と同種の絶縁膜とではさまれた構成となって
いることにより、電気的特性が良好でかつ信頼性の高い
薄膜トランジスタの実現に有効である。
【図面の簡単な説明】
第1図は本発明の実施例における薄膜トランジスタの断
面図、第2図は従来の薄膜トランジスタの断面図である
。 1・・・・−絶縁性基板、2・・・−・ゲート電極、3
・・・・・ □ゲート絶縁膜、4・・・・・・半導体薄
膜、5−・・・・・♂半導体薄膜、6・・・・・保護絶
縁膜、7・・・・・・ソース・ドレイン電極、8・・・
・・絶縁膜。 第1図 第 2 図

Claims (3)

    【特許請求の範囲】
  1. (1)少なくともゲート電極、ゲート絶縁膜、半導体層
    、ソース・ドレイン電極を備え、前記ゲート電極が前記
    ゲート絶縁膜と、ゲート絶縁膜と同種の絶縁膜とではさ
    まれることを特徴とする薄膜トランジスタ。
  2. (2)半導体層がアモルファスシリコン薄膜であること
    を特徴とする特許請求の範囲第(1)項記載の薄膜トラ
    ンジスタ。
  3. (3)ゲート絶縁膜が窒化シリコン薄膜であることを特
    徴とする特許請求の範囲第(1)項または第(2)項記
    載の薄膜トランジスタ。
JP2383485A 1985-02-08 1985-02-08 薄膜トランジスタ Pending JPS61183970A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2383485A JPS61183970A (ja) 1985-02-08 1985-02-08 薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2383485A JPS61183970A (ja) 1985-02-08 1985-02-08 薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JPS61183970A true JPS61183970A (ja) 1986-08-16

Family

ID=12121416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2383485A Pending JPS61183970A (ja) 1985-02-08 1985-02-08 薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JPS61183970A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0459763A1 (en) * 1990-05-29 1991-12-04 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
JPH0432267A (ja) * 1990-05-29 1992-02-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
US7855106B2 (en) 1991-08-26 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0459763A1 (en) * 1990-05-29 1991-12-04 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
JPH0432267A (ja) * 1990-05-29 1992-02-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
US5313075A (en) * 1990-05-29 1994-05-17 Hongyong Zhang Thin-film transistor
US5523240A (en) * 1990-05-29 1996-06-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor with a halogen doped blocking layer
US6607947B1 (en) 1990-05-29 2003-08-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions
US7355202B2 (en) 1990-05-29 2008-04-08 Semiconductor Energy Co., Ltd. Thin-film transistor
US7855106B2 (en) 1991-08-26 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same

Similar Documents

Publication Publication Date Title
US4609930A (en) Thin film transistor
US20020093021A1 (en) Thin-film transistor display devices
JPH01291467A (ja) 薄膜トランジスタ
JPS61171166A (ja) 薄膜トランジスタおよびその製造法
JPS60160170A (ja) 薄膜トランジスタ
US10833104B2 (en) Array substrate and its fabricating method, display device
CN101521210B (zh) 显示装置及其制造方法
JPS61183971A (ja) 薄膜トランジスタ
JPH03252164A (ja) 薄膜トランジスタ
JPS61183970A (ja) 薄膜トランジスタ
JPH01117068A (ja) 薄膜半導体素子
JPS6230379A (ja) 薄膜トランジスタ
JPH03185840A (ja) 薄膜トランジスタ
JPS6193663A (ja) アモルフアスシリコントランジスタ
JP3061907B2 (ja) 半導体装置及びその製造方法
JPH0564862B2 (ja)
JPH06169086A (ja) 多結晶シリコン薄膜トランジスタ
JPH0740607B2 (ja) 薄膜トランジスタの製造方法
JPH0362972A (ja) 薄膜トランジスタ
JPH07131019A (ja) 薄膜トランジスタ及びその製造方法
KR100255930B1 (ko) 박막트랜지스터 및 그 제조방법
JP2656555B2 (ja) 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置
JP2661112B2 (ja) 薄膜トランジスタ
JPH01128573A (ja) 薄膜トランジスタ
KR950003942B1 (ko) 액정표시장치의 박막트랜지스터의 제조방법