KR100696507B1 - 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 상기 박막트랜지스터를 구비한 평판 표시장치 - Google Patents

다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 상기 박막트랜지스터를 구비한 평판 표시장치 Download PDF

Info

Publication number
KR100696507B1
KR100696507B1 KR1020050030708A KR20050030708A KR100696507B1 KR 100696507 B1 KR100696507 B1 KR 100696507B1 KR 1020050030708 A KR1020050030708 A KR 1020050030708A KR 20050030708 A KR20050030708 A KR 20050030708A KR 100696507 B1 KR100696507 B1 KR 100696507B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
silicon film
amorphous silicon
manufacturing
Prior art date
Application number
KR1020050030708A
Other languages
English (en)
Other versions
KR20060108944A (ko
Inventor
정재경
모연곤
구재본
신현수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050030708A priority Critical patent/KR100696507B1/ko
Publication of KR20060108944A publication Critical patent/KR20060108944A/ko
Application granted granted Critical
Publication of KR100696507B1 publication Critical patent/KR100696507B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 문턱전압, 전하 이동도, ON/OFF 특성 등이 향상된 박막 트랜지스터를 제조하기 위한 것으로서, 기판 상에 제1 비정질 실리콘막을 형성하는 단계와, 상기 제1 비정질 실리콘막에 포함된 결정질 실리콘 그레인을 비정질화시켜, 제2 비정질 실리콘막을 형성하는 단계와, 상기 제2 비정질 실리콘막을 결정화시켜 다결정 실리콘막을 형성하는 단계와, 상기 다결정 실리콘막을 패터닝하여 활성층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법, 이로부터 제조된 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 평판 표시장치에 관한 것이다.

Description

다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법, 이에 따라 제조된 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 평판 표시장치{A method for preparing thin film transistor having polycrystalline Si layer, a thin film transistor prepared by the method and a flat pannel display comprising the thin film transistor}
도 1 및 도 3, 4 및 5는 본 발명의 박막 트랜지스터 제조 방법을 차례대로 설명한 도면들이고,
도 2는 PECVD법에 의하여 증착된 실리콘막의 라만 스펙트럼이고,
도 6은 본 발명의 박막 트랜지스터 제조 방법에 따라 제조된 박막 트랜지스터의 일 구현예의 단면도이고,
도 7은 본 발명의 박막 트랜지스터 제조 방법에 따라 제조된 박막 트랜지스터를 구비한 평판 표시장치의 일 구현예의 단면도를 도시한 것이다.
<주요 도면 부호에 대한 간단한 설명>
1, 101...기판 2...버퍼층
3...게이트 절연막 4...층간 절연막
12...반도체 활성층 13...게이트 전극
14...소스 전극 15...드레인 전극
105...제1 비정질 실리콘막 105'...제2 비정질 실리콘막
105"...다결정 실리콘막
본 발명은 다결정 실리콘(polycrystalline Si)막을 채용한 박막 트랜지스터의 제조 방법, 박막 트랜지스터 및 이를 구비한 평판 표시장치에 관한 것으로서, 보다 구체적으로는 비정질 실리콘막의 결정화 전 비정질 실리콘막에 포함된 결정질 실리콘 그레인을 비정질화시킴으로써, 문턱전압, 전하 이동도, ON/OFF 특성 등이 향상된 박막 트랜지스터를 제조하는 방법, 상기 방법에 따라 제조된 박막 트랜지스터 및 이를 구비한 평판 표시장치에 관한 것이다.
저온 다결정 실리콘은 비정질 실리콘을 저온에서 결정화시킨 것으로서, 박막 트랜지스터의 채널층으로 널리 사용되고 있다. 박막 트랜지스터의 채널층으로 사용되는 저온 다결정 실리콘막은 비정질 실리콘막을 다양한 결정화 방법을 이용하여 결정화시켜 얻을 수 있다. 예를 들어, 대한민국 특허 공개번호 제2004-0046648호에는 레이저 어닐링을 응용한 실리콘막 결정화 방법이 개시되어 있다.
실리콘막 결정화 방법은 대부분 필연적으로 비정질 실리콘막 형성 단계를 포함한다. 상기 비정질 실리콘막 형성 단계에는 예를 들면, 플라즈마 강화 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition : PECVD) 또는 저압 화학 기상 증착법(Low Pressure Chemical Vapor Deposition : LPCVD)가 이용될 수 있다. 그러나, 실제로, PECVD 또는 LPCVD를 이용하여 형성한 비정질 실리콘막은 수 나노 또는 수 마이크로 크기의 결정질 실리콘 그레인을 포함할 수 있다.
이와 같이 비정질 실리콘막에 국부적으로 포함된 수 나노 또는 수 마이크로 크기의 결정질 실리콘 그레인은, 다결정 실리콘막 결정화를 방해하는 요인일 수 있다.
특히, 다양한 평판 표시장치 중 능동 구동형 유기 발광 표시장치(Active Matrix Organic Light Emitting Device)는 유기 발광 소자(Organic Light Emitting Diode)에 흐르는 전류를 조절하여 화상을 구현하고, 상기 유기 발광 소자에 흐르는 전류는 각 화소 내에 있는 박막 트랜지스터 게이트 전압에 의하여 조절되는 바, 박막 트랜지스터의 게이트 전압과 전류 특성, 즉 문턱 전압의 균일성은 박막 트랜지스터의 신뢰성 확보에 중요한 역할을 한다. 따라서, 이의 개선이 요구된다.
본 발명이 이루고자 하는 기술적 과제는, 결정화 전 비정질 실리콘막에 포함되어 있던 결정질 실리콘 그레인을 비정질화시킴으로써, 보다 우수한 전기적 특성을 구현할 수 있는 다결정 실리콘막을 구비한 박막 트랜지스터의 제조 방법을 제공하는 것이다. 또한, 상기 박막 트랜지스터 제조 방법으로 제조된 박막 트랜지스터로서, 문턱전압, 전하 이동도, ON/OFF 특성 등이 향상된 박막 트랜지스터 및 이를 구비한 평판 표시장치를 제공하는 것이다.
상기 본 발명의 과제를 해결하기 위하여, 본 발명의 제1태양은,
기판 상에 제1 비정질 실리콘막을 형성하는 단계와, 상기 제1 비정질 실리콘막에 포함된 결정질 실리콘 그레인을 비정질화시켜, 제2 비정질 실리콘막을 형성하는 단계와, 상기 제2 비정질 실리콘막을 결정화시켜 다결정 실리콘막을 형성하는 단계와 상기 다결정 실리콘막을 패터닝하여 활성층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법을 제공한다.
상기 본 발명의 다른 과제를 해결하기 위하여, 본 발명의 제2태양은,
다결정 실리콘막을 패터닝하여 형성된 활성층과, 상기 활성층에 절연된 게이트 전극과, 상기 활성층에 전기적으로 연결된 소스 및 드레인 전극을 포함하고, 전술한 바와 같은 박막 트랜지스터 제조 방법에 따라 제조된 박막 트랜지스터를 제공한다.
상기 본 발명의 또 다른 과제를 해결하기 위하여, 본 발명의 제3태양은,
전술한 바와 같은 박막 트랜지스터를 각 부화소에 구비하고, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극에 화소 전극이 접속된 평판 표시장치를 제공한다.
본 발명의 트랜지스터 제조 방법에 따르면, 결정질 실리콘 그레인이 실질적으로 포함되지 않은 비정질 실리콘막을 결정화하게 되므로, 우수한 전기적 특성을 구현할 수 있는 다결정질 실리콘막을 구비한 박막 트랜지스터를 제조할 수 있다.
이하, 도면을 참조하여 본 발명을 보다 상세히 설명한다.
본 발명의 박막 트랜지스터 제조 방법은, 기판 상에 제1 비정질 실리콘막을 형성하는 단계와, 상기 제1 비정질 실리콘막에 포함된 결정질 실리콘 그레인을 비 정질화시켜, 제2 비정질 실리콘막을 형성하는 단계와, 상기 제2 비정질 실리콘막을 결정화시켜 다결정 실리콘막을 형성하는 단계와 상기 다결정 실리콘막을 패터닝하여 활성층을 형성하는 단계를 포함한다. 이를 본 발명의 박막 트랜지스터 제조 방법의 일 구현예를 차례대로 설명한 도 1 및 도 3-5를 참조하여 보다 상세히 살펴보기로 한다.
먼저, 도 1에서와 같이 기판(101) 상에 제1 비정질 실리콘막(105)을 형성한다.
기판(101)은 통상의 평판 표시장치에 사용되는 기판이라면 특별히 제한되지 않는다. 보다 구체적으로, 상기 기판(101)은 글라스재 기판, 메탈 기판 또는 절연성 고분자로 이루어진 기판일 수 있다. 특히, 플렉서블한 평판 표시장치를 얻기 위하여, 상기 기판(101)은 메탈 호일과 같은 메탈 기판 또는 절연성 고분자로 이루어진 기판일 수 있으며, 이 중, 결정화 공정에 대한 내구성을 고려해 볼 때, 메탈 기판이 보다 바람직할 수 있다. 메탈 기판은 철, 크롬, 니켈, 탄소 및 망간으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다. 보다 구체적으로, 상기 메탈 기판은 예를 들면, 스테인레스 스틸, Ti, Mo, Invar합금, Inconel 합금, 및 Kovar 합금 등으로 구비될 수 있다. 상기 기판(101) 상에는 평탄화를 위하여 선택적으로, 실리콘 옥사이드 및/또는 실리콘 나이트라드로 이루어진 버퍼층을 더 구비할 수 있다.
상기 제1 비정질 실리콘막(105)은 공지된 다양한 방법을 이용하여 기판(101) 상에 형성될 수 있다. 예를 들면, 저압 화학 기상 증착법(Low Pressure Chemical Vapor Deposition : LPCVD) 또는 플라즈마 강화 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition : PECVD)을 이용하여 상기 제1 비정질 실리콘막(105)를 형성할 수 있다.
상기 제1 비정질 실리콘막(105)은 실제로, 도 1에 개략적으로 도시된 바와 같이, 결정질 실리콘 그레인들(105a) 및 비정질 실리콘 부분(105b)을 모두 포함한다. 실제로, LPCVD 또는 PECVD를 이용하여 형성된 제1 비정질 실리콘막(105)을 라만 분광법으로 분석한 결과, 100% 비정질 상태가 아니라, 결정질 실리콘 그레인을 약 2 내지 20부피% 포함(증착 조건에 따라 달라질 수 있음)한다. 이는 PECVD법에 의하여 증착된 실리콘막의 라만 스펙트럼을 나타낸 도 2 및 도 2의 라만 스펙트럼을 정리한 하기 표 1을 통하여 알 수 있다.
피크 위치(cm-1) 상(phase) FWHM(반폭치)(cm-1) 함량(부피%)
488.6 비정질 32.3 94.4±1.7
519.6 결정질 5.6 5.6±0.8
상기 결정질 실리콘 그레인은 후속 실리콘막 결정화 공정시, 측면 결정화를 방해하거나, 그 자체가 결함(defect)으로 작용하여, 다결정 실리콘막 결정화가 효과적으로 수행되지 못하게 할 수 있다.
이를 방지하기 위하여, 본 발명은 상기 제1 비정질 실리콘막(105)에 포함된 결정질 실리콘 그레인(105a)을 도 2에 예시된 바와 같은 방법으로 비정질화시켜, 도 3에 도시된 바와 같은 제2 비정질 실리콘막(105')을 형성하는 단계를 포함한다.
제1 비정질 실리콘막(105)에 포함된 결정질 실리콘 그레인(105a)을 비정질화하는 방법으로는 공지된 다양한 방법을 이용할 수 있다. 예를 들면, 도 3에 도시된 바와 같이 제1 비정질 실리콘막(105)에 대하여, 이온 주입법(ion implanting)을 수행함으로써 수행할 수 있다.
도 3 중, 화살표(108)는 제1 비정질 실리콘막(105)에 대한 이온 주입 상태를 개략적으로 도시한 것이다. 상기 이온 주입법을 통하여, 예를 들면, Si 이온 또는 Ar, Kr, Xe 등과 같은 불활성 기체를 제1 비정질 실리콘막(105)에 주입하여, 제1 비정질 실리콘막(105)에 포함된 결정질 실리콘 그레인(105a)를 비정질화시킬 수 있다.
상기 이온 주입법의 이온 주입량은 1014 원자/cm2 내지 1016 원자/cm2의 도즈(dose)량, 바람직하게는 2×1015 원자/cm2 내지 9×1015 원자/cm2의 도즈량일 수 있다. 상기 이온 주입량이 1014 원자/cm2 미만인 경우, 결정질 실리콘 그레인의 비정질화가 만족할 만한 수준으로 수행될 수 없다는 문제점이 있을 수 있고, 상기 이온 주입법의 이온 주입량이 1016 원자/cm2를 초과하는 경우, 제조 비용 및 시간이 지나치게 초과할 수 있다는 문제점이 있을 수 있기 때문이다.
상기 이온 주입법의 주입(implant) 에너지는 50keV 내지 250keV, 바람직하게는 100 keV 내지 200 keV일 수 있다. 상기 이온 주입법의 주입 에너지가 50keV 미만인 경우, 결정질 실리콘 그레인의 비정절화가 만족할 만한 수준으로 수행될 수 없다는 문제점이 있을 수 있고, 상기 이온 주입법의 주입 에너지가 250keV를 초과할 경우, 제조 비용이 지나치게 초과할 수 있다는 문제점이 있을 수 있기 때문이다.
이와 같은 제1 비정질 실리콘막(105)에 포함된 결정질 실리콘 그레인(105a)를 비정질화시켜, 도 4에 도시된 바와 같은 제2 비정질 실리콘막을 형성한다. 본 명세서에 있어서, "제2 비정질 실리콘막(105')"이란 용어는, 상기 제1 비정질 실리콘막(105)에 포함된 결정질 실리콘 그레인(105a)이 거의 대부분 비정질화되어, 실질적으로 완전 비정질화된 상태의 실리콘막을 가리키는 것이다.
상기 제2 비정질 실리콘막에 대하여, 실리콘막 결정화를 실시하여, 도 5에 도시된 바와 같은 다결정 실리콘막(105")을 형성한다.
상기 다결정 실리콘막 형성 단계에 사용되는 결정화 방법은 특별히 제한되지 않는다. 예를 들어, 상기 다결정 실리콘막 형성 단계에 사용될 수 있는 결정화 방법으로는, 고상 결정화(Solid Phase Crystallization : SPC), 엑시머 레이저 어닐링(excimer laser annealing : ELA), 연속 측면 고상화(Sequential Lateral Solidification : SLS), 금속 유도 결정화(Metal Induced Crystallization) 또는 금속 유도 측면 결정화(metal-induced laterla crystalliation : MILC) 등이 있으나, 이에 한정되는 것은 아니다.
상기 결정화 방법은 예를 들면, 대한민국 특허 공개번호 제2004-0046648호(삼성 에스디아이 (주)), 대한민국 특허 공개번호 제2003-0050906호(삼성 에스디아이 (주)), 대한민국 특허 공개번호 제2003-0093848호(삼성전자 (주)), 대한민국 특허 공개번호 제1999-0024437호(삼성전자 (주)) 등에 기재되어 있으며, 상기 특허는 인용되어 본 명세서에 통합된다.
본 발명은 다결정 실리콘막을 패터닝하여 형성된 활성층; 상기 활성층에 절연된 게이트 전극; 및 상기 활성층에 전기적으로 연결된 소스 및 드레인 전극을 포함하고, 전술한 바와 같은 박막 트랜지스터 제조 방법에 따라 제조된 박막 트랜지스터를 제공한다. 도 6은 본 발명의 일실시예에 따른 박막 트랜지스터의 제조 방법에 따라 제조된 박막 트랜지스터의 단면구조를 도시한 것이다.
도 6을 참조하면, 유리기판 등과 같은 절연기판(1)상에 버퍼층(2)이 형성되어 있다. 버퍼층(2)의 상부에는 게이트 절연막(3)이 구비되고, 게이트 절연막(3) 상부의 소정 영역에는 도전성 금속막으로 게이트 전극(13)이 형성되어 있다. 상기 게이트 전극은 MoW, Al, Cr, Al/Cu 등의 도전성 금속막으로 이루어져 있으나, 이에 한정되지 않는다. 상기 게이트 전극(13)이 형성되는 영역은 반도체 활성층인 다결정 실리콘막(12)의 채널 영역(C1)에 대응된다. 게이트 전극(13)의 상부로는 층간 절연막(4)이 형성되어 있으며, 이 층간 절연막(4)과 게이트 절연막(3)에 콘택 홀이 천공된 상태에서 소스 전극(14) 및 드레인 전극(15)이 상기 층간 절연막(4)의 상부에 형성되어 있다.
본 발명의 박막 트랜지스터 제조 방법에 따라 제조된 박막 트랜지스터는 각종 평판 표시장치 등에 유용하게 사용될 수 있다. 보다 구체적으로, 상기 박막 트랜지스터는 평판 표시장치의 각 화소에 구비되며, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극은 화소 전극에 접속된 형태로 사용될 수 있다. 평판 표시장치에는 예를 들면, 플라즈마 평판 표시장치(Plasma Display Panel:PDP), 액정 표시장치(Liquid Crystal Display:LCD), 이 중, 유기 발광 표시장치(Organic Light Emitting Device) 등이 포함된다.
이 중, 유기 발광 표시장치의 일구현예는 복수개의 화소로 구비된 발광 소자; 상기 각 화소에 적어도 하나 이상 구비되는 것으로서, 실리콘 박막으로 구비되어 채널 영역과 소스 및 드레인 영역을 구비한 활성층과, 상기 활성층 상부에 위치하고, 절연막으로 구비된 게이트 절연막과, 상기 게이트 절연막의 상부의 상기 채널 영역에 대응되는 영역에 도전막으로 구비된 게이트 전극을 포함하는 박막 트랜지스터; 및 상기 게이트 전극과 전기적으로 연결된 게이트 라인을 포함할 수 있다.
보다 구체적으로, 도 7은 본 발명을 따르는 박막 트랜지스터를 구비한 유기 발광 표시장치의 일 구현예의 단면도를 개략적으로 도시한 것이다. 도 7에 따르면, 기판(10) 버퍼층(11)이 형성되어 있다. 상기 기판(10)은 전술한 바와 같으며, 버퍼층(11) 평탄성 및/또는 절연성을 고려하여 선택적으로 구비될 수 있는 것이다.
상기 버퍼층(11) 상부에 박막 트랜지스터(TFT)의 반도체 활성층(31)을 형성한다. 상기 박막 트랜지스터(TFT)는 구동 TFT가 될 수 있으나, 반드시 이에 한정되는 것은 아니며, 회로가 보다 복잡해질 경우, 또 다른 스위칭 TFT일 수 있다.
상기 반도체 활성층(31)은 본 발명의 박막 트랜지스터 제조 방법에 따라 형성된 다결정 실리콘막일 수 있다. 이 때, 상기 기판(10)을 메탈 기판으로 사용할 경우, 고온 공정이 쉽게 적용 가능하다.
반도체 활성층(31)이 형성된 후에는, 반도체 활성층(31)의 채널 영역에 대응되는 영역 상부에 게이트 절연막(32)을 개재한 게이트 전극(33)이 배치되고, 전체 기판을 덮도록 층간 절연막(34)이 형성된다.
그리고, 층간 절연막(34)에 콘택 홀(34a)을 형성하고, 소스/드레인 전극(35)을 층간 절연막(34) 상에 형성한다. 소스/드레인 전극(35)은 콘택 홀을 통해 반도체 활성층(31)에 콘택된다.
이러한 박막 트랜지스터(TFT)의 구조는 반드시 도 7에 따른 실시예에 한정되지 않으며, 바텀 게이트 구조 등 다양한 박막 트랜지스터 구조가 모두 적용 가능함은 물론이다.
이렇게 박막 트랜지스터(TFT)가 형성된 후에는, 이 박막 트랜지스터(TFT)를 덮도록 평탄화막(36)이 형성되는 데, 이 평탄화막(36)은 전술한 절연막과 같이 유기물 및/또는 무기물의 단일 또는 복합층으로 형성될 수 있다.
이 평탄화막(36)에 비아 홀(36a)을 형성하고, 유기 발광 소자(OLED)의 제1전극층(21)을 평탄화막(36) 상에 형성한다. 이에 따라, 제1전극층(21)은 박막 트랜지스터(TFT)의 소스/드레인 전극(35) 중 어느 하나와 연결된다.
다음으로, 평탄화막(36) 및 제1전극층(21)을 덮도록 화소정의막(37)이 형성된 후, 화소정의막(37)에 제1전극층(21)의 소정 부분이 노출되도록 개구(37a)를 형성한다. 화소정의막(37)도 전술한 평탄화막(36)과 같이, 유기물 및/또는 무기물의 단일 또는 복합층으로 형성될 수 있는 데, 표면의 평탄도를 높이기 위해 바람직하게는 유기물로 형성될 수 있다.
이렇게 노출된 제1전극층(21) 상에 유기 발광층(22) 및 제2전극층(23)을 순차로 형성한다.
상기 제 1 전극층(21)은 애노드 전극의 기능을 하고, 상기 제 2 전극층(23)은 캐소드 전극의 기능을 할 수 있는 데, 제1전극층(21)은 각 화소의 크기에 대응되도록 패터닝될 수 있고, 제2전극층(23)은 전체 화소들을 덮도록 형성될 수 있다.
배면 발광형(bottom emission type)일 경우, 상기 제 1 전극층(21)은 투명 전극인 ITO, IZO, In2O3, 및 ZnO 등으로 구비될 수 있고, 제 2 전극층(23)은 Al, Cr, Mg, Ag 등의 금속재로 구비될 수 있다.
전면 발광형(top emission type)일 경우, 상기 제1전극층(21)은 반사형 전극으로 사용될 수 있는 데, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3를 형성할 수 있다. 그리고, 상기 제 2 전극층(24)은 투명 전극으로 구비될 수 있는데, 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Mg, 및 이들의 화합물이 유기 발광층(22)을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다.
상기 제1전극층(21) 및 제2전극층(23)은 반드시 전술한 물질로 형성되는 것에 한정되지 않으며, 전도성 유기물이나, 도전성 페이스트 등으로 형성할 수도 있다.
상기 유기 발광층(22)은 저분자 또는 고분자 유기층이 사용될 수 있는 데, 저분자 유기층을 사용할 경우 정공 주입층(HIL: Hole Injection Layer), 정공 수송층(HTL: Hole Transport Layer), 유기 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기층은 진공증착의 방법으로 형성된다.
고분자 유기층의 경우에는 대개 정공 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 정공 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
이렇게 유기 발광 소자(OLED)를 형성한 후에는, 그 상부를 밀봉하여 외기로부터 차단한다.
본 발명을 따르는 박막 트랜지스터 및 이를 구비한 평판 표시장치를 도 6 및 도 7을 참조하여 설명하였으나, 이는 본 발명을 설명하기 위한 예시에 불과한 것으로서, 다양한 변형예가 가능함은 물론이다.
본 발명의 박막 트랜지스터 제조 방법에 따르면, 비정질 실리콘막에 포함된 결정질 실리콘 그레인을 비정질화시킨 다음 결정화시키므로, 우수한 전기적 특성을 구현할 수 있는 다결정 실리콘막을 구비한 박막 트랜지스터를 제조할 수 있다. 상기 박막 트랜지스터를 이용하면 신뢰성이 향상된 평판 표시장치를 얻을 수 있다.

Claims (11)

  1. 기판 상에 제1 비정질 실리콘막을 형성하는 단계;
    상기 제1 비정질 실리콘막에 포함된 결정질 실리콘 그레인을 비정질화시켜, 제2 비정질 실리콘막을 형성하는 단계;
    상기 제2 비정질 실리콘막을 결정화시켜 다결정 실리콘막을 형성하는 단계; 및
    상기 다결정 실리콘막을 패터닝하여 활성층을 형성하는 단계;
    를 포함하는 박막 트랜지스터의 제조 방법.
  2. 제1항에 있어서,
    상기 제2 비정질 실리콘막 형성 단계를 상기 제1 비정질 실리콘막에 대하여 이온 주입법(ion implanting)을 수행함으로써 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  3. 제2항에 있어서,
    상기 제2 비정질 실리콘막 형성 단계를 상기 제1 비정질 실리콘막에 대하여 Si 이온을 이온 주입함으로써 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  4. 제2항에 있어서,
    상기 제2 비정질 실리콘막 형성 단계를 상기 제1 비정질 실리콘막에 대하여 불활성 기체를 이온 주입함으로써 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  5. 제2항에 있어서,
    상기 이온 주입법의 이온 주입량이 1014 원자/cm2 내지 1016 원자/cm2의 도즈(dose)량인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  6. 제5항에 있어서,
    상기 이온 주입법의 이온 주입량이 2×1015 원자/cm2 내지 9×1015 원자/cm2의 도즈량인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  7. 제2항에 있어서,
    상기 이온 주입법의 주입 에너지(implant energy)가 50 keV 내지 250 keV인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  8. 제7항에 있어서,
    상기 이온 주입법의 주입 에너지(implant energy)가 100 keV 내지 200 keV인 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  9. 제1항에 있어서,
    상기 다결정 실리콘막 형성 단계를 고상결정화(Solid Phase Crystallization : SPC), 엑시머 레이저 어닐링(excimer laser annealing : ELA), 연속 측면 고상화(Sequential Lateral Solidification : SLS), 금속 유도 결정화(Metal Induced Crystallization) 또는 금속 유도 측면 결정화(metal-induced laterla crystalliation : MILC)를 이용하여 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
  10. 다결정 실리콘막을 패터닝하여 형성된 활성층; 상기 활성층에 절연된 게이트 전극; 및 상기 활성층에 전기적으로 연결된 소스 및 드레인 전극을 포함하고, 제1항 내지 제9항 중 어느 한 항의 박막 트랜지스터 제조 방법에 따라 제조된 박막 트랜지스터.
  11. 제10항의 박막 트랜지스터를 각 부화소에 구비하고, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극에 화소 전극이 접속된 것을 특징으로 하는 평판 표시장치.
KR1020050030708A 2005-04-13 2005-04-13 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 상기 박막트랜지스터를 구비한 평판 표시장치 KR100696507B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050030708A KR100696507B1 (ko) 2005-04-13 2005-04-13 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 상기 박막트랜지스터를 구비한 평판 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050030708A KR100696507B1 (ko) 2005-04-13 2005-04-13 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 상기 박막트랜지스터를 구비한 평판 표시장치

Publications (2)

Publication Number Publication Date
KR20060108944A KR20060108944A (ko) 2006-10-18
KR100696507B1 true KR100696507B1 (ko) 2007-03-19

Family

ID=37628480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050030708A KR100696507B1 (ko) 2005-04-13 2005-04-13 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 상기 박막트랜지스터를 구비한 평판 표시장치

Country Status (1)

Country Link
KR (1) KR100696507B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940014925A (ko) * 1992-12-22 1994-07-19 양승택 반도체 장치의 제조방법
KR970065656A (ko) * 1996-03-18 1997-10-13 니시무로 타이조 흑색 착색 조성물, 고내열성 차광부재, 어레이기판, 액정표시소자 및 어레이기판의 제조방법
KR20010066349A (ko) * 1999-12-31 2001-07-11 구본준, 론 위라하디락사 액정표시장치의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940014925A (ko) * 1992-12-22 1994-07-19 양승택 반도체 장치의 제조방법
KR970065656A (ko) * 1996-03-18 1997-10-13 니시무로 타이조 흑색 착색 조성물, 고내열성 차광부재, 어레이기판, 액정표시소자 및 어레이기판의 제조방법
KR20010066349A (ko) * 1999-12-31 2001-07-11 구본준, 론 위라하디락사 액정표시장치의 제조방법

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
10-1994-0014925
10-1997-0065656
10-2001-0066349

Also Published As

Publication number Publication date
KR20060108944A (ko) 2006-10-18

Similar Documents

Publication Publication Date Title
US8847231B2 (en) Organic light emitting display device and manufacturing method for the same
US8164545B2 (en) Organic electro-luminescent display device and method of manufacturing the same
US7749827B2 (en) Thin film transistor (TFT) and flat panel display including the TFT and their methods of manufacture
EP1659647B1 (en) Organic electroluminescence device and method of manufacturing the same
KR101873448B1 (ko) 유기발광표시장치 및 이의 제조방법
JP5020276B2 (ja) 薄膜トランジスタ及びそれを備える平板表示装置
US8643019B2 (en) Organic light emitting display device and manufacturing method for the same
US8658460B2 (en) Organic light-emitting display device and method of manufacturing the same
US8969106B2 (en) Laser irradiation apparatus and method of manufacturing organic light-emitting display apparatus using the same
KR20110057985A (ko) 플렉서블 디스플레이 장치 및 그의 제조방법
US20060001092A1 (en) Thin film transistor (TFT) and flat panel display including TFT
KR101728486B1 (ko) 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 플렉시블 디스플레이 장치
KR20080078409A (ko) 평판 디스플레이 장치 및 그 제조 방법
KR100696507B1 (ko) 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 상기 박막트랜지스터를 구비한 평판 표시장치
KR20070096088A (ko) 유기 발광 표시장치의 제조 방법
KR100696509B1 (ko) 평판 표시장치 및 그 제조방법
KR101202343B1 (ko) 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법
KR101225347B1 (ko) 폴리실리콘막 제조 방법, 그를 이용한 박막트랜지스터 및유기전계발광표시장치 제조 방법
KR100696548B1 (ko) 평판 표시장치 및 그 제조방법
KR100719567B1 (ko) 평판 표시장치 및 그 제조방법
KR100759555B1 (ko) 평판 표시장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee