JP5020276B2 - 薄膜トランジスタ及びそれを備える平板表示装置 - Google Patents

薄膜トランジスタ及びそれを備える平板表示装置 Download PDF

Info

Publication number
JP5020276B2
JP5020276B2 JP2009048292A JP2009048292A JP5020276B2 JP 5020276 B2 JP5020276 B2 JP 5020276B2 JP 2009048292 A JP2009048292 A JP 2009048292A JP 2009048292 A JP2009048292 A JP 2009048292A JP 5020276 B2 JP5020276 B2 JP 5020276B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
channel layer
substrate
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009048292A
Other languages
English (en)
Other versions
JP2009212520A (ja
Inventor
載 興 河
英 宇 宋
鍾 ▲赤▼ 李
容 鐸 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2009212520A publication Critical patent/JP2009212520A/ja
Application granted granted Critical
Publication of JP5020276B2 publication Critical patent/JP5020276B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、薄膜トランジスタ及びそれを備える平板表示装置に関し、特に非晶質の12CaO・7Al(C12A7)を含むチャンネル層を備えた薄膜トランジスタ及びそれを備える平板表示装置に関する。
電界効果型トランジスタは、ゲート電極、ソース電極及びドレイン電極を備え、チャンネル層内、すなわちソース及びドレイン電極の間に流れる電流がゲート電極に電圧を印加することによって制御される能動素子である。特に、セラミック、ガラスまたはプラスチックなどの絶縁基板上の薄い膜をチャンネル層として使用する電界効果型トランジスタは、薄膜トランジスタ(Thin Film Transistor;TFT)と呼ばれる。
TFTは、薄い膜技術を利用しているため、比較的大面積を有する基板上への形成が容易であるという利点があり、液晶表示素子(LCD)などの平板表示装置の駆動素子として広く使われている。すなわち、平面表示装置では、基板上に形成したTFTを利用してそれぞれの画像ピクセルのオン/オフが行われる。特に将来の高性能の有機発光装置などでは、TFTによりピクセル電流が有効に制御されると予想される。また、画像の全体を駆動及び制御するTFT回路を画像表示領域の周辺の基板上に形成して、さらに高性能の液晶表示装置が実現されている。
TFTとして現在最も広く使われるものは、多結晶シリコン膜または非晶質シリコン膜をチャンネル層の材料として使用したものであり、例えば下記特許文献1に開示されている。しかし、非晶質シリコンや多結晶シリコンの場合、高温プロセスが要求されるので、高温で溶融する虞のあるプラスチック板やフィルムの基板上に形成することは困難である。
プラスチックフィルム上に低温で成膜可能な材料としてペンタセンのような有機半導体膜などが開発されている。この有機半導体は、いずれも芳香環を有しており、結晶化した時に芳香環の積層方向から大きいキャリア移動度が得られる。しかし、ペンタセンなどの有機半導体は、熱的安定性が低いという問題がある。前記薄膜トランジスタのソース及びドレイン電極をなす物質と有機半導体層をなす物質との仕事関数差により、それらの間のオーミックコンタクトがほとんど不可能である。また、ソース及びドレイン電極は、通常では無機物で形成され、有機半導体層は、有機物で形成されるので、ソース及びドレイン電極と有機半導体層との間の接着力も満足すべきレベルに達しない。
韓国公開特許第1997−0013427号公報
本発明の目的は、非晶質の12CaO・7Al(C12A7)を含むチャンネル層を備えた薄膜トランジスタを提供するところにある。
本発明の他の目的は、前記薄膜トランジスタを利用した平板表示装置を提供するところにある。
前記目的を達成するために、本発明では、基板上に形成されたゲート電極、前記ゲート電極と絶縁されたソース及びドレイン電極、前記ゲート電極と絶縁され、前記ソース及びドレイン電極と電気的に連結されたチャンネル層、及び前記チャンネル層と前記ゲート電極との間に介在された絶縁層を備え、前記チャンネル層は、非晶質の12CaO・7Al(C12A7)を含むことを特徴とする薄膜トランジスタを提供する。
また前記目的を達成するために、本発明では、基板上に形成されたソース及びドレイン電極、前記ソース及びドレイン電極と絶縁されたゲート電極、前記ソース及びドレイン電極と電気的に連結され、前記ゲート電極と絶縁されたチャンネル層、及び前記チャンネル層と前記ゲート電極との間に介在された絶縁層を備え、前記チャンネル層は、非晶質の12CaO・7Al(C12A7)を含むことを特徴とする薄膜トランジスタを提供する。
本発明の一具現例において、前記チャンネル層の厚さは、5乃至200nmであるのが好ましい。
本発明の他の具現例において、前記チャンネル層は、前記絶縁層上に蒸着された12CaO・7Alフィルムを100乃至600℃で熱処理して形成されるのが好ましい。
本発明の他の具現例において、前記基板は、SUS基板、プラスチック基板またはガラス基板であるのが好ましい。
本発明の他の具現例において、前記チャンネル層のエネルギーバンド値は、3乃至3.5eVであるのが好ましい。
前記他の目的を達成するために、本発明では、前述した薄膜トランジスタ及び表示装置を備えた平板表示装置を提供する。
本発明の一具現例において、前記表示装置は、有機発光装置(OLED)または液晶表示装置(LCD)であるのが好ましい。
本発明によれば、非晶質の12CaO・7Al(C12A7)を含むチャンネル層を備えた薄膜トランジスタを提供できる。また、非晶質の12CaO・7Al(C12A7)を含むチャンネル層を備えた薄膜トランジスタを利用した平板表示装置を提供できる。
本発明の一具現例による薄膜トランジスタの構造を概略的に示す図面である。 本発明の他の具現例による薄膜トランジスタの構造を概略的に示す図面である。 本発明の一具現例による薄膜トランジスタを備えた平板表示装置の断面図である。 本発明の一具現例による薄膜トランジスタに形成されるチャンネル層のXRD分析結果を示すスペクトル特性図である。 チャンネル層形成用のスパッタターゲットに使われた12CaO・7Al粉末のXRD分析結果を示すスペクトル特性図である。 本発明の一具現例による薄膜トランジスタに形成されるチャンネル層の屈折率及び吸収係数を波長によって測定した結果を示すグラフである。 本発明の一具現例による薄膜トランジスタの電流−電圧特性を示すグラフである。
本発明による薄膜トランジスタは、12CaO・7Al(C12A7)で形成された非晶質膜のチャンネル層を備える。前記チャンネル層を備えた本発明による薄膜トランジスタの一具現例は、図1に示されている。
図1において、基板11には、BaTiO,LaAlO,MgOなどの金属酸化物、SUS基板、ガラス基板またはプラスチック基板が使われる。前記基板の上部には、SiOxなどで形成されたバッファ層11´が形成される。このバッファ層11’は省略されてもよい。前記バッファ層上に形成されたゲート電極12は、Au,Ag,Cu,Ni,Pt,Pd,Al,Mo,Nd,W,ITO及びIZOからなる群から選択された一つ以上の金属または合金で形成されるが、これらに限定されるものではない。前記金属のうち二つ以上の金属の合金で形成されることも可能である。絶縁層13は、前記ゲート電極を覆うように形成されている。前記絶縁層13の上部には、ソース及びドレイン電極14a及び14bがそれぞれ形成されている。このソース及びドレイン電極14a及び14bは、図1に示すように、一定部分のゲート電極12と重なるようにするが、必ずしもこれに限定されるものではない。前記ソース及びドレイン電極14a及び14bは、例えば、Au,Pd,Pt,Ni,Rh,Ru,Ir,Os,ITO,Mo,MoW,IZO,Al及びTiからなる群から選択された一つ以上の金属または合金で形成されるが、これらに限定されるものではない。前記金属のうち二つ以上の金属の合金も使用可能である。前記ソース及びドレイン電極14a及び14bの間には、ソース/ドレイン領域を電気的に連結するチャンネル層15が形成される。一方、図1には、チャンネル層15がソース及びドレイン電極14a及び14bの下部に形成されているが、チャンネル層15がソース及びドレイン電極14a及び14bの上部に形成されてもよい。
チャンネル層15は、非晶質の12CaO・7Alで形成される。チャンネル層15は、12CaO・7Alがスパッタリングなどの方法により常温で蒸着されたフィルムを100乃至600℃、望ましくは、100乃至400℃、さらに望ましくは、300乃至400℃で熱処理する工程により形成される。チャンネル層を形成する過程において、前記熱処理工程以後にそれ以上の工程は省略するので、本発明による薄膜トランジスタは、さらに簡便に製作される。
図4は、本発明の薄膜トランジスタに使われるチャンネル層をガラス基板と共にXRDで分析したスペクトルを示す。チャンネル層としては、後述する薄膜1及び薄膜2を用いた。ここでは、簡単に説明するが、薄膜1及び薄膜2は、ガラス基板上に12CaO・7Alのスパッタターゲットを利用し所定の条件下で得られた結果物を所定の温度で熱処理することによって、生成された厚さ29nm及び50nmの薄膜である。後述の実施例における物性評価にて説明する。なお、図4を参照すれば、本発明による薄膜トランジスタのチャンネル層は、ガラス基板と同様に非晶質状態であることを確認できる。
このように、非晶質の12CaO・7Alで形成されたチャンネル層は、比較的低い温度で形成されるため、本発明による薄膜トランジスタには、BaTiO,LaAlO,MgOなどの金属酸化物で形成された基板だけでなく、SUS基板、ガラス基板またはプラスチック基板などが使われる。
また、このように、チャンネル層は、低い温度で形成されるので、200nm以下の厚さに薄く形成することが可能であり、望ましくは、チャンネル層の厚さは、5乃至200nm、さらに望ましくは、5乃至100nmである。前記チャンネル層の厚さが5nm未満であれば、薄膜が均一に形成されず、200nmを超えれば、製造工程及び電気的特性面で望ましくない。
結晶性の12CaO・7Alのエネルギーバンド値が6.4乃至6.7eVであるのに対し、本発明の薄膜トランジスタに形成された非晶質のチャンネル層のエネルギーバンド値が3乃至4eV、さらに望ましくは、3乃至3.5eV範囲である。このように低い範囲のエネルギーバンド値を有するチャンネル層を備えた薄膜トランジスタは、さらに優れた電気的特性を有する。一方、エネルギーバンド値が3eV未満であれば、可視光吸収により可視光表示装置に使用できないので望ましくない。
図2には、本発明による薄膜トランジスタの他の具現例が示されている。まず、金属、ガラス、プラスチックなどで形成される基板11上には、ソース及びドレイン電極14a及び14bが備えられている。前記ソース及びドレイン電極14a及び14bは、チャンネル層15と電気的に連結されているが、前記チャンネル層15をなす物質は前述した通りである。チャンネル層15の上部には、チャンネル層15をゲート電極12と絶縁させる絶縁層13が形成されている。
図2では、チャンネル層15がソース及びドレイン電極14a及び14bの上部に形成されているが、基板11上にチャンネル層が形成され、その上にソース及びドレイン電極が形成されるなど多様な変形が可能であることはいうまでもない。この場合、絶縁層は、ソース/ドレイン電極とゲート電極との間に介在される。
本発明の薄膜トランジスタの製造方法は、図1の薄膜トランジスタの例を挙げれば、基板11上に形成されたゲート電極12の上部に絶縁層13を塗布して、ゲート電極12を絶縁する工程と、絶縁層13の上部にチャンネル層形成用のC12A7フィルムを塗布する工程と、前記C12A7フィルム上にソース及びドレイン電極14a及び14bを形成する工程と、前記結果物を100乃至600℃で熱処理してチャンネル層15を形成する工程と、を含む。
前記のような構造の薄膜トランジスタは、LCDまたは有機発光装置のような平板表示装置に備えられる。
図3は、平板表示装置の一具現例である有機発光装置に本発明の薄膜トランジスタを適用したことを示すものであって、有機発光装置のうち一つの副画素を示すものである。各副画素には、自発光装置として有機発光装置(以下、“EL装置”という)が備えられており、薄膜トランジスタが少なくても一つ以上備えられている。そして、図示していないが、別途のキャパシタがさらに備えられている。この有機発光装置は、EL装置(OLED)の発光色相によって多様な画素パターンを有するが、望ましくは、赤、緑、青色の画素を備える。
このような赤(R)、緑(G)、青色(B)の各副画素は、図3に示すようなTFT構造と自発光装置であるEL装置(OLED)とを有する。そして、薄膜トランジスタを備えるが、この薄膜トランジスタは、前述した実施形態による薄膜トランジスタとなりうる。しかし、必ずしもこれに限定されるものではなく、多様な構造の薄膜トランジスタを備えうる。
図3に示すように、絶縁基板21上には前述した薄膜トランジスタ20が備えられる。薄膜トランジスタ20は、基板21上に形成された所定のパターンのゲート電極22を備え、このゲート電極22の上部には、絶縁層23が形成される。そして、絶縁層23の上部には、ソース及びドレイン電極24a及び24bがそれぞれ形成される。前記ソース及びドレイン電極24a及び24bは、チャンネル層25の上に配置される。チャンネル層25が形成された後には、前記薄膜トランジスタ20を覆うようにパッシべーション膜27が形成されるが、このパッシべーション膜27は、単層または複数層の構造で形成されており、有機物、無機物または有/無機複合物で形成される。前記パッシべーション膜27の上部には、画素定義膜28に応じてEL装置30の有機発光膜32を形成する。前記EL装置30は、電流の流れによって赤、緑、青色の光を発光して所定の画像情報を表示するものであって、薄膜トランジスタ20のソース及びドレイン電極24a及び24bのうちいずれか一つの電極に連結された画素電極31、全体の画素を覆うように備えられた対向電極33、及びそれらの画素電極31と対向電極33との間に配置されて発光する有機発光膜32から構成される。本発明は、必ずしも前記のような構造に限定されるものではなく、多様な有機発光装置の構造がそのまま適用されることはいうまでもない。
前記画素電極31及び対向電極33は、前記有機発光膜32により互いに絶縁されている。この有機発光膜32には発光のために、異なる極性の電圧が印加される。前記有機発光膜32としては、低分子または高分子有機膜が使われるが、低分子有機膜を使用する場合、ホール注入層(Hole Injection Layer:HIL)、ホール輸送層(Hole Transport Layer:HTL)、発光層(Emission Layer:EML)、電子輸送層(Electron Transport Layer:ETL)、電子注入層(Electron Injection Layer:EIL)などが単一あるいは複合の構造で積層されて形成され、使用可能な有機材料も銅フタロシアニン(CuPc)、N,N−ジ(ナフタレン−1−イル)−N,N´−ジフェニル−ベンジジン(NPB)、トリス−8−ヒドロキシキノリンアルミニウム(Alq3)などを始めとして多様に適用可能である。それらの低分子有機膜は、真空蒸着の方法で形成される。高分子有機膜の場合には、ほぼHTL及びEMLで備えられた構造を有し、このとき、前記HTLとしてPEDOTを使用し、EMLとしてポリ−フェニレンビニレン(PPV)系及びポリフルオレン系などを使用する。そのような高分子有機物質は、スクリーン印刷やインクジェット印刷方法などで形成される。前記のような有機発光膜32は、必ずしも前述した具体例に限定されるものではなく、多様な実施形態が適用されることはいうまでもない。
前記画素電極31は、アノード電極として機能し、前記対向電極33は、カソード電極として機能する。液晶表示装置の場合、これとは異なり、前記画素電極31を覆う下部配向膜(図示せず)は、液晶表示装置の下部基板の製造を完成するように、液晶表示装置上に形成される。このように本発明による薄膜トランジスタは、図3のように各副画素に搭載されるか、又は画像を作成しないドライバ回路(図示せず)に搭載されてもよい。
本発明の薄膜トランジスタの製造方法は、前記絶縁層の上部にソース及びドレイン電極を形成する工程と、前記ソース及びドレイン電極を覆うように有機半導体層を形成する工程と、からなる。
本発明の実施例について以下に記述する。しかし、これらの実施例は、本発明の範囲を制限することを目的としたものではない。
<12CaO・7Al薄膜の特性評価>
同じ二つのガラス基板上に12CaO・7Alのスパッタターゲットを利用して、常温で25%の酸素分圧(Ar:40sccm、O:13sccm)及び工程圧力6.0×10−3torrで700WのパワーRF方式でスパッタリングした。結果物を350℃で熱処理することによって、それぞれ厚さ29nm(薄膜1)及び厚さ50nm(薄膜2)の薄膜を得た。
前記薄膜1及び2をXRDで分析して、ガラス基板のXRDスペクトルと共に図4に示した。一方、薄膜形成用のスパッタターゲットに使われた12CaO・7Al粉末のXRD分析結果を図5に示した。図5でスパッタターゲットに使われた12CaO・7Al粉末は結晶性を表すのに対し、ガラス基板に形成された薄膜は、図4のようにいずれも非晶質状態であると確認された。
また、前記薄膜1に対して、波長を異ならせつつ屈折率(n)及び吸収係数(k)を測定して図6に示した。図6を参照すれば、得られた非晶質膜は、360.42nmの波長で最大吸収係数を有することを確認できる。これを関係式
E=hc/λ(h=4.14×10−15eV,c=3×10m/s)
に代入して、前記非晶質膜のエネルギーバンド値として3.45eVを得た。
<薄膜トランジスタの製造>
以下に、薄膜トランジスタの製造に関する実施例1を説明する。シリコン酸化物(SiOx)が形成されたガラス基板を準備した後、その上にMoWからなるゲート電極を200nmの厚さに形成した。次いで、前記ゲート電極の上部にシリコン窒化物(SiNx)を200nmの厚さに蒸着させて絶縁層を形成した。前記絶縁層の上部に12CaO・7Alのスパッタターゲットを使用して、常温で25%の酸素分圧(Ar:40sccm,O:13sccm)及び工程圧力6.0×10−3torrで700Wのパワーでスパッタリングした。結果のフィルム上にIZOを利用してソース及びドレイン電極を150nmの厚さに形成し、それを350℃で熱処理することによって、20nmのチャンネル層を備えた薄膜トランジスタを製作した。
電圧−電流特性の評価は、HP社製のプローブステーションであるHP4155モデルを利用した。得られた薄膜トランジスタの電圧−電流特性を評価して、VDS=0.1Vで測定された線形移動度及びVDS=5.1V及びVDS=10.1Vで測定された飽和移動度を表した。図7に示すように、線形移動度が9.54cm/Vsであり、飽和移動度は1.68cm/Vs、しきい電圧は−9.8Vであり、オン−オフ比が9.67×10であって、前記有機薄膜トランジスタは、優秀な電気的特性を有するということが分かる。
(比較例1)
MgO基板の上部に多結晶の12CaO・7Al薄膜をPLD方式で蒸着した後、1000℃温度で熱処理した。結果の薄膜を600℃温度でH で処理して1000nmのチャンネル層を形成し、その上にPtからなるゲート及びソース電極を40nmに形成した。ゲート及びソース電極の上部にYを350nmの厚さに蒸着させて、絶縁層を形成した。前記絶縁層の上部にAuを300μmの厚さに蒸着してゲート電極を形成して、薄膜トランジスタを製作した。
実施例1と同じ方法で製作された薄膜トランジスタの電圧−電流特性を評価した。電界効果移動度は0.05cm/Vsに止まり、オン−オフ比は10であることが確認された。
前記した実施形態は、例示的なものに過ぎず、当業者ならば、これより多様な変形及び均等な他の実施形態が可能である。したがって、本発明の真の技術的保護範囲は、特許請求の範囲に記載された発明の技術的思想により決まらねばならない。
本発明は、平板表示装置関連の技術分野に適用可能である。
11,21 基板
11´ バッファ層
12,22 ゲート電極
13,23 絶縁層
14a,14b,24a,24b ソース及びドレイン電極
15,25 チャンネル層

Claims (12)

  1. 基板上に形成されたゲート電極と、
    前記ゲート電極と絶縁されたソース及びドレイン電極と、
    前記ゲート電極と絶縁され、前記ソース及びドレイン電極と電気的に連結されたチャンネル層と、
    前記チャンネル層と前記ゲート電極との間に介在された絶縁層とを備え、
    前記チャンネル層は、非晶質の12CaO・7Al(C12A7)を含むことを特徴とする薄膜トランジスタ。
  2. 前記チャンネル層の厚さは、5乃至200nmであることを特徴とする請求項1に記載の薄膜トランジスタ。
  3. 前記チャンネル層は、前記絶縁層上に蒸着された12CaO・7Alフィルムを100乃至600℃で熱処理して形成されたことを特徴とする請求項1に記載の薄膜トランジスタ。
  4. 前記基板は、SUS基板、ガラス基板またはプラスチック基板を備えることを特徴とする請求項1に記載の薄膜トランジスタ。
  5. 前記チャンネル層のエネルギーバンド値は、3乃至3.5eVであることを特徴とする請求項1に記載の薄膜トランジスタ。
  6. 基板上に形成されたソース及びドレイン電極と、
    前記ソース及びドレイン電極と絶縁されたゲート電極と、
    前記ソース及びドレイン電極と電気的に連結され、前記ゲート電極と絶縁されたチャンネル層と、
    前記チャンネル層と前記ゲート電極との間に介在された絶縁層とを備え、
    前記チャンネル層は、非晶質の12CaO・7Alを含むことを特徴とする薄膜トランジスタ。
  7. 前記チャンネル層の厚さは、5乃至200nmであることを特徴とする請求項6に記載の薄膜トランジスタ。
  8. 前記チャンネル層は、前記絶縁層上に蒸着された12CaO・7Alフィルムを100乃至600℃で熱処理して形成されたことを特徴とする請求項6に記載の薄膜トランジスタ。
  9. 前記基板は、SUS基板、ガラス基板またはプラスチック基板を備えることを特徴とする請求項6に記載の薄膜トランジスタ。
  10. 前記チャンネル層のエネルギーバンド値は、3乃至3.5eVであることを特徴とする請求項6に記載の薄膜トランジスタ。
  11. 請求項1乃至10のうちいずれか一項に記載の薄膜トランジスタ及び表示装置を備えることを特徴とする平板表示装置。
  12. 前記表示装置は、有機発光装置または液晶表示装置であることを特徴とする請求項11に記載の平板表示装置。
JP2009048292A 2008-03-03 2009-03-02 薄膜トランジスタ及びそれを備える平板表示装置 Active JP5020276B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080019692A KR100918404B1 (ko) 2008-03-03 2008-03-03 박막 트랜지스터 및 이를 이용한 평판 표시 장치
KR10-2008-0019692 2008-03-03

Publications (2)

Publication Number Publication Date
JP2009212520A JP2009212520A (ja) 2009-09-17
JP5020276B2 true JP5020276B2 (ja) 2012-09-05

Family

ID=40671167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009048292A Active JP5020276B2 (ja) 2008-03-03 2009-03-02 薄膜トランジスタ及びそれを備える平板表示装置

Country Status (6)

Country Link
US (1) US8067770B2 (ja)
EP (1) EP2099074B1 (ja)
JP (1) JP5020276B2 (ja)
KR (1) KR100918404B1 (ja)
CN (1) CN101527321B (ja)
DE (1) DE602009000232D1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5106313B2 (ja) * 2008-08-13 2012-12-26 独立行政法人科学技術振興機構 C12a7エレクトライドからなる導電性素子材料表面に対するオーミック接合形成方法
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
CN102473732B (zh) * 2009-07-27 2015-09-16 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
US8884282B2 (en) * 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5977523B2 (ja) * 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
WO2013191210A1 (ja) * 2012-06-20 2013-12-27 国立大学法人東京工業大学 C12a7エレクトライドの薄膜の製造方法、およびc12a7エレクトライドの薄膜
JP6284157B2 (ja) * 2012-06-20 2018-02-28 国立研究開発法人科学技術振興機構 有機エレクトロルミネッセンス素子
CN102955312B (zh) * 2012-11-14 2015-05-20 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102029072B1 (ko) * 2012-12-28 2019-10-07 엘지디스플레이 주식회사 플렉시블 표시장치 및 그 제조방법
KR102048892B1 (ko) 2013-05-15 2019-11-27 삼성디스플레이 주식회사 무기 산화물 박막 및 그 제조방법
JP6149725B2 (ja) * 2013-05-28 2017-06-21 旭硝子株式会社 半導体装置および半導体装置の製造方法
DE102015103651B4 (de) * 2015-03-12 2017-11-16 Osram Oled Gmbh Verfahren zur Herstellung von elektrisch leitenden Strukturen und organische Leuchtdiode
KR102442616B1 (ko) 2015-04-08 2022-09-14 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN108963109B (zh) * 2018-06-29 2020-10-09 云谷(固安)科技有限公司 一种有机电致发光装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0154817B1 (ko) 1995-08-25 1998-10-15 김광호 액정 표시 장치용 박막 트랜지스터 및 그 제조 방법
EP1500631B1 (en) * 2002-04-19 2017-08-02 Japan Science and Technology Agency Hydrogen-containing electrically conductive inorganic compound
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR100615235B1 (ko) * 2004-08-05 2006-08-25 삼성에스디아이 주식회사 유기 박막 트랜지스터군들 및 이를 구비한 평판 디스플레이 장치
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP2008227316A (ja) * 2007-03-14 2008-09-25 Seiko Epson Corp 半導体装置、半導体装置の製造方法および電子機器

Also Published As

Publication number Publication date
CN101527321B (zh) 2013-03-20
KR100918404B1 (ko) 2009-09-24
EP2099074A1 (en) 2009-09-09
DE602009000232D1 (de) 2010-11-11
EP2099074B1 (en) 2010-09-29
CN101527321A (zh) 2009-09-09
US20090218570A1 (en) 2009-09-03
US8067770B2 (en) 2011-11-29
KR20090094626A (ko) 2009-09-08
JP2009212520A (ja) 2009-09-17

Similar Documents

Publication Publication Date Title
JP5020276B2 (ja) 薄膜トランジスタ及びそれを備える平板表示装置
CN1819299B (zh) 薄膜晶体管、包括薄膜晶体管的平板显示器以及制造薄膜晶体管和平板显示器的方法
JP4652951B2 (ja) 有機発光素子及び前記有機発光素子の製造方法
US20150064858A1 (en) Method of manufacturing organic light emitting display apparatus
US20110198598A1 (en) Organic light emitting display apparatus and method of manufacturing the same
US7470931B2 (en) Thin film transistor and flat panel display using the same
US8030844B2 (en) Flat panel display and method of manufacturing the same
KR20110062382A (ko) 플렉서블 디스플레이 장치의 제조 방법
US20050269562A1 (en) Thin film transistor (TFT) and flat display panel having the thin film transistor (TFT)
KR20110057985A (ko) 플렉서블 디스플레이 장치 및 그의 제조방법
CN102280467A (zh) 有机发光显示器及其制造方法
US9425214B2 (en) Thin film transistor substrate, method of manufacturing the same, and organic light emitting diode display using the same
US20060255336A1 (en) Thin film transistor and method of manufacturing the same
US20140312315A1 (en) Back plane of flat panel display and method of manufacturing the same
KR101728486B1 (ko) 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 플렉시블 디스플레이 장치
US20150028300A1 (en) Thin film transistor, organic light-emitting display apparatus including the same, and method of manufacturing the thin film transistor
KR100592302B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치
KR100603329B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100669702B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100696507B1 (ko) 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 상기 박막트랜지스터를 구비한 평판 표시장치
KR101193176B1 (ko) 평판 표시장치의 제조 방법 및 평판 표시장치
KR100719567B1 (ko) 평판 표시장치 및 그 제조방법
KR100592270B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100647629B1 (ko) 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의제조방법, 및 이에 따라 제조된 평판 표시장치

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120529

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120612

R150 Certificate of patent or registration of utility model

Ref document number: 5020276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250