KR101202343B1 - 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법 - Google Patents
다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR101202343B1 KR101202343B1 KR1020050120909A KR20050120909A KR101202343B1 KR 101202343 B1 KR101202343 B1 KR 101202343B1 KR 1020050120909 A KR1020050120909 A KR 1020050120909A KR 20050120909 A KR20050120909 A KR 20050120909A KR 101202343 B1 KR101202343 B1 KR 101202343B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon film
- amorphous silicon
- thin film
- film transistor
- layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 28
- 239000010408 film Substances 0.000 claims abstract description 103
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 61
- 238000002425 crystallisation Methods 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 230000008025 crystallization Effects 0.000 claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 claims abstract description 22
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 239000007790 solid phase Substances 0.000 claims description 8
- 238000003825 pressing Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 70
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 239000004033 plastic Substances 0.000 description 8
- 229920003023 plastic Polymers 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 7
- 239000011368 organic material Substances 0.000 description 7
- 229920000642 polymer Polymers 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- -1 for example Substances 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000012044 organic layer Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000004697 Polyetherimide Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000011888 foil Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229920001601 polyetherimide Polymers 0.000 description 3
- 238000007711 solidification Methods 0.000 description 3
- 230000008023 solidification Effects 0.000 description 3
- 229920008347 Cellulose acetate propionate Polymers 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Inorganic materials [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 2
- 229920000058 polyacrylate Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920002098 polyfluorene Polymers 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- YOZHUJDVYMRYDM-UHFFFAOYSA-N 4-(4-anilinophenyl)-3-naphthalen-1-yl-n-phenylaniline Chemical compound C=1C=C(C=2C(=CC(NC=3C=CC=CC=3)=CC=2)C=2C3=CC=CC=C3C=CC=2)C=CC=1NC1=CC=CC=C1 YOZHUJDVYMRYDM-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229920002284 Cellulose triacetate Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001374 Invar Inorganic materials 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910016048 MoW Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 229920002873 Polyethylenimine Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- NNLVGZFZQQXQNW-ADJNRHBOSA-N [(2r,3r,4s,5r,6s)-4,5-diacetyloxy-3-[(2s,3r,4s,5r,6r)-3,4,5-triacetyloxy-6-(acetyloxymethyl)oxan-2-yl]oxy-6-[(2r,3r,4s,5r,6s)-4,5,6-triacetyloxy-2-(acetyloxymethyl)oxan-3-yl]oxyoxan-2-yl]methyl acetate Chemical compound O([C@@H]1O[C@@H]([C@H]([C@H](OC(C)=O)[C@H]1OC(C)=O)O[C@H]1[C@@H]([C@@H](OC(C)=O)[C@H](OC(C)=O)[C@@H](COC(C)=O)O1)OC(C)=O)COC(=O)C)[C@@H]1[C@@H](COC(C)=O)O[C@@H](OC(C)=O)[C@H](OC(C)=O)[C@H]1OC(C)=O NNLVGZFZQQXQNW-ADJNRHBOSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229920002301 cellulose acetate Polymers 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- XCJYREBRNVKWGJ-UHFFFAOYSA-N copper(II) phthalocyanine Chemical compound [Cu+2].C12=CC=CC=C2C(N=C2[N-]C(C3=CC=CC=C32)=N2)=NC1=NC([C]1C=CC=CC1=1)=NC=1N=C1[C]3C=CC=CC3=C2[N-]1 XCJYREBRNVKWGJ-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910001026 inconel Inorganic materials 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- IBHBKWKFFTZAHE-UHFFFAOYSA-N n-[4-[4-(n-naphthalen-1-ylanilino)phenyl]phenyl]-n-phenylnaphthalen-1-amine Chemical compound C1=CC=CC=C1N(C=1C2=CC=CC=C2C=CC=1)C1=CC=C(C=2C=CC(=CC=2)N(C=2C=CC=CC=2)C=2C3=CC=CC=C3C=CC=2)C=C1 IBHBKWKFFTZAHE-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- ILJSQTXMGCGYMG-UHFFFAOYSA-N triacetic acid Chemical compound CC(=O)CC(=O)CC(O)=O ILJSQTXMGCGYMG-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Abstract
본 발명은 낮은 결정화 온도 하에서 박막 트랜지스터의 다결정 실리콘막을 제조하기 위한 것으로서, 기판 상에 비정질 실리콘막을 형성하는 단계와, 상기 비정질 실리콘막에 스트레스를 가하면서, 상기 비정질 실리콘막을 결정화시켜, 다결정 실리콘막을 형성하는 단계와, 상기 다결정 실리콘막을 패터닝하여 활성층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법, 이로부터 제조된 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 평판 표시장치에 관한 것이다.
Description
도 1 및 도 2는 각각 비정질 실리콘막을 구비한 기판의 일 구현예들을 각각 도시한 단면도이고,
도 3 내지 도 5는 각각 비정질 실리콘막에 스트레스를 가하는 방법을 개략적으로 설명한 도면들이고,
도 6은 본 발명의 박막 트랜지스터 제조 방법에 따라 제조된 박막 트랜지스터의 일 구현예를 도시한 단면도이고,
도 7은 본 발명의 박막 트랜지스터 제조 방법에 따라 제조된 박막 트랜지스터를 구비한 평판 표시장치의 일 구현예를 도시한 단면도이다.
<주요 도면 부호에 대한 간단한 설명>
1, 10, 101...기판 2, 11, 103...버퍼층
3...게이트 절연막 4...층간 절연막
12...반도체 활성층 13...게이트 전극
14...소스 전극 15...드레인 전극
105...비정질 실리콘막
본 발명은 다결정 실리콘(polycrystalline Si)막을 채용한 박막 트랜지스터의 제조 방법, 박막 트랜지스터 및 이를 구비한 평판 표시장치에 관한 것으로서, 보다 구체적으로는 비정질 실리콘막에 스트레스를 가하면서 이를 결정화시킴으로써 낮은 결정화 온도 하에서 다결정 실리콘막을 형성할 수 있는 박막 트랜지스터를 제조하는 방법, 상기 방법에 따라 제조된 박막 트랜지스터 및 이를 구비한 평판 표시장치에 관한 것이다.
다결정 실리콘은 비정질 실리콘을 결정화시킨 것으로서, 박막 트랜지스터의 채널층으로 널리 사용되고 있다. 박막 트랜지스터의 채널층으로 사용되는 다결정 실리콘막은, 비정질 실리콘막을 다양한 결정화 방법, 예를 들면, 고상 결정화법(Solid Phase Crystallization : SPC), 엑시머 레이저 어닐링법(excimer laser annealing : ELA), 연속 측면 고상화법(Sequential Lateral Solidification : SLS), 금속 유도 결정화법(Metal Induced Crystallization) 또는 금속 유도 측면 결정화법(metal-induced laterla crystalliation : MILC)를 이용하여 결정화시켜 얻을 수 있다.
이 중, 고상 결정화법은 일반적으로, 비정질 실리콘막을 약 600℃의 결정화 온도에서 10시간 이상 방치하는 단계를 포함한다. 따라서, 플렉시블 기판의 재질이 될 수 있는 플라스틱 기판 상에 비정질 실리콘막을 형성한 다음, 고상 결정화법을 수행할 경우, 플라스틱 기판을 이루는 유기물의 융점은 통상적으로 상기 고상 결정화법의 결정화 온도보다 낮으므로, 상기 플라스틱 기판이 손상될 우려가 있는 바, 결정화 온도를 낮출 필요가 있다. 뿐만 아니라, 약 600℃에 달하는 결정화 온도를 유지하기 위한 제조 비용 및 시간을 감축하기 위하여 결정화 온도를 낮출 것이 요구된다.
본 발명이 이루고자 하는 기술적 과제는, 낮은 결정화 온도 하에서 다결정 실리콘막을 형성할 수 있는 박막 트랜지스터의 제조 방법, 상기 방법으로 제조된 박막 트랜지스터 및 이를 구비한 평판 표시장치를 제공하는 것이다.
상기 본 발명의 과제를 해결하기 위하여, 본 발명의 제1태양은,
기판 상에 비정질 실리콘막을 형성하는 단계와, 상기 비정질 실리콘막에 스트레스를 가하면서, 상기 비정질 실리콘막을 결정화시켜, 다결정 실리콘막을 형성하는 단계와, 상기 다결정 실리콘막을 패터닝하여 활성층을 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법을 제공한다.
상기 본 발명의 다른 과제를 해결하기 위하여, 본 발명의 제2태양은,
다결정 실리콘막을 패터닝하여 형성된 활성층과, 상기 활성층과 절연된 게이트 전극과, 상기 활성층과 전기적으로 연결된 소스 및 드레인 전극을 포함하고, 전 술한 바와 같은 박막 트랜지스터 제조 방법에 따라 제조된 박막 트랜지스터를 제공한다.
상기 본 발명의 또 다른 과제를 해결하기 위하여, 본 발명의 제3태양은,
전술한 바와 같은 박막 트랜지스터를 각 부화소에 구비하고, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극에 화소 전극이 접속된 평판 표시장치를 제공한다.
본 발명의 트랜지스터 제조 방법에 따르면, 낮은 결정화 온도 하에서 다결정 실리콘막을 얻을 수 있다. 또한, 박막 트랜지스터의 다결정 실리콘막 제조 비용 및 시간을 단축할 수 있다. 이하, 도면을 참조하여 본 발명을 보다 상세히 설명한다.
본 발명의 박막 트랜지스터 제조 방법은, 기판 상에 비정질 실리콘막을 형성하는 단계와, 상기 비정질 실리콘막에 스트레스를 가하면서, 상기 비정질 실리콘막을 결정화시켜, 다결정 실리콘막을 형성하는 단계와, 상기 다결정 실리콘막을 패터닝하여 활성층을 형성하는 단계를 포함한다.
먼저, 도 1에서와 같이 기판(101) 상에 비정질 실리콘막(105)을 형성한다.
기판(101)은 통상의 평판 표시장치에 사용될 수 있는 기판이라면 특별히 제한되지 않는다. 보다 구체적으로, 상기 기판(101)은 글라스재 기판, 메탈 기판 또는 절연성 고분자로 이루어진 기판일 수 있다. 특히, 플렉서블한 평판 표시장치를 얻기 위하여, 상기 기판(101)은 메탈 호일과 같은 메탈 기판 또는 절연성 고분자로 이루어진 기판일 수 있다.
상기 메탈 기판은 철, 크롬, 니켈, 탄소 및 망간으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다. 보다 구체적으로, 상기 메탈 기판은 예를 들면, 스테인레스 스틸, Ti, Mo, Invar합금, Inconel 합금, 및 Kovar 합금 등으로 구비될 수 있다.
상기 절연성 고분자로 이루어진 플라스틱재의 기판은 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP) 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
특히, 후술되는 바와 같이, 본 발명의 박막 트랜지스터 제조 방법에 따르면 결정화 온도가 획기적으로 낮아지므로, 결정화 온도에 따른 기판 변형 등의 문제없이도, 전술한 바와 같은 절연성 고분자로 이루어진 플라스틱재 기판을 효과적으로 사용할 수 있다.
상기 기판(101) 상에는, 도 2에 도시된 바와 같이 평탄화를 위하여 선택적으로, 실리콘 옥사이드 및/또는 실리콘 나이트라드로 이루어진 버퍼층을 더 구비할 수 있다.
상기 비정질 실리콘막(105)은 공지된 다양한 방법을 이용하여 기판(101) 상 에 형성될 수 있다. 이 때, 기판(101) 상에 버퍼층(103)이 구비된 경우, 도 2에서와 같이 버퍼층(103) 상부에 비정질 실리콘막(105)을 형성할 수 있다. 상기 비정질 실리콘막(105)는 예를 들면, 저압 화학 기상 증착법(Low Pressure Chemical Vapor Deposition : LPCVD) 또는 플라즈마 강화 화학 기상 증착법(Plasma Enhanced Chemical Vapor Deposition : PECVD)을 이용하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
이 후, 상기 비정질 실리콘막(105)에 대하여 스트레스를 가하면서, 상기 비정질 실리콘막(105)을 결정화시켜, 다결정 실리콘막을 형성한다.
이와 같이, 비정질 실리콘막(105)에 대하여 스트레스를 가하면서 결정화 공정을 진행할 경우, 결정화 온도를 현저히 감소시킬 수 있다. 비정질 실리콘막에 스트레스를 인가하면서 결정화 공정을 수행할 경우, 결정화 온도 감소는 APL, Vol, 85, No. 6, 2004, pp. 1054-1056 및 Journal Electronic Materials Vol. 33, No. 4, 2004, pp. 353-357을 참조한다. 상기 두 문헌에 따르면, Ge-박막 트랜지스터의 경우, 통상의 결정화 공정을 수행할 경우, 약 400℃의 결정화 온도가 요구되던 것에 비하여, 스트레스를 가하면서 결정화 공정을 수행한 결과, 약 130℃까지 결정화 온도가 감소된다고 보고되어 있는데, 이와 같은 스트레스 인가에 따른 결정화 온도 감소는 비정질 실리콘막 결정화에서도 적용될 수 있다.
바람직하게는, 상기 비정질 실리콘막(105)에 대하여 균일하게 스트레스를 가하면서 결정화 공정을 진행한다. 이는 불균일하게 스트레스를 인가하면서 결정화 공정을 진행할 경우, 비정질 실리콘막 중 스트레스 인가 영역과 스트레스 비인가 영역의 결정화가 서로 상이한 온도 범위에서 진행되게 되는데, 특히 스트레스 인가 영역은 스트레스 비인가 영역보다 낮은 결정화 온도에서 진행될 수 있는 바, 불균일한 결정화가 초래될 수 있기 때문이다. 이는 불량한 문턱 전압, On/Off 비 등을 초래하여, 궁극적으로 박막 트랜지스터의 성능을 저하시킬 수 있다.
상기 비정질 실리콘막(105)에 대하여 스트레스를 인가하는 방법, 바람직하게는 균일하게 스트레스를 인가하는 방법은 도 3 내지 도 5를 참조한다.
도 3은 비정질 실리콘막(105)이 구비된 기판(101)을 원통형 부재(111)에 부착시킴으로써, 상기 비정질 실리콘막(105)에 스트레스를 가하는 방법이 도시되어 있다. 상기 원통형 부재(111)은 곡률 반경이 일정하므로, 이를 둘러싸도록 비정질 실리콘막(105)을 상기 원통형 부재(111)에 부착시키면, 비정질 실리콘막(105)에 균일한 스트레스가 인가될 수 있다.
상기 원통형 부재(111)의 재질은 비정질 실리콘막(105)의 결정화 온도에서도 기판(101)과 화학적으로 반응하지 않으며, 그 형태가 변형되지 않는 것이라면 특별히 제한은 없다. 한편, 상기 비정질 실리콘막(105)을 원통형 부재(111)에 부착시키는 방법으로는, 결정화 후, 원통형 부재(111)와 기판(101)을 용이하게 분리할 수 있는 방법이라면, 특별히 제한은 없다. 예를 들어, 접착제를 이용하거나, 고정용 지그를 이용할 수 있다. 비정질 실리콘막(105)을 부착시켜 비정질 실리콘막(105)에 스트레스를 줄 수 있는 부재로서 도 3에는 원통형 부재(111)를 도시하였으나, 쇄기형 부재 등을 이용할 수 있는 등, 다양한 변형예가 가능하다.
도 4에는 비정질 실리콘막(105)에 대하여 불활성 기체를 주입 (implanting)(114)함으로써, 비정질 실리콘막(105)에 스트레스를 가하는 방법이 도시되어 있다. 주입가능한 불활성 기체의 예에는, Ar, Kr, Xe 기체 등이 포함될 수 있다.
상기 불활성 기체의 주입량은 1014 원자/cm2 내지 1016 원자/cm2의 도즈(dose)량일 수 있다. 상기 이온 주입량이 1014 원자/cm2 미만인 경우, 결정화 온도를 낮출 수 있을 만큼 비정질 실리콘막(105)에 충분한 스트레스를 인가할 수 없다는 문제점이 있고, 불활성 기체의 주입량이 1016 원자/cm2를 초과하는 경우, 제조 비용 및 시간이 지나치게 초과할 수 있다는 문제점이 있을 수 있기 때문이다.
도 5는 비정질 실리콘막(105)에 대하여 프레스(119)를 가압함으로써, 상기 비정질 실리콘막(105)에 스트레스를 가하는 방법을 도시한 것이다.
상기 프레스(119)의 재질은 결정화 온도에서도 상기 비정질 실리콘막(105)과 반응하지 않으며, 비정질 실리콘막(105)과 접촉하는 영역이 변형되지 않는다면, 특별히 제한은 없다.
비정질 실리콘막에 스트레스를 인가하는 방법은 상기 도 3 내지 5를 참조하여 설명하였으나, 다양한 변형예가 가능함은 물론이다. 또한, 도 3 내지 도 5에서는 기판 상부에 구비된 비정질 실리콘막에 스트레스를 인가하는 방법을 설명하였으나, 이는 도 2에 도시된 바와 같이, 버퍼층 상부에 구비된 비정질 실리콘막에 대하여도 적용될 수 있다.
전술한 바와 같이 비정질 실리콘막에 스트레스를 인가하면서, 상기 비정질 실리콘막을 결정화시켜, 다결정 실리콘막을 형성한다.
상기 다결정 실리콘막 형성 단계에 사용되는 결정화 방법은 고상 결정화법(Solid Phase Crystallization : SPC), 엑시머 레이저 어닐링법(excimer laser annealing : ELA), 연속 측면 고상화법(Sequential Lateral Solidification : SLS), 금속 유도 결정화법(Metal Induced Crystallization) 또는 금속 유도 측면 결정화법(metal-induced laterla crystalliation : MILC) 등과 같이 특별히 제한되지는 않으나, 이 중, 고상 결정화법이 가장 바람직하다.
통상적인 고상 결정화법에 따르면, 먼저 고온, 예를 들면 600℃ 이상의 온도에서 약 10시간 이상 비정질 실리콘막을 열처리하여, 비정질 실리콘을 용융시킨 다음, 이를 냉각시키면서 다결정 실리콘이 생성되도록 한다.
이와 같이, 비정질 실리콘막에 스트레스를 인가하면서 결정화를 실시함으로써 결정화 온도를 낮출 수 있는 바, 글라스재 기판 및 메탈 호일은 물론, 열에 취약한 플라스틱재 기판도 사용가능하다. 따라서, 보다 다양한 재료로 플렉시블 기판을 효과적으로 구현할 수 있다. 또한, 결정화 온도의 감소로 인하여, 고온의 결정화 온도를 유지할 필요가 없으므로 박막 트랜지스터 제조에 소요되는 비용 및 시간을 절감할 수 있게 된다.
본 발명은 다결정 실리콘막을 패터닝하여 형성된 활성층과, 상기 활성층에 절연된 게이트 전극과, 상기 활성층에 전기적으로 연결된 소스 및 드레인 전극을 포함하고, 전술한 바와 같은 박막 트랜지스터 제조 방법에 따라 제조된 박막 트랜지스터를 제공한다. 도 6은 본 발명의 일실시예에 따른 박막 트랜지스터의 제조 방법에 따라 제조된 박막 트랜지스터를 도시한 단면도이다.
도 6을 참조하면, 기판(1)상에 버퍼층(2)이 형성되어 있다. 상기 기판(1)은 전술한 바와 같이 글라스재 기판, 메탈 포일 또는 절연성 고분자로 이루어진 플라스틱재 기판일 수 있다. 버퍼층(2)의 상부에는 게이트 절연막(3)이 구비되고, 게이트 절연막(3) 상부의 소정 영역에는 도전성 금속막으로 게이트 전극(13)이 형성되어 있다. 상기 게이트 전극은 MoW, Al, Cr, Al/Cu 등의 도전성 금속막으로 이루어져 있으나, 이에 한정되지 않는다. 상기 게이트 전극(13)이 형성되는 영역은 반도체 활성층인 다결정 실리콘막(12)의 채널 영역(C1)에 대응된다. 상기 다결정 실리콘막(12)은 전술한 바와 같이 비정질 실리콘막에 스트레스를 인가하면서 결정화된 것이다. 한편, D1은 드레인 영역을 표시한 것이고 S1은 소스 영역을 표시한 것이다. 게이트 전극(13)의 상부로는 층간 절연막(4)이 형성되어 있으며, 이 층간 절연막(4)과 게이트 절연막(3)에 콘택 홀이 천공된 상태에서 소스 전극(14) 및 드레인 전극(15)이 상기 층간 절연막(4)의 상부에 형성되어 있다.
본 발명의 박막 트랜지스터 제조 방법에 따라 제조된 박막 트랜지스터는 각종 평판 표시장치 등에 유용하게 사용될 수 있다. 보다 구체적으로, 상기 박막 트랜지스터는 평판 표시장치의 각 화소에 구비되며, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극은 화소 전극에 접속된 형태로 사용될 수 있다. 평판 표시장치에는 예를 들면, 플라즈마 평판 표시장치(Plasma Display Panel:PDP), 액정 표시장치(Liquid Crystal Display:LCD), 이 중, 유기 발광 표시장치(Organic Light Emitting Device) 등이 포함된다.
이 중, 유기 발광 표시장치의 일구현예는 복수 개의 화소로 구비된 발광 소자; 상기 각 화소에 적어도 하나 이상 구비되는 것으로서, 실리콘 박막으로 구비되어 채널 영역과 소스 및 드레인 영역을 구비한 활성층과, 상기 활성층 상부에 위치하고, 절연막으로 구비된 게이트 절연막과, 상기 게이트 절연막의 상부의 상기 채널 영역에 대응되는 영역에 도전막으로 구비된 게이트 전극을 포함하는 박막 트랜지스터; 및 상기 게이트 전극과 전기적으로 연결된 게이트 라인을 포함할 수 있다.
보다 구체적으로, 도 7은 본 발명을 따르는 박막 트랜지스터를 구비한 유기 발광 표시장치의 일 구현예의 단면도를 개략적으로 도시한 것이다. 도 7에 따르면, 기판(10) 상부에 버퍼층(11)이 형성되어 있다. 상기 기판(10)은 전술한 바와 같으며, 버퍼층(11) 평탄성 및/또는 절연성을 고려하여 선택적으로 구비될 수 있는 것이다.
상기 버퍼층(11) 상부에 박막 트랜지스터(TFT)의 반도체 활성층(31)을 형성한다. 상기 박막 트랜지스터(TFT)는 구동 TFT가 될 수 있으나, 반드시 이에 한정되는 것은 아니며, 회로가 보다 복잡해질 경우, 또 다른 스위칭 TFT일 수 있다.
상기 반도체 활성층(31)은 본 발명의 박막 트랜지스터 제조 방법에 따라 형성된 다결정 실리콘막일 수 있다. 상기 반도체 활성층(31)을 이루는 다결정 실리콘막은 본 발명에 따라 비정질 실리콘막에 스트레스를 인가하면서 결정화된 것이다.
반도체 활성층(31)이 형성된 후에는, 반도체 활성층(31)의 채널 영역에 대응되는 영역 상부에 게이트 절연막(32)을 개재한 게이트 전극(33)이 배치되고, 전체 기판을 덮도록 층간 절연막(34)이 형성된다.
그리고, 층간 절연막(34)에 콘택 홀(34a)을 형성하고, 소스/드레인 전극(35)을 층간 절연막(34) 상에 형성한다. 소스/드레인 전극(35)은 콘택 홀을 통해 반도체 활성층(31)에 콘택된다.
이러한 박막 트랜지스터(TFT)의 구조는 반드시 도 7에 따른 실시예에 한정되지 않으며, 바텀 게이트 구조 등 다양한 박막 트랜지스터 구조가 모두 적용 가능함은 물론이다.
이렇게 박막 트랜지스터(TFT)가 형성된 후에는, 이 박막 트랜지스터(TFT)를 덮도록 평탄화막(36)이 형성되는 데, 이 평탄화막(36)은 유기물 및/또는 무기물의 단일 또는 복합층으로 형성될 수 있다.
이 평탄화막(36)에 비아 홀(36a)을 형성하고, 유기 발광 소자(OLED)의 제1전극층(21)을 평탄화막(36) 상에 형성한다. 이에 따라, 제1전극층(21)은 박막 트랜지스터(TFT)의 소스/드레인 전극(35) 중 어느 하나와 연결된다.
다음으로, 평탄화막(36) 및 제1전극층(21)을 덮도록 화소정의막(37)이 형성된 후, 화소정의막(37)에 제1전극층(21)의 소정 부분이 노출되도록 개구(37a)를 형성한다. 화소정의막(37)도 전술한 평탄화막(36)과 같이, 유기물 및/또는 무기물의 단일 또는 복합층으로 형성될 수 있는 데, 표면의 평탄도를 높이기 위해 바람직하게는 유기물로 형성될 수 있다.
이렇게 노출된 제1전극층(21) 상에 유기 발광층(22) 및 제2전극층(23)을 순차로 형성한다.
상기 제 1 전극층(21)은 애노드 전극의 기능을 하고, 상기 제 2 전극층(23)은 캐소드 전극의 기능을 할 수 있는 데, 제1전극층(21)은 각 화소의 크기에 대응되도록 패터닝될 수 있고, 제2전극층(23)은 전체 화소들을 덮도록 형성될 수 있다.
배면 발광형(bottom emission type)일 경우, 상기 제 1 전극층(21)은 투명 전극인 ITO, IZO, In2O3, 및 ZnO 등으로 구비될 수 있고, 제 2 전극층(23)은 Al, Cr, Mg, Ag 등의 금속재로 구비될 수 있다.
전면 발광형(top emission type)일 경우, 상기 제1전극층(21)은 반사형 전극으로 사용될 수 있는 데, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3를 형성할 수 있다. 그리고, 상기 제 2 전극층(24)은 투명 전극으로 구비될 수 있는데, 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Mg, 및 이들의 화합물이 유기 발광층(22)을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다.
상기 제1전극층(21) 및 제2전극층(23)은 반드시 전술한 물질로 형성되는 것에 한정되지 않으며, 전도성 유기물이나, 도전성 페이스트 등으로 형성할 수도 있다.
상기 유기 발광층(22)은 저분자 또는 고분자 유기층이 사용될 수 있는 데, 저분자 유기층을 사용할 경우 정공 주입층(HIL: Hole Injection Layer), 정공 수송층(HTL: Hole Transport Layer), 유기 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기층은 진공증착의 방법으로 형성된다.
고분자 유기층의 경우에는 대개 정공 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 정공 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
이렇게 유기 발광 소자(OLED)를 형성한 후에는, 그 상부를 밀봉하여 외기로부터 차단한다.
본 발명을 따르는 박막 트랜지스터 및 이를 구비한 평판 표시장치를 도 6 및 도 7을 참조하여 설명하였으나, 이는 본 발명을 설명하기 위한 예시에 불과한 것으로서, 다양한 변형예가 가능함은 물론이다.
본 발명의 박막 트랜지스터 제조 방법에 따르면, 비정질 실리콘막에 스트레스를 인가하면서 비정질 실리콘막을 결정화하는 바, 결정화 온도를 낮출 수 있다. 따라서, 비교적 융점이 낮은 플라스틱재 기판의 사용도 가능하며, 박막 트랜지스터 제조 비용 및 시간도 절감할 수 있다. 이를 이용하면 우수한 전기적 특성을 구현할 수 있는 박막 트랜지스터를 제조할 수 있으며, 상기 박막 트랜지스터를 이용하면 신뢰성이 향상된 평판 표시장치를 얻을 수 있다.
Claims (8)
- 기판 상에 비정질 실리콘막을 형성하는 단계;상기 비정질 실리콘막에 대하여 프레스를 가압함으로써 상기 비정질 실리콘막에 스트레스를 가하면서, 상기 비정질 실리콘막을 결정화시켜, 다결정 실리콘막을 형성하는 단계; 및상기 다결정 실리콘막을 패터닝하여 활성층을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법.
- 삭제
- 삭제
- 삭제
- 제1항에 있어서,상기 기판과 비정질 실리콘막 사이에 버퍼층을 더 구비한 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 제1항에 있어서,상기 다결정 실리콘막 형성 단계를 고상결정화(Solid Phase Crystallization : SPC)를 이용하여 수행하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
- 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050120909A KR101202343B1 (ko) | 2005-12-09 | 2005-12-09 | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050120909A KR101202343B1 (ko) | 2005-12-09 | 2005-12-09 | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070060839A KR20070060839A (ko) | 2007-06-13 |
| KR101202343B1 true KR101202343B1 (ko) | 2012-11-16 |
Family
ID=38356807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050120909A KR101202343B1 (ko) | 2005-12-09 | 2005-12-09 | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101202343B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353139A (ja) * | 2001-05-29 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 薄膜の形成方法および薄膜トランジスタの製造方法 |
-
2005
- 2005-12-09 KR KR1020050120909A patent/KR101202343B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002353139A (ja) * | 2001-05-29 | 2002-12-06 | Matsushita Electric Ind Co Ltd | 薄膜の形成方法および薄膜トランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070060839A (ko) | 2007-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9295168B2 (en) | Flexible display device | |
| US8766271B2 (en) | Flexible display apparatus | |
| US9448757B2 (en) | Array substrate for flexible display device | |
| KR101885329B1 (ko) | 박막트랜지스터 기판 및 이를 포함하는 유기 발광 표시 장치 | |
| US10396140B2 (en) | Thin film transistor including a vertical channel and display apparatus using the same | |
| US9406904B2 (en) | Organic light-emitting display apparatus and method of manufacturing the same | |
| US9147858B2 (en) | Flat panel display apparatus and organic light-emitting display apparatus | |
| US9806285B2 (en) | Organic light-emitting diode display and manufacturing method thereof | |
| JP5020276B2 (ja) | 薄膜トランジスタ及びそれを備える平板表示装置 | |
| US20120091459A1 (en) | Organic Light Emitting Display Device and Manufacturing Method Thereof | |
| US9184224B2 (en) | Organic light-emitting diode display and manufacturing method thereof | |
| KR20140124284A (ko) | 씰링부를 가지는 디스플레이 장치와, 이의 제조 방법 | |
| US9425214B2 (en) | Thin film transistor substrate, method of manufacturing the same, and organic light emitting diode display using the same | |
| KR20140126439A (ko) | 투명 플렉시블 표시장치의 제조방법 및 이를 이용한 투명 플렉시블 표시장치 | |
| US20150102300A1 (en) | Organic light emitting display apparatus and method of manufacturing the same | |
| US20070099356A1 (en) | Flat panel display device and method of manufacturing the same | |
| US20230371311A1 (en) | Display apparatus and method of manufacturing the same | |
| KR101202343B1 (ko) | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법 | |
| US8227326B2 (en) | Laser crystallization of amorphous silicon layer | |
| KR20090105060A (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
| KR100696507B1 (ko) | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 상기 박막트랜지스터를 구비한 평판 표시장치 | |
| US11864405B2 (en) | Display device including a second electrode that contacts an auxiliary electrode at a side surface thereof | |
| KR100696548B1 (ko) | 평판 표시장치 및 그 제조방법 | |
| KR100719567B1 (ko) | 평판 표시장치 및 그 제조방법 | |
| KR100759555B1 (ko) | 평판 표시장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20171101 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20191028 Year of fee payment: 8 |