CN105097835A - 阵列基板及其制作方法、显示面板、显示装置 - Google Patents
阵列基板及其制作方法、显示面板、显示装置 Download PDFInfo
- Publication number
- CN105097835A CN105097835A CN201510399035.1A CN201510399035A CN105097835A CN 105097835 A CN105097835 A CN 105097835A CN 201510399035 A CN201510399035 A CN 201510399035A CN 105097835 A CN105097835 A CN 105097835A
- Authority
- CN
- China
- Prior art keywords
- electrode
- base palte
- switching transistor
- array base
- electrode pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供了一种阵列基板及其制作方法、显示面板、显示装置,该阵列基板包括:基底以及形成在基底上的开关晶体管阵列、第一电极图形和第二电极图形;其中,所述开关晶体管阵列包括多个开关晶体管,所述第一电极图形包括多个第一电极、所述第二电极图形包括多个第二电极;其中,每一个第二电极连接一个开关晶体管,并与一个第一电极构成一个存储电容;所述第一电极朝向所述第二电极的一面和/或所述第二电极朝向所述第一电极的一面具有纳米通道结构,所述纳米通道结构适于增大所属的电极的表面积。这样能够增大该存储电容的容值。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种阵列基板及其制作方法、显示面板、显示装置。
背景技术
随着显示技术的进步与发展,薄膜晶体管液晶显示器(ThinFilmTransistorLiquidCrystalDisplay,TFT-LCD)已成为平板显示器件的主流,TFT是由源极、漏极和栅极组成的三极管,打开TFT,在栅极和源极加上电压后,经由三极管给予漏极一定的电压,漏极再将电压传给像素电极,相对的公共电极的电压由外部提供,由像素电极和公共电极之间形成的电压差进行驱动液晶分子,以达到显示的目的,TFT关闭后,像素需要保持一帧的画面,因此需要利用存储电容保持液晶分子不动,以达到显示一帧画面的目的,因此存储电极和像素电极形成的存储电容就尤其重要。
为了保证更好的保持一帧的画面,需要增加存储电容以提高电压保持率,并降低相应的漏电流,在现有的技术条件下,要增大存储电容,一般是降低绝缘膜厚度和增加存储电极的宽度,绝缘膜的厚度在工艺条件确定后很少再做变更,因此存储电容的大小主要取决于存储电极的宽度,但增大存储电极的宽度,同时增加了TFT的负载容量,并且会降低像素的开口率。
发明内容
本发明的一个目的在于克服上述技术问题。
第一方面,本发明提供了一种阵列基板,包括:基底以及形成在基底上的开关晶体管阵列、第一电极图形和第二电极图形;其中,所述开关晶体管阵列包括多个开关晶体管,所述第一电极图形包括多个第一电极、所述第二电极图形包括多个第二电极;其中,每一个第二电极连接一个开关晶体管,并与一个第一电极构成一个存储电容。
进一步的,每一个开关晶体管包括一个栅极,所述第一电极图形中的第一电极与各个开关晶体管的栅极同层形成。
进一步的,具有纳米通道结构的电极所属的电极图形通过气相沉淀工艺或者射频溅射工艺形成。
进一步的,所述阵列基板为扭曲向列型阵列基板、共平面切换型阵列基板、垂直排列型阵列基板和边缘电场切换型阵列基板中的一种。
第二方面,本发明提供了一种制作阵列基板的方法,在基底上形成开关晶体管阵列、第一电极图形和第二电极图形的步骤;其中,所述开关晶体管阵列包括多个开关晶体管,所述第一电极图形包括多个第一电极、所述第二电极图形包括多个第二电极;其中,每一个第二电极连接一个开关晶体管,并与一个第一电极构成一个存储电容;所述第一电极朝向所述第二电极的一面和/或所述第二电极朝向所述第一电极的一面具有纳米通道结构,所述纳米通道结构适于增大所述的电极的表面积;其中,
形成具有纳米通道结构的电极所属的电极图形的步骤包括:
通过气相沉淀工艺或者射频溅射工艺沉积电极材料层,使所形成的电极材料层的表面具有纳米通道结构;
对所述电极材料层进行图案化得到相应的电极图形。
进一步的,所形成的开关晶体管阵列中的每一个开关晶体管均包括一个栅极,在基底上形成开关晶体管阵列、第一电极图形和第二电极图形的步骤包括:
通过图案化工艺,同层形成第一电极图形中的第一电极以及各个开关晶体管中的栅极。
进一步的,所述对所述电极材料层进行图案化得到相应的电极图形包括:
在所述电极材料层上涂覆光刻胶层;
采用掩膜板对所述光刻胶层进行曝光显影得到光刻胶保留区域和光刻胶去除区域;
以剩余的光刻胶作为掩膜刻蚀掉光刻胶去除区域的电极材料层,得到相应的电极图形。
进一步的,所述方法用以制作扭曲向列型阵列基板、共平面切换型阵列基板、垂直排列型阵列基板和边缘电场切换型阵列基板中的一种。
第三方面,本发明提供了一种显示面板,包括上述任一项所述的阵列基板。
第四方面,本发明提供了一种显示装置,其特征在于,包括上述的液晶显示面板。
本发明提供的阵列基板中,构成存储电容的第一电极和第二电极中至少有一个在朝向相对的电极的一面上具有纳米通道结构,这样可以提高电容的电极板的面积,在不降低绝缘膜厚度或者增加存储电极的宽度的前提下增大电容的容值。
附图说明
图1为本发明提供的一种阵列基板的结构示意图;
图2为图1中的阵列基板中的部分结构的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整的描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他的实施例,都属于本发明保护的范围。
第一方面,本发明提供了一种阵列基板,包括:基底以及形成在基底上的开关晶体管阵列、第一电极图形和第二电极图形;其中,所述开关晶体管阵列包括多个开关晶体管,所述第一电极图形包括多个第一电极、所述第二电极图形包括多个第二电极;其中,每一个第二电极连接一个开关晶体管,并与一个第一电极构成一个存储电容;所述第一电极朝向所述第二电极的一面和/或所述第二电极朝向所述第一电极的一面具有纳米通道结构,所述纳米通道结构适于增大所属的电极的表面积。
第二方面,本发明还提供了一种阵列基板的制作方法,该方法可以用于制作第一方面所述的阵列基板,该方法包括:在基底上形成开关晶体管阵列、第一电极图形和第二电极图形的步骤;其中,所述开关晶体管阵列包括多个开关晶体管,所述第一电极图形包括多个第一电极、所述第二电极图形包括多个第二电极;其中,每一个第二电极连接一个开关晶体管,并与一个第一电极构成一个存储电容;所述第一电极朝向所述第二电极的一面和/或所述第二电极朝向所述第一电极的一面具有纳米通道结构,所述纳米通道结构适于增大所述的电极的表面积;其中,
形成具有纳米通道结构的电极所属的电极图形的步骤包括:
通过气相沉淀工艺或者射频溅射工艺沉积电极材料层,使所形成的电极材料层的表面具有纳米通道结构;
对所述电极材料层进行图案化得到相应的电极图形。
本发明提供的阵列基板以及利用本发明提供的阵列基板制作方法制作的阵列基板中,构成存储电容的第一电极和第二电极中至少有一个在朝向相对的电极的一面上具有纳米通道结构,这样可以提高电容的电极板的面积,在不降低绝缘膜厚度或者增加存储电极的宽度的前提下增大电容的容值。
不难理解的是,这里所指的纳米通道是指相应的通道的直径的尺寸为纳米级,一般为几个纳米到几十个纳米。
在具体实施时,上述的阵列基板除了包括上述的各个结构之外,还可能包含其他结构,比如用于将第一电极图形和第二电极图形间隔开的绝缘层等。另外,上述的各个结构一般构成多个基本的像素单元实现相应的显示功能。具体来说,上述的开关晶体管阵列中的一个开关晶体管与第一电极图形中的一个第一电极以及第二电极图形中的一个第二电极会构成一个基本的像素单元,用于实现发光显示。此时,这里的第二电极相当于像素电极。下面结合附图对本发明提供的其中一种阵列基板在一个像素单元处的结构进行简要说明。
参考图1,该阵列基板在一个像素单元处的结构包括基底100、形成在基底100上的开关晶体管200、形成在基底上的第一电极300和第二电极400,另外还包括间隔在开关晶体管200、第一电极300和第二电极400之间的第一绝缘层500和第二绝缘层600;该开关晶体管200包括栅极210、源极221和漏极222;栅极210和第一电极300同层形成在基底100上,第一绝缘层500覆盖在该栅极210和第一电极300上,源极221和漏极222以及有源层230形成在第一绝缘层500上,源极221和漏极222被有源层230分隔开;第二绝缘层600在源极221和漏极222以及有源层230之上,其中形成有过孔,第二电极400通过该过孔与漏极222相连。参见图2为第一电极300的上表面(朝向第二电极400的一面)或者第二电极400的下表面(朝向第一电极300的一面)的结构示意图,第一电极300的上表面以及第二电极400的下表面具有纳米通道结构N,该纳米通道N使得第一电极300的上表面的面积大于该第一电极300的投影面积,使得第二电极400的下表面的面积大于该第二电极400的投影面积。
图1和2所示的阵列基板中,由于第一电极300的上表面和第二电极400的下表面上形成有能够使表面积增大的纳米通道N,会导致所形成的存储电容的容值的增加。不难理解的是,虽然本发明实施例中是以第一电极300的上表面和第二电极的下表面400均具有纳米通道结构进行的说明,但是在实际应用中,只要有一个电极的相应表面形成有纳米通道,都能够使得相应的存储电容的容值增加,相应的技术方案也应该落入本发明的保护范围。
同时,在图1中,由于栅极210和第一电极300同层形成,则在制作时可以通过同一工艺进行制作,这样有利于降低制作工艺的复杂度。
在具体实施时,上述的第一电极300和第二电极400可以通过气相沉淀工艺或者射频溅射工艺的方式形成,由于气相沉淀工艺或者射频溅射工艺本身能够使得得到的结构层的各个表面具有纳米通道结构,这样就无需再对第一电极300和第二电极400的相应表面进行专门的处理以得到相应的纳米通道结构,同样可以降低制作难度。
对于图1和图2中所示的阵列基板,可以具体通过如下流程制作:
通过图案化工艺在基底上同层形成第一电极图形和栅极图形(栅极图形由开关晶体管阵列中的各个开关晶体管的栅极组成)。具体来说:可以首先在基底上通过气相沉淀工艺或者射频溅射工艺沉积电极材料层(比如铜等);其次对形成的电极材料层进行图案化得到第一电极图形和栅极图形(栅极图形由开关晶体管阵列中的各个开关晶体管的栅极组成),该图案化的过程可以具体包括:在形成的电极材料层上涂覆光刻胶层,并采用掩膜板对所述光刻胶层进行曝光显影得到光刻胶保留区域和光刻胶去除区域;以剩余的光刻胶作为掩膜刻蚀掉光刻胶去除区域的电极材料层,得到第一电极图形和栅极图形。
相应的,形成第二电极图形的步骤可以包括:
在第二绝缘层之上通过气相沉淀工艺或者射频溅射工艺沉积电极材料层(比如氧化铟锡等),并按照形成第一图形的方式进行图案化得到上述的第二电极图形。
该方法中,由于栅极图形和第一电极图形同层形成通过同一工艺进行制作,这样有利于降低制作工艺的复杂度。当然在实际应用中,不在同一工艺中制作栅极图形和第一电极图形所得到的阵列基板也能达到本发明的基本目的,相应的技术方案也应该落入本发明的保护范围。
并且,该方法中,采用气相沉淀工艺或者射频溅射工艺的方式形成第一电极图形和第二电极图形,由于气相沉淀工艺或者射频溅射工艺本身能够使得所得到的结构层的各个表面具有纳米通道结构,这样就无需再对第一电极图形和第二电极图形的相应表面进行专门的处理以得到相应的纳米通道结构,可以降低制作难度。当然在实际应用中,在能够使得相应的表面具有纳米结构的前提下,具体通过何种方式制作第一电极图形和第二电极图形并不会影响本发明的实施。
在具体实施时,上述的制作方法还包括形成第一绝缘层、源漏极图、形有源层图形和第二绝缘层的过程。其中,在制作第二绝缘层时,需要形成贯穿第二绝缘层的过孔,以使之后形成的第二电极通过该过孔与晶体管的漏极相连。
在具体实施时,这里的阵列基板可以是指扭曲向列(TwistedNematic,TN)型阵列基板、共平面切换(In-PlaneSwitching,IPS)型阵列基板、垂直排列(verticalalignment)型阵列基板和边缘电场切换(FringeFieldSwitching,FFS)型阵列基板中的任意一种。不同模式的阵列基板在具体结构上可能会存在一定的差异,相应的制作方法也可能存在一定的不同,但是这些差异和不同本身不会影响本发明的实施,相应的技术方案均应该落入本发明的保护范围。
第三方面,本发明还提供了一种显示面板,该显示面板包括上述的阵列基板。
第四方面,本发明提供了一种显示装置,该显示装置包括上述的显示面板。
在具体实施时,该显示装置可以为手机、电脑、电视机、平板电脑等任何具有显示功能的装置。
以上所述,仅为本发明的具体实施方式,但是,本发明的保护范围不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替代,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种阵列基板,其特征在于,包括:基底以及形成在基底上的开关晶体管阵列、第一电极图形和第二电极图形;其中,所述开关晶体管阵列包括多个开关晶体管,所述第一电极图形包括多个第一电极、所述第二电极图形包括多个第二电极;其中,每一个第二电极连接一个开关晶体管,并与一个第一电极构成一个存储电容;所述第一电极朝向所述第二电极的一面和/或所述第二电极朝向所述第一电极的一面具有纳米通道结构,所述纳米通道结构适于增大所属的电极的表面积。
2.如权利要求1所述的阵列基板,其特征在于,每一个开关晶体管包括一个栅极,所述第一电极图形中的第一电极与各个开关晶体管的栅极同层形成。
3.如权利要求1所述的阵列基板,其特征在于,具有纳米通道结构的电极所属的电极图形通过气相沉淀工艺或者射频溅射工艺形成。
4.如权利要求1所述的阵列基板,其特征在于,所述阵列基板为扭曲向列型阵列基板、共平面切换型阵列基板、垂直排列型阵列基板和边缘电场切换型阵列基板中的一种。
5.一种制作阵列基板的方法,其特征在于,包括:在基底上形成开关晶体管阵列、第一电极图形和第二电极图形的步骤;其中,所述开关晶体管阵列包括多个开关晶体管,所述第一电极图形包括多个第一电极、所述第二电极图形包括多个第二电极;其中,每一个第二电极连接一个开关晶体管,并与一个第一电极构成一个存储电容;所述第一电极朝向所述第二电极的一面和/或所述第二电极朝向所述第一电极的一面具有纳米通道结构,所述纳米通道结构适于增大所述的电极的表面积;其中,
形成具有纳米通道结构的电极所属的电极图形的步骤包括:
通过气相沉淀工艺或者射频溅射工艺沉积电极材料层,使所形成的电极材料层的表面具有纳米通道结构;
对所述电极材料层进行图案化得到相应的电极图形。
6.如权利要求5所述的方法,其特征在于,所形成的开关晶体管阵列中的每一个开关晶体管均包括一个栅极,在基底上形成开关晶体管阵列、第一电极图形和第二电极图形的步骤包括:
通过图案化工艺,同层形成第一电极图形中的第一电极以及各个开关晶体管中的栅极。
7.如权利要求5所述的方法,其特征在于,所述对所述电极材料层进行图案化得到相应的电极图形包括:
在所述电极材料层上涂覆光刻胶层;
采用掩膜板对所述光刻胶层进行曝光显影得到光刻胶保留区域和光刻胶去除区域;
以剩余的光刻胶作为掩膜刻蚀掉光刻胶去除区域的电极材料层,得到相应的电极图形。
8.如权利要求5所述的方法,其特征在于,所述方法用以制作扭曲向列型阵列基板、共平面切换型阵列基板、垂直排列型阵列基板和边缘电场切换型阵列基板中的一种。
9.一种显示面板,其特征在于,包括如权利要求1-4任一项所述的阵列基板。
10.一种显示装置,其特征在于,包括如权利要求9所述的液晶显示面板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510399035.1A CN105097835A (zh) | 2015-07-07 | 2015-07-07 | 阵列基板及其制作方法、显示面板、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510399035.1A CN105097835A (zh) | 2015-07-07 | 2015-07-07 | 阵列基板及其制作方法、显示面板、显示装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105097835A true CN105097835A (zh) | 2015-11-25 |
Family
ID=54577900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510399035.1A Pending CN105097835A (zh) | 2015-07-07 | 2015-07-07 | 阵列基板及其制作方法、显示面板、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097835A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110419562A (zh) * | 2019-09-02 | 2019-11-08 | 四川长虹电器股份有限公司 | 可改变接入平行板面积的射频解冻装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070205422A1 (en) * | 2004-12-24 | 2007-09-06 | Ahn Byung C | Liquid crystal display device and fabricating method thereof |
CN101452162A (zh) * | 2007-12-07 | 2009-06-10 | 上海广电Nec液晶显示器有限公司 | 液晶显示面板中的阵列基板及其制造方法 |
CN101582430A (zh) * | 2008-05-16 | 2009-11-18 | 上海广电Nec液晶显示器有限公司 | 阵列基板及其制造方法 |
CN101826548A (zh) * | 2009-03-03 | 2010-09-08 | 三星移动显示器株式会社 | 有机发光二极管显示装置及其制造方法 |
CN102242345A (zh) * | 2011-06-29 | 2011-11-16 | 南开大学 | 一种直接制备绒面氧化锌透明导电薄膜的方法 |
CN104064688A (zh) * | 2014-07-11 | 2014-09-24 | 深圳市华星光电技术有限公司 | 具有存储电容的tft基板的制作方法及该tft基板 |
-
2015
- 2015-07-07 CN CN201510399035.1A patent/CN105097835A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070205422A1 (en) * | 2004-12-24 | 2007-09-06 | Ahn Byung C | Liquid crystal display device and fabricating method thereof |
CN101452162A (zh) * | 2007-12-07 | 2009-06-10 | 上海广电Nec液晶显示器有限公司 | 液晶显示面板中的阵列基板及其制造方法 |
CN101582430A (zh) * | 2008-05-16 | 2009-11-18 | 上海广电Nec液晶显示器有限公司 | 阵列基板及其制造方法 |
CN101826548A (zh) * | 2009-03-03 | 2010-09-08 | 三星移动显示器株式会社 | 有机发光二极管显示装置及其制造方法 |
CN102242345A (zh) * | 2011-06-29 | 2011-11-16 | 南开大学 | 一种直接制备绒面氧化锌透明导电薄膜的方法 |
CN104064688A (zh) * | 2014-07-11 | 2014-09-24 | 深圳市华星光电技术有限公司 | 具有存储电容的tft基板的制作方法及该tft基板 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110419562A (zh) * | 2019-09-02 | 2019-11-08 | 四川长虹电器股份有限公司 | 可改变接入平行板面积的射频解冻装置 |
CN110419562B (zh) * | 2019-09-02 | 2022-08-16 | 四川长虹电器股份有限公司 | 可改变接入平行板面积的射频解冻装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102881688B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
CN102809855B (zh) | 薄膜晶体管基板及其制造方法 | |
CN103928406B (zh) | 阵列基板的制备方法、阵列基板、显示装置 | |
CN205229635U (zh) | 像素结构、阵列基板及显示装置 | |
CN104280951A (zh) | 阵列基板及其制造方法、显示装置 | |
CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
CN105070727B (zh) | 一种薄膜晶体管阵列基板、其制作方法及显示装置 | |
CN103226272A (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN102998856B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN104393000A (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN102148259A (zh) | 薄膜晶体管、阵列基板及其制造方法和液晶显示器 | |
CN104392999A (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN105097832B (zh) | 一种阵列基板及其制作方法、显示装置 | |
CN103885261A (zh) | 像素结构、阵列基板、显示装置及像素结构的制造方法 | |
CN103309100A (zh) | 液晶显示装置及其制造方法 | |
CN103278971A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN105223744A (zh) | 阵列基板及其制作方法、显示装置 | |
CN103309105A (zh) | 阵列基板及其制备方法、显示装置 | |
TW201727325A (zh) | 陣列基板及顯示裝置 | |
CN104898332A (zh) | 显示基板及其制备方法、显示面板和显示装置 | |
CN105448824A (zh) | 阵列基板及其制作方法、显示装置 | |
CN104280963A (zh) | 阵列基板及其制造方法、显示装置 | |
CN105068340A (zh) | 阵列基板、显示装置及其制作方法 | |
CN107978608B (zh) | Ips型薄膜晶体管阵列基板及其制作方法 | |
CN104216186A (zh) | 阵列基板及其制造方法、显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151125 |