JP2003060209A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2003060209A JP2003060209A JP2001240530A JP2001240530A JP2003060209A JP 2003060209 A JP2003060209 A JP 2003060209A JP 2001240530 A JP2001240530 A JP 2001240530A JP 2001240530 A JP2001240530 A JP 2001240530A JP 2003060209 A JP2003060209 A JP 2003060209A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- gas
- concentration
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 精度良く低濃度の不純物を添加する。
【解決手段】 ガラス基板１上にａ‐Ｓi膜３を不純物
(ボロン)を添加しながら成膜し、ニッケル５を添加して
加熱処理およびレーザ光６の照射によって結晶性シリコ
ン膜７を得る。その場合に、水素で１００ppmに希釈し
たジボランガスを、ａ‐Ｓi膜３の成膜を開始してから
１５秒間だけ供給する。こうすることによって、濃度が
安定している１００ppmという比較的高い濃度に希釈し
たジボランガスを供給しても、ａ‐Ｓi膜３中における
上記ボロンの平均濃度を約１Ｅ１２atoms/cm2程度の低
濃度に精度良く設定できる。こうして、上記ボロン濃度
を１Ｅ１１atoms/cm2〜１Ｅ１３atoms/cm2に設定するこ
とによって、ＴＦＴの閾値電圧を数ボルト程度の範囲で
精度良く制御できる。
(ボロン)を添加しながら成膜し、ニッケル５を添加して
加熱処理およびレーザ光６の照射によって結晶性シリコ
ン膜７を得る。その場合に、水素で１００ppmに希釈し
たジボランガスを、ａ‐Ｓi膜３の成膜を開始してから
１５秒間だけ供給する。こうすることによって、濃度が
安定している１００ppmという比較的高い濃度に希釈し
たジボランガスを供給しても、ａ‐Ｓi膜３中における
上記ボロンの平均濃度を約１Ｅ１２atoms/cm2程度の低
濃度に精度良く設定できる。こうして、上記ボロン濃度
を１Ｅ１１atoms/cm2〜１Ｅ１３atoms/cm2に設定するこ
とによって、ＴＦＴの閾値電圧を数ボルト程度の範囲で
精度良く制御できる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、更に詳しく言えば、アモルファ
スシリコン膜を結晶化した結晶性シリコン膜を活性領域
とする半導体装置およびその製造方法に関する。
びその製造方法に関し、更に詳しく言えば、アモルファ
スシリコン膜を結晶化した結晶性シリコン膜を活性領域
とする半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】アモルファスシリコン膜を結晶化して成
る結晶性シリコン膜を活性領域として使用する半導体装
置として、例えば、ポリシリコンＴＦＴ(薄膜トランジ
スタ)がある。このポリシリコンＴＦＴは、以下のよう
な製造工程に従って形成される。すなわち、先ず、ガラ
ス基板上に、プラズマＣＶＤ(化学気相成長法)によって
ベースコート膜を成膜し、引き続いて真性のアモルファ
スシリコン膜を成膜する。次に、このアモルファスシリ
コン膜に対して、強光を照射してそのエネルギーによっ
て結晶化を行ったり、熱エネルギーを加えることによっ
て結晶化を行う。
る結晶性シリコン膜を活性領域として使用する半導体装
置として、例えば、ポリシリコンＴＦＴ(薄膜トランジ
スタ)がある。このポリシリコンＴＦＴは、以下のよう
な製造工程に従って形成される。すなわち、先ず、ガラ
ス基板上に、プラズマＣＶＤ(化学気相成長法)によって
ベースコート膜を成膜し、引き続いて真性のアモルファ
スシリコン膜を成膜する。次に、このアモルファスシリ
コン膜に対して、強光を照射してそのエネルギーによっ
て結晶化を行ったり、熱エネルギーを加えることによっ
て結晶化を行う。
【０００３】次に、不要な部分の多結晶シリコン膜を除
去して素子間分離を行って、ＴＦＴの活性領域となる島
状の結晶性シリコン膜を形成する。次に、上記島状結晶
性シリコン膜を覆うように、ゲート絶縁膜としての酸化
シリコン膜をプラズマＣＶＤ法によって形成する。尚、
上記アモルファスシリコン膜の結晶化から上記ゲート絶
縁膜の形成までの工程中において、ＴＦＴの閾値を制御
するために、上記アモルファスシリコン膜を結晶化して
成る結晶性シリコンに、不純物を添加(チャネルドープ)
するためにイオンドーピングを行う。
去して素子間分離を行って、ＴＦＴの活性領域となる島
状の結晶性シリコン膜を形成する。次に、上記島状結晶
性シリコン膜を覆うように、ゲート絶縁膜としての酸化
シリコン膜をプラズマＣＶＤ法によって形成する。尚、
上記アモルファスシリコン膜の結晶化から上記ゲート絶
縁膜の形成までの工程中において、ＴＦＴの閾値を制御
するために、上記アモルファスシリコン膜を結晶化して
成る結晶性シリコンに、不純物を添加(チャネルドープ)
するためにイオンドーピングを行う。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のポリシリコンＴＦＴの製造方法には、以下のような
問題がある。すなわち、上述したように、上記アモルフ
ァスシリコン膜の結晶化から上記ゲート絶縁膜の形成ま
での工程中においてチャネルドープを行うのであるが、
その場合にはイオンドーピング装置が必要である。とこ
ろが、イオンドーピング装置は、高価で装置の大きさも
大きく重量も重いため、チャネルドープをイオンドーピ
ング装置を使用しない他の方法で行うことができれば、
チャネルドープ用のイオンドーピング装置を削減できる
という大きなメリットがある。
来のポリシリコンＴＦＴの製造方法には、以下のような
問題がある。すなわち、上述したように、上記アモルフ
ァスシリコン膜の結晶化から上記ゲート絶縁膜の形成ま
での工程中においてチャネルドープを行うのであるが、
その場合にはイオンドーピング装置が必要である。とこ
ろが、イオンドーピング装置は、高価で装置の大きさも
大きく重量も重いため、チャネルドープをイオンドーピ
ング装置を使用しない他の方法で行うことができれば、
チャネルドープ用のイオンドーピング装置を削減できる
という大きなメリットがある。
【０００５】イオンドーピング装置を使用するチャネル
ドープの代替手段としては、上記アモルファスシリコン
をプラズマＣＶＤ法によって成膜する際に、ジボラン等
の不純物ガスを添加して、アモルファスシリコン中に不
純物(ボロン)を埋め込んでしまう方法がある。
ドープの代替手段としては、上記アモルファスシリコン
をプラズマＣＶＤ法によって成膜する際に、ジボラン等
の不純物ガスを添加して、アモルファスシリコン中に不
純物(ボロン)を埋め込んでしまう方法がある。
【０００６】しかしながら、その場合には、埋め込む不
純物量が微量であるために、次のような問題がある。 (１) ジボランは低濃度に希釈すると安定性がなくな
り、常に安定した不純物の添加が困難である。 (２) 成膜室内等にジボランが吸着したり脱離したりす
ることによって、常に安定した不純物の添加が困難であ
る。
純物量が微量であるために、次のような問題がある。 (１) ジボランは低濃度に希釈すると安定性がなくな
り、常に安定した不純物の添加が困難である。 (２) 成膜室内等にジボランが吸着したり脱離したりす
ることによって、常に安定した不純物の添加が困難であ
る。
【０００７】そこで、この発明の目的は、精度良く低濃
度の不純物を添加することが可能な半導体の製造方法、
および、この製造方法によって作成された半導体装置を
提供することにある。
度の不純物を添加することが可能な半導体の製造方法、
および、この製造方法によって作成された半導体装置を
提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、基板上に形成された不純物を含む活
性層を有する半導体装置において、上記不純物の濃度
は、上記活性層における上記基板側の方が上記基板側と
は反対側よりも高くなっていることを特徴としている。
め、第１の発明は、基板上に形成された不純物を含む活
性層を有する半導体装置において、上記不純物の濃度
は、上記活性層における上記基板側の方が上記基板側と
は反対側よりも高くなっていることを特徴としている。
【０００９】上記構成によれば、活性層には不純物が含
まれると共に、上記不純物の濃度は上記活性層における
上記基板側の方が高くなっている。このことは、上記活
性層となる薄膜が成膜される際に、成膜開始から成膜終
了よりも前までの間だけ不純物ガスが添加されたことの
証である。すなわち、上記不純物がイオンドーピング法
によって添加されたのであれば、上記不純物の濃度は上
記活性層における上記基板側とは反対側(つまり表面側)
の方が高くなるからである。
まれると共に、上記不純物の濃度は上記活性層における
上記基板側の方が高くなっている。このことは、上記活
性層となる薄膜が成膜される際に、成膜開始から成膜終
了よりも前までの間だけ不純物ガスが添加されたことの
証である。すなわち、上記不純物がイオンドーピング法
によって添加されたのであれば、上記不純物の濃度は上
記活性層における上記基板側とは反対側(つまり表面側)
の方が高くなるからである。
【００１０】上述のように、上記活性層となる薄膜の成
膜時において、成膜開始から成膜終了よりも前までの間
だけ不純物ガスを添加することによって、濃度が安定し
ている比較的高い濃度の不純物ガスを添加して、上記活
性層中における不純物の平均濃度を約１Ｅ１２atoms/cm
2程度の低濃度に精度良く設定することが可能になるの
である。
膜時において、成膜開始から成膜終了よりも前までの間
だけ不純物ガスを添加することによって、濃度が安定し
ている比較的高い濃度の不純物ガスを添加して、上記活
性層中における不純物の平均濃度を約１Ｅ１２atoms/cm
2程度の低濃度に精度良く設定することが可能になるの
である。
【００１１】また、１実施例では、上記第１の発明の半
導体装置において、上記活性層に含まれる不純物の平均
濃度は１Ｅ１１atoms/cm2以上且つ１Ｅ１３atoms/cm2以
下である。
導体装置において、上記活性層に含まれる不純物の平均
濃度は１Ｅ１１atoms/cm2以上且つ１Ｅ１３atoms/cm2以
下である。
【００１２】この実施例によれば、例えば、上記活性層
を結晶性シリコン膜とし、上記不純物をボロンとする
と、上記結晶性シリコン膜中のボロン濃度が、１Ｅ１１
atoms/cm2以上且つ１Ｅ１３atoms/cm2以下である。した
がって、上記結晶性シリコン膜をＴＦＴのチャネル領域
として用いれば、上記ＴＦＴの閾値電圧のシフト量を数
ボルト程度の範囲で制御することができるのである。
を結晶性シリコン膜とし、上記不純物をボロンとする
と、上記結晶性シリコン膜中のボロン濃度が、１Ｅ１１
atoms/cm2以上且つ１Ｅ１３atoms/cm2以下である。した
がって、上記結晶性シリコン膜をＴＦＴのチャネル領域
として用いれば、上記ＴＦＴの閾値電圧のシフト量を数
ボルト程度の範囲で制御することができるのである。
【００１３】また、第２の発明は、上記第１の発明の半
導体装置の製造方法であって、上記活性層となる薄膜を
成膜する際に,材料ガスに上記不純物のガスを添加し、
上記薄膜の成膜が終了する前に上記不純物ガスの添加を
停止することを特徴としている。
導体装置の製造方法であって、上記活性層となる薄膜を
成膜する際に,材料ガスに上記不純物のガスを添加し、
上記薄膜の成膜が終了する前に上記不純物ガスの添加を
停止することを特徴としている。
【００１４】上記構成によれば、濃度が安定している比
較的高い濃度の不純物ガスが添加されても、上記活性層
中における不純物の平均濃度が約１Ｅ１２atoms/cm2程
度の低濃度に精度良く設定される。したがって、イオン
ドーピング装置を用いることなく、精度良く低濃度の不
純物が添加された活性層を有する半導体装置が容易に且
つ安価に得られるのである。
較的高い濃度の不純物ガスが添加されても、上記活性層
中における不純物の平均濃度が約１Ｅ１２atoms/cm2程
度の低濃度に精度良く設定される。したがって、イオン
ドーピング装置を用いることなく、精度良く低濃度の不
純物が添加された活性層を有する半導体装置が容易に且
つ安価に得られるのである。
【００１５】また、１実施例では、上記第２の発明の半
導体装置の製造方法において、上記不純物ガス添加の停
止時点は、上記薄膜の成膜が終了する時点よりも、少な
くともガス供給経路中におけるガス停止バルブからガス
のミキシングボックスまでの上記不純物ガスが排気され
る時間だけ前である。
導体装置の製造方法において、上記不純物ガス添加の停
止時点は、上記薄膜の成膜が終了する時点よりも、少な
くともガス供給経路中におけるガス停止バルブからガス
のミキシングボックスまでの上記不純物ガスが排気され
る時間だけ前である。
【００１６】この実施例によれば、上記活性層となる薄
膜の成膜が終了した際に、ガス供給経路中におけるガス
停止バルブより下流に上記不純物が残ることが防止され
る。したがって、上記薄膜が繰り返し成膜されても安定
した不純物量が得られるのである。
膜の成膜が終了した際に、ガス供給経路中におけるガス
停止バルブより下流に上記不純物が残ることが防止され
る。したがって、上記薄膜が繰り返し成膜されても安定
した不純物量が得られるのである。
【００１７】また、１実施例では、上記第２の発明の半
導体装置の製造方法において、上記不純物はホウ素であ
り、上記不純物ガスはジボラン,三フッ化ホウ素,三塩化
ホウ素および三臭化ホウ素のうちの少なくとも１つを含
んでいる。
導体装置の製造方法において、上記不純物はホウ素であ
り、上記不純物ガスはジボラン,三フッ化ホウ素,三塩化
ホウ素および三臭化ホウ素のうちの少なくとも１つを含
んでいる。
【００１８】この実施例によれば、上記不純物としての
ボロンを１Ｅ１１atoms/cm2〜１Ｅ１３atoms/cm2程度の
低濃度で含んだ活性層を有する半導体装置が形成され
る。
ボロンを１Ｅ１１atoms/cm2〜１Ｅ１３atoms/cm2程度の
低濃度で含んだ活性層を有する半導体装置が形成され
る。
【００１９】また、１実施例では、上記第２の発明の半
導体装置の製造方法において、上記不純物ガスはジボラ
ンである。
導体装置の製造方法において、上記不純物ガスはジボラ
ンである。
【００２０】この実施例によれば、ジボランは、その構
成元素がボロンと希釈ガスとして用いられている水素の
みである。したがって、上記三フッ化ホウ素,三塩化ホ
ウ素および三臭化ホウ素を用いる場合のように、上記活
性層となる薄膜中やプロセスチャンバ内にフッ素や塩素
や臭素等の元素が取り込まれない。
成元素がボロンと希釈ガスとして用いられている水素の
みである。したがって、上記三フッ化ホウ素,三塩化ホ
ウ素および三臭化ホウ素を用いる場合のように、上記活
性層となる薄膜中やプロセスチャンバ内にフッ素や塩素
や臭素等の元素が取り込まれない。
【００２１】また、１実施例では、上記第２の発明の半
導体装置の製造方法において、上記不純物ガスを希釈す
る希釈ガスは、水素あるいはシランである。
導体装置の製造方法において、上記不純物ガスを希釈す
る希釈ガスは、水素あるいはシランである。
【００２２】この実施例によれば、上記不純物ガスの希
釈ガスは水素あるいはシランであるので、上記活性層に
は、上記不純物の他に水素あるいはシリコンのみが含ま
れることなる。
釈ガスは水素あるいはシランであるので、上記活性層に
は、上記不純物の他に水素あるいはシリコンのみが含ま
れることなる。
【００２３】また、１実施例では、上記第２の発明の半
導体装置の製造方法において、上記希釈ガスは水素であ
る。
導体装置の製造方法において、上記希釈ガスは水素であ
る。
【００２４】この実施例によれば、上記不純物ガスを水
素で希釈することによって、上記シラン等の他の希釈ガ
スで希釈した場合よりも安定したガス濃度が得られる。
引いては、精度良く不純物濃度が得られる。
素で希釈することによって、上記シラン等の他の希釈ガ
スで希釈した場合よりも安定したガス濃度が得られる。
引いては、精度良く不純物濃度が得られる。
【００２５】また、１実施例では、上記第２の発明の半
導体装置の製造方法において、上記不純物ガスの濃度は
１０ppm以上である。
導体装置の製造方法において、上記不純物ガスの濃度は
１０ppm以上である。
【００２６】この実施例によれば、上記不純物ガスの濃
度は１０ppm以上であるため、精度良く濃度の管理を行
うことが可能になる。
度は１０ppm以上であるため、精度良く濃度の管理を行
うことが可能になる。
【００２７】また、１実施例では、上記第２の発明の半
導体装置の製造方法において、上記不純物ガスの濃度は
１００ppm以上である。
導体装置の製造方法において、上記不純物ガスの濃度は
１００ppm以上である。
【００２８】この実施例によれば、上記不純物ガスの濃
度は１００ppm以上であるため、低濃度での濃度の安定
性が悪いジボランの場合でも、比較的安定した濃度が得
られる。
度は１００ppm以上であるため、低濃度での濃度の安定
性が悪いジボランの場合でも、比較的安定した濃度が得
られる。
【００２９】また、１実施例では、上記第２の発明の半
導体装置の製造方法において、上記活性層となる薄膜の
成膜が完了した後に、成膜室に水素ガスのみを供給して
水素プラズマを生成することによって、上記成膜室内に
残留している不純物を除去するようにしている。
導体装置の製造方法において、上記活性層となる薄膜の
成膜が完了した後に、成膜室に水素ガスのみを供給して
水素プラズマを生成することによって、上記成膜室内に
残留している不純物を除去するようにしている。
【００３０】この実施例によれば、成膜室内に残留して
いる不純物が除去されるので、繰り返して上記活性層と
なる薄膜を成膜する場合でも更に安定した不純物の添加
が行われる。したがって、精度の良い半導体装置を繰り
返して形成することが可能になる。
いる不純物が除去されるので、繰り返して上記活性層と
なる薄膜を成膜する場合でも更に安定した不純物の添加
が行われる。したがって、精度の良い半導体装置を繰り
返して形成することが可能になる。
【００３１】また、１実施例では、上記第２の発明の半
導体装置の製造方法において、上記活性層となる薄膜は
上記不純物を含むアモルファスシリコン膜であり、上記
不純物を含むアモルファスシリコン膜に対して加熱処理
あるいは強光の照射処理の少なくとも一方を行うことに
よって、上記アモルファスシリコンを結晶化すると共
に、得られた上記活性層としての結晶性シリコン膜にお
ける上記基板側とは反対側にまで上記不純物を拡散させ
る。
導体装置の製造方法において、上記活性層となる薄膜は
上記不純物を含むアモルファスシリコン膜であり、上記
不純物を含むアモルファスシリコン膜に対して加熱処理
あるいは強光の照射処理の少なくとも一方を行うことに
よって、上記アモルファスシリコンを結晶化すると共
に、得られた上記活性層としての結晶性シリコン膜にお
ける上記基板側とは反対側にまで上記不純物を拡散させ
る。
【００３２】この実施例によれば、上記活性層となるア
モルファスシリコン膜の成膜時に、成膜開始から成膜終
了よりも前まで不純物ガスを添加することによって、ア
モルファスシリコン膜の基板側に添加された不純物が、
加熱処理あるいは強光の照射処理の少なくとも一方によ
って、上記基板側とは反対側にまで拡散される。こうし
て、低く且つ略均一な不純物濃度のアモルファスシリコ
ン膜が得られる。
モルファスシリコン膜の成膜時に、成膜開始から成膜終
了よりも前まで不純物ガスを添加することによって、ア
モルファスシリコン膜の基板側に添加された不純物が、
加熱処理あるいは強光の照射処理の少なくとも一方によ
って、上記基板側とは反対側にまで拡散される。こうし
て、低く且つ略均一な不純物濃度のアモルファスシリコ
ン膜が得られる。
【００３３】
【発明の実施の形態】以下、この発明を図示の実施の形
態により詳細に説明する。 ＜第１実施の形態＞図１は、本実施の形態の半導体装置
としてのＮ型ＴＦＴをガラス基板上に作製する場合の各
工程における断面を示す図である。本実施の形態におけ
るＮ型ＴＦＴは、アクティブマトリクス型液晶表示装置
におけるドライバ回路や画素部分は勿論、薄膜集積回路
を構成する素子としても利用可能である。尚、本実施の
形態においては、基板上に数十万から数百万のＮ型ＴＦ
Ｔを特に均一に作製する必要がある液晶表示装置用アク
ティブマトリクス基板上に形成される画素用ＴＦＴを例
に上げて説明する。図１は１個のＴＦＴの断面図であ
り、図１(a)〜図１(e)の順で製造工程が進行する。
態により詳細に説明する。 ＜第１実施の形態＞図１は、本実施の形態の半導体装置
としてのＮ型ＴＦＴをガラス基板上に作製する場合の各
工程における断面を示す図である。本実施の形態におけ
るＮ型ＴＦＴは、アクティブマトリクス型液晶表示装置
におけるドライバ回路や画素部分は勿論、薄膜集積回路
を構成する素子としても利用可能である。尚、本実施の
形態においては、基板上に数十万から数百万のＮ型ＴＦ
Ｔを特に均一に作製する必要がある液晶表示装置用アク
ティブマトリクス基板上に形成される画素用ＴＦＴを例
に上げて説明する。図１は１個のＴＦＴの断面図であ
り、図１(a)〜図１(e)の順で製造工程が進行する。
【００３４】先ず、図１(a)に示すように、ガラス基板
(コーニング社コード１７３７)１上に、プラズマＣＶＤ
法によって、基板温度４３０℃で、ベースコート膜(Ｂ
Ｃ膜)としての酸化シリコン膜２を厚さ１００nm〜４０
０nmで成膜する。引き続いて、不純物(ボロン)を添加し
ながらアモルファスシリコン膜(ａ‐Ｓi膜)３を厚さ２
５nm〜８０nmで成膜する。
(コーニング社コード１７３７)１上に、プラズマＣＶＤ
法によって、基板温度４３０℃で、ベースコート膜(Ｂ
Ｃ膜)としての酸化シリコン膜２を厚さ１００nm〜４０
０nmで成膜する。引き続いて、不純物(ボロン)を添加し
ながらアモルファスシリコン膜(ａ‐Ｓi膜)３を厚さ２
５nm〜８０nmで成膜する。
【００３５】具体的な成膜条件は、基板温度を３３０℃
とし、シランガスを２５０sccm、水素ガスを８００scc
m、水素で１００ppmに希釈したジボランガスを２００sc
cm供給し、成膜室内の圧力を１.３Ｔorrとする。そし
て、ＲＦ(高周波)電力１５０Ｗを供給することによって
プラズマを生成して成膜を開始する。
とし、シランガスを２５０sccm、水素ガスを８００scc
m、水素で１００ppmに希釈したジボランガスを２００sc
cm供給し、成膜室内の圧力を１.３Ｔorrとする。そし
て、ＲＦ(高周波)電力１５０Ｗを供給することによって
プラズマを生成して成膜を開始する。
【００３６】成膜を開始してから１５秒後に水素で希釈
したジボランの供給を停止し、同時に水素ガスの流量を
１０００sccmに変更する。その後３５秒間成膜を続けて
成膜処理を完了する。この３５秒間に、図２に示すＣＶ
Ｄ装置のガス供給経路の概略図において、水素で希釈し
たジボランの供給を制御するバルブ２６からガスのミキ
シングボックス２５までの配管２７の中のジボランが排
気される。尚、２８はＣＶＤ装置であり、２９はマスフ
ローコントローラである。
したジボランの供給を停止し、同時に水素ガスの流量を
１０００sccmに変更する。その後３５秒間成膜を続けて
成膜処理を完了する。この３５秒間に、図２に示すＣＶ
Ｄ装置のガス供給経路の概略図において、水素で希釈し
たジボランの供給を制御するバルブ２６からガスのミキ
シングボックス２５までの配管２７の中のジボランが排
気される。尚、２８はＣＶＤ装置であり、２９はマスフ
ローコントローラである。
【００３７】この成膜によって、上記ａ‐Ｓi膜３の下
層に、比較的ボロン濃度の高い部分４ができ、その場合
におけるａ‐Ｓi膜３中に添加されるボロンの平均濃度
は約１Ｅ１２atoms/cm2であった。この値は、シリコン
ウェハにシリコン酸化膜を形成後、上記条件でａ‐Ｓi
膜を成膜し、さらにシリコン酸化膜を成膜したサンプル
をＳＩＭＳ(二次イオン質量分析法)で測定した値であ
る。
層に、比較的ボロン濃度の高い部分４ができ、その場合
におけるａ‐Ｓi膜３中に添加されるボロンの平均濃度
は約１Ｅ１２atoms/cm2であった。この値は、シリコン
ウェハにシリコン酸化膜を形成後、上記条件でａ‐Ｓi
膜を成膜し、さらにシリコン酸化膜を成膜したサンプル
をＳＩＭＳ(二次イオン質量分析法)で測定した値であ
る。
【００３８】上記ボロンの平均濃度を１Ｅ１１atoms/cm
2〜１Ｅ１３atoms/cm2にすることによって上記ＴＦＴの
閾値電圧のシフト量を数ボルト程度の範囲で制御するこ
とができ、この濃度の添加量で抵抗値が低下することは
ないのである。尚、上記不純物材料ガスとしては、上記
ジボラン以外に、三フッ化ホウ素,三塩化ホウ素および
三臭化ホウ素等を用いることができる。その中で、ジボ
ランは、その構成元素がボロンと希釈ガスとして用いら
れている水素のみであり、膜中やプロセスチャンバ内に
フッ素や塩素や臭素等の元素を取り込まないという利点
がある。ところが、上記ジボランは「ppm」レベルの低濃
度では濃度の安定性が低いことが知られており、精度よ
く濃度の管理を行う為には１０ppm以上が必要である。
しかしながら、本実施の形態においては、成膜中に一貫
して不純物材料ガスを流し続ける分けではないので、膜
中に微量の不純物を取り込む場合であっても、比較的濃
度の安定した１００ppm程度の濃度を用いることができ
るのである。また、上記希釈ガスとしては、水素の他に
シランやアルゴンを用いることもできる。しかしなが
ら、中でも水素で希釈したジボランのガス濃度の安定性
は、他のガスで希釈した場合よりもよい。
2〜１Ｅ１３atoms/cm2にすることによって上記ＴＦＴの
閾値電圧のシフト量を数ボルト程度の範囲で制御するこ
とができ、この濃度の添加量で抵抗値が低下することは
ないのである。尚、上記不純物材料ガスとしては、上記
ジボラン以外に、三フッ化ホウ素,三塩化ホウ素および
三臭化ホウ素等を用いることができる。その中で、ジボ
ランは、その構成元素がボロンと希釈ガスとして用いら
れている水素のみであり、膜中やプロセスチャンバ内に
フッ素や塩素や臭素等の元素を取り込まないという利点
がある。ところが、上記ジボランは「ppm」レベルの低濃
度では濃度の安定性が低いことが知られており、精度よ
く濃度の管理を行う為には１０ppm以上が必要である。
しかしながら、本実施の形態においては、成膜中に一貫
して不純物材料ガスを流し続ける分けではないので、膜
中に微量の不純物を取り込む場合であっても、比較的濃
度の安定した１００ppm程度の濃度を用いることができ
るのである。また、上記希釈ガスとしては、水素の他に
シランやアルゴンを用いることもできる。しかしなが
ら、中でも水素で希釈したジボランのガス濃度の安定性
は、他のガスで希釈した場合よりもよい。
【００３９】成膜完了後、上記ＣＶＤ装置２８の成膜室
から基板を取り出して次の基板を入れる前に、上記成膜
室に水素ガス１０００sccmを供給して成膜室内の圧力を
１.３Ｔorrとする。そして、ＲＦ電力１０００Ｗ〜３０
００Ｗを供給することによって水素プラズマを生成し
て、上記成膜室内のクリーニングを行う。こうして、ク
リーニングを行うことによって、上記成膜室内に残留し
たボロンを殆ど除去することができるのである。これ
は、成膜室壁に設置した汚染モニタリング用のシリコン
ウェハのＳＩＭＳ測定結果から、ボロンの検出量が検出
限界以下であることから確認できている。成膜完了後の
基板は、０.５％のフッ酸で３０秒間処理して表面の自
然酸化膜を除去し、さらにａ‐Ｓi膜３の表面濡れ性向
上のためにオゾン水で処理する。
から基板を取り出して次の基板を入れる前に、上記成膜
室に水素ガス１０００sccmを供給して成膜室内の圧力を
１.３Ｔorrとする。そして、ＲＦ電力１０００Ｗ〜３０
００Ｗを供給することによって水素プラズマを生成し
て、上記成膜室内のクリーニングを行う。こうして、ク
リーニングを行うことによって、上記成膜室内に残留し
たボロンを殆ど除去することができるのである。これ
は、成膜室壁に設置した汚染モニタリング用のシリコン
ウェハのＳＩＭＳ測定結果から、ボロンの検出量が検出
限界以下であることから確認できている。成膜完了後の
基板は、０.５％のフッ酸で３０秒間処理して表面の自
然酸化膜を除去し、さらにａ‐Ｓi膜３の表面濡れ性向
上のためにオゾン水で処理する。
【００４０】次に、図１(a)に示すように、上記ａ‐Ｓi
膜３にニッケル５を、スピンコート法によって、表面濃
度１×１０12atoms/cm2〜１×１０14atoms/cm2で添加す
る。そして、不活性雰囲気下において、５℃/min〜４０
℃/minの昇温速度で３００℃〜５５０℃まで昇温する。
続いて、４０℃/min以上の昇温速度で５５０℃〜７３０
℃まで昇温して加熱処理を行なう。ここでは、昇温速度
１０℃/minで４００℃まで昇温し、続いて昇温速度１０
０℃/minで５７０℃まで昇温して５７０℃で２時間加熱
した後、さらに室温まで約３０minかけて降温した。こ
の加熱処理によって、ａ‐Ｓi膜３は結晶化されて多結
晶シリコン膜（ｐ‐Ｓi膜)になると同時にシリコン膜中
に不純物(ボロン)が拡散される。
膜３にニッケル５を、スピンコート法によって、表面濃
度１×１０12atoms/cm2〜１×１０14atoms/cm2で添加す
る。そして、不活性雰囲気下において、５℃/min〜４０
℃/minの昇温速度で３００℃〜５５０℃まで昇温する。
続いて、４０℃/min以上の昇温速度で５５０℃〜７３０
℃まで昇温して加熱処理を行なう。ここでは、昇温速度
１０℃/minで４００℃まで昇温し、続いて昇温速度１０
０℃/minで５７０℃まで昇温して５７０℃で２時間加熱
した後、さらに室温まで約３０minかけて降温した。こ
の加熱処理によって、ａ‐Ｓi膜３は結晶化されて多結
晶シリコン膜（ｐ‐Ｓi膜)になると同時にシリコン膜中
に不純物(ボロン)が拡散される。
【００４１】引き続いて、図１(b)に示すように、上記
ｐ‐Ｓi膜にレーザ光６を照射することによって、ｐ‐
Ｓi膜の結晶性を助長して結晶性シリコン膜７を得る。
この場合におけるレーザ光６としては、ＸeＣlエキシマ
レーザ(波長３０８nm,パルス幅４０nm)を用いた。その
場合におけるレーザ光６の照射条件は、照射時の基板温
度が２００℃〜４５０℃、エネルギー密度が２５０mＪ/
cm2〜４５０mＪ/cm2である。ビームサイズはガラス基板
１上において１５０mm×１mmの長尺形状になるように成
型されており、長尺方向に対して垂直方向に０.０５mm
のステップ幅で順次走査を行う。すなわち、上記ｐ‐Ｓ
i膜の任意の一点において、計２０回の照射が行われる
ことになる。
ｐ‐Ｓi膜にレーザ光６を照射することによって、ｐ‐
Ｓi膜の結晶性を助長して結晶性シリコン膜７を得る。
この場合におけるレーザ光６としては、ＸeＣlエキシマ
レーザ(波長３０８nm,パルス幅４０nm)を用いた。その
場合におけるレーザ光６の照射条件は、照射時の基板温
度が２００℃〜４５０℃、エネルギー密度が２５０mＪ/
cm2〜４５０mＪ/cm2である。ビームサイズはガラス基板
１上において１５０mm×１mmの長尺形状になるように成
型されており、長尺方向に対して垂直方向に０.０５mm
のステップ幅で順次走査を行う。すなわち、上記ｐ‐Ｓ
i膜の任意の一点において、計２０回の照射が行われる
ことになる。
【００４２】次に、不要な部分の上記結晶性シリコン膜
７を除去して素子間分離を行い、図１(c)に示すよう
に、ＴＦＴの活性領域(後にチャネル領域１８,ソース/
ドレイン領域１６,１７)となる島状の結晶性シリコン膜
８を形成する。そして、島状結晶性シリコン膜８を覆っ
て、ゲート絶縁膜９としての酸化シリコン膜を、厚さ３
０nm〜１５０nmでプラズマＣＶＤ法によって形成する。
さらに、ゲート絶縁膜９上に、スパッタリング法によっ
て、厚さ５０nm〜２００nmの窒化タンタル膜を成膜し、
連続して厚さ３００nm〜５００nmのタングステン膜を成
膜する。そして、窒化タンタル膜とタングステン膜との
積層膜をパターニングしてゲート電極１０を形成する。
７を除去して素子間分離を行い、図１(c)に示すよう
に、ＴＦＴの活性領域(後にチャネル領域１８,ソース/
ドレイン領域１６,１７)となる島状の結晶性シリコン膜
８を形成する。そして、島状結晶性シリコン膜８を覆っ
て、ゲート絶縁膜９としての酸化シリコン膜を、厚さ３
０nm〜１５０nmでプラズマＣＶＤ法によって形成する。
さらに、ゲート絶縁膜９上に、スパッタリング法によっ
て、厚さ５０nm〜２００nmの窒化タンタル膜を成膜し、
連続して厚さ３００nm〜５００nmのタングステン膜を成
膜する。そして、窒化タンタル膜とタングステン膜との
積層膜をパターニングしてゲート電極１０を形成する。
【００４３】引き続いて、イオンドーピング法によっ
て、上記ゲート電極１０をマスクとして低濃度の不純物
(リン)１１を注入する。このドーピングは、ドーピング
ガスとしてホスフィン(ＰＨ3)を用い、加速電圧を６０k
Ｖ〜９０kＶとし、ドーズ量を３×１０13cm-2〜３×１
０14cm-2として行う。更に、図１(d)に示すように、ゲ
ート電極１０よりも左右夫々が幅１μm分だけ広いパタ
ーンのフォトレジスト１２を介して、高濃度の不純物
(リン)１３を注入する。このドーピングは、ドーピング
ガスとしてホスフィン(ＰＨ3)を用い、加速電圧を６０k
Ｖ〜９０kＶとし、ドーズ量を１×１０15cm-2〜１×１
０16cm-2として行う。このドーピング工程によって、低
濃度の不純物１１が注入されて後にＴＦＴのＬＤＤ（Li
ghtly DopedDrain)領域となる領域１４,１５と、低濃度
不純物１１と高濃度の不純物１３とが注入されたソース
/ドレイン領域１６,１７と、ゲート電極１０でマスクさ
れて不純物が注入されていないチャネル領域１８が形成
される。
て、上記ゲート電極１０をマスクとして低濃度の不純物
(リン)１１を注入する。このドーピングは、ドーピング
ガスとしてホスフィン(ＰＨ3)を用い、加速電圧を６０k
Ｖ〜９０kＶとし、ドーズ量を３×１０13cm-2〜３×１
０14cm-2として行う。更に、図１(d)に示すように、ゲ
ート電極１０よりも左右夫々が幅１μm分だけ広いパタ
ーンのフォトレジスト１２を介して、高濃度の不純物
(リン)１３を注入する。このドーピングは、ドーピング
ガスとしてホスフィン(ＰＨ3)を用い、加速電圧を６０k
Ｖ〜９０kＶとし、ドーズ量を１×１０15cm-2〜１×１
０16cm-2として行う。このドーピング工程によって、低
濃度の不純物１１が注入されて後にＴＦＴのＬＤＤ（Li
ghtly DopedDrain)領域となる領域１４,１５と、低濃度
不純物１１と高濃度の不純物１３とが注入されたソース
/ドレイン領域１６,１７と、ゲート電極１０でマスクさ
れて不純物が注入されていないチャネル領域１８が形成
される。
【００４４】その後、４５０℃〜６００℃の加熱処理に
よって、イオン注入された不純物の活性化と、不純物導
入によって劣化した結晶性の改善とが行なわれる。本実
施の形態においては、５５０℃で４時間の加熱処理を行
なった。その際に、リンはニッケルを引き寄せる効果が
あるため、この加熱処理によってリンが注入されていな
いチャネル領域１８中のニッケルが拡散されて、リンが
高濃度で注入されているソース/ドレイン領域１６,１７
に集められる。ニッケル、特にニッケルシリサイドがチ
ャネル領域１８に存在するとリーク源となるため、ＴＦ
Ｔのオフ電流の上昇を招いてしまう。ところが、この加
熱処理によって、チャネル領域１８からニッケルが拡散
してソース/ドレイン領域１６,１７に移動するため、チ
ャネル領域１８にからニッケルをゲッタリングすること
ができるのである。ここで、Ｎ型不純物(リン)が存在す
るソース/ドレイン領域１６,１７のシート抵抗は、２０
０Ω/cm2〜８００Ω/cm2であった。
よって、イオン注入された不純物の活性化と、不純物導
入によって劣化した結晶性の改善とが行なわれる。本実
施の形態においては、５５０℃で４時間の加熱処理を行
なった。その際に、リンはニッケルを引き寄せる効果が
あるため、この加熱処理によってリンが注入されていな
いチャネル領域１８中のニッケルが拡散されて、リンが
高濃度で注入されているソース/ドレイン領域１６,１７
に集められる。ニッケル、特にニッケルシリサイドがチ
ャネル領域１８に存在するとリーク源となるため、ＴＦ
Ｔのオフ電流の上昇を招いてしまう。ところが、この加
熱処理によって、チャネル領域１８からニッケルが拡散
してソース/ドレイン領域１６,１７に移動するため、チ
ャネル領域１８にからニッケルをゲッタリングすること
ができるのである。ここで、Ｎ型不純物(リン)が存在す
るソース/ドレイン領域１６,１７のシート抵抗は、２０
０Ω/cm2〜８００Ω/cm2であった。
【００４５】続いて、厚さ８００nm程度の酸化シリコン
膜または窒化シリコン膜をプラズマＣＶＤ法で成膜し、
層間絶縁膜１９を形成する。そして、層間絶縁膜１９に
コンタクトホールを形成し、例えばチタン/アルミニウ
ム/チタンの三層膜等の金属材料によってＴＦＴのソー
ス電極配線２０及びドレイン電極配線２１を形成する。
最後に、窒素雰囲気下において、４００℃で６０分のア
ニールを行う。本実施の形態におけるＴＦＴは画素電極
をスイッチングする素子であるので、ドレイン電極配線
２１にはＩＴＯ(錫添加酸化インジウム)等の透明電極で
なる画素電極２２が設けられる。さらに、こうして作成
されたＮチャネル型ＴＦＴ２３を保護するために、Ｎ型
ＴＦＴ２３上に窒化シリコン膜等から成る保護膜(図示
せず)を必要に応じて形成しても差し支えない。
膜または窒化シリコン膜をプラズマＣＶＤ法で成膜し、
層間絶縁膜１９を形成する。そして、層間絶縁膜１９に
コンタクトホールを形成し、例えばチタン/アルミニウ
ム/チタンの三層膜等の金属材料によってＴＦＴのソー
ス電極配線２０及びドレイン電極配線２１を形成する。
最後に、窒素雰囲気下において、４００℃で６０分のア
ニールを行う。本実施の形態におけるＴＦＴは画素電極
をスイッチングする素子であるので、ドレイン電極配線
２１にはＩＴＯ(錫添加酸化インジウム)等の透明電極で
なる画素電極２２が設けられる。さらに、こうして作成
されたＮチャネル型ＴＦＴ２３を保護するために、Ｎ型
ＴＦＴ２３上に窒化シリコン膜等から成る保護膜(図示
せず)を必要に応じて形成しても差し支えない。
【００４６】このように、本実施の形態においては、ガ
ラス基板１上にａ‐Ｓi膜３を成膜し、ニッケル５を添
加して不活性雰囲気下で加熱処理してｐ‐Ｓi膜化し、
さらにレーザ光６を照射して結晶性シリコン膜７を得る
に際して、ａ‐Ｓi膜３を不純物(ボロン)を添加しなが
ら成膜するようにしている。その場合に、水素で１００
ppmに希釈したジボランガスを、ａ‐Ｓi膜３の成膜を開
始してから１５秒間だけ供給するようにしている。こう
することによって、濃度が安定している１００ppmとい
う比較的高い濃度に希釈したジボランガスを供給して
も、ａ‐Ｓi膜３中におけるボロンの平均濃度を約１Ｅ
１２atoms/cm2程度の低濃度に精度良く設定することが
できるのである。
ラス基板１上にａ‐Ｓi膜３を成膜し、ニッケル５を添
加して不活性雰囲気下で加熱処理してｐ‐Ｓi膜化し、
さらにレーザ光６を照射して結晶性シリコン膜７を得る
に際して、ａ‐Ｓi膜３を不純物(ボロン)を添加しなが
ら成膜するようにしている。その場合に、水素で１００
ppmに希釈したジボランガスを、ａ‐Ｓi膜３の成膜を開
始してから１５秒間だけ供給するようにしている。こう
することによって、濃度が安定している１００ppmとい
う比較的高い濃度に希釈したジボランガスを供給して
も、ａ‐Ｓi膜３中におけるボロンの平均濃度を約１Ｅ
１２atoms/cm2程度の低濃度に精度良く設定することが
できるのである。
【００４７】尚、この約１Ｅ１２atoms/cm2のボロン濃
度は、ＴＦＴの閾値電圧のシフト量を数ボルト程度の範
囲で制御することができる濃度範囲１Ｅ１１atoms/cm2
〜１Ｅ１３atoms/cm2に入っており、液晶表示装置用ア
クティブマトリクス基板上に形成される画素用ＴＦＴと
して十分な特性を有するＴＦＴ２３を得ることができる
のである。
度は、ＴＦＴの閾値電圧のシフト量を数ボルト程度の範
囲で制御することができる濃度範囲１Ｅ１１atoms/cm2
〜１Ｅ１３atoms/cm2に入っており、液晶表示装置用ア
クティブマトリクス基板上に形成される画素用ＴＦＴと
して十分な特性を有するＴＦＴ２３を得ることができる
のである。
【００４８】また、本実施の形態においては、上記希釈
したジボランガスの供給を停止するタイミングを、ａ‐
Ｓi膜３の成膜が完了する時点よりも、図２に示すＣＶ
Ｄ装置のガス供給経路において、バルブ２６からガスの
ミキシングボックス２５までの配管２７の中に残ったジ
ボランが完全にＣＶＤ装置２８へ排気される時間よりも
以前の時点に設定している。したがって、ａ‐Ｓi膜３
の成膜後において、配管２７の中に不純物(ボロン)が残
ることを防止でき、ａ‐Ｓi膜３の成膜を繰り返し行っ
ても安定した不純物量を得ることができる。
したジボランガスの供給を停止するタイミングを、ａ‐
Ｓi膜３の成膜が完了する時点よりも、図２に示すＣＶ
Ｄ装置のガス供給経路において、バルブ２６からガスの
ミキシングボックス２５までの配管２７の中に残ったジ
ボランが完全にＣＶＤ装置２８へ排気される時間よりも
以前の時点に設定している。したがって、ａ‐Ｓi膜３
の成膜後において、配管２７の中に不純物(ボロン)が残
ることを防止でき、ａ‐Ｓi膜３の成膜を繰り返し行っ
ても安定した不純物量を得ることができる。
【００４９】さらに、上記ａ‐Ｓi膜３の成膜時に添加
する不純物ガスをジボランとし、このジボランの希釈ガ
スを水素としたので、ａ‐Ｓi膜３中にボロンと水素以
外の不純物が入らないようにできる。
する不純物ガスをジボランとし、このジボランの希釈ガ
スを水素としたので、ａ‐Ｓi膜３中にボロンと水素以
外の不純物が入らないようにできる。
【００５０】さらに、上記ａ‐Ｓi膜３の成膜完了後
に、ＣＶＤ装置２８の成膜室に水素ガスのみを供給して
水素プラズマを生成することによって、上記成膜室内に
残留しているボロンの除去を行うので、繰り返してａ‐
Ｓi膜３を成膜する場合でも更に安定した不純物(ボロ
ン)の添加が可能になる。したがって、精度の良いＴＦ
Ｔを繰り返して形成することができる。
に、ＣＶＤ装置２８の成膜室に水素ガスのみを供給して
水素プラズマを生成することによって、上記成膜室内に
残留しているボロンの除去を行うので、繰り返してａ‐
Ｓi膜３を成膜する場合でも更に安定した不純物(ボロ
ン)の添加が可能になる。したがって、精度の良いＴＦ
Ｔを繰り返して形成することができる。
【００５１】さらに、上述のようにして成膜されたボロ
ンが添加されたａ‐Ｓi膜３に対して、加熱処理及びレ
ーザ光６の照射を行って結晶化するので、主にａ‐Ｓi
膜３の下層４に添加されたボロンがａ‐Ｓi膜３の上層
部にまで拡散される。こうして、低く且つ略均一なボロ
ン濃度のａ‐Ｓi膜３を得ることができるのである。
ンが添加されたａ‐Ｓi膜３に対して、加熱処理及びレ
ーザ光６の照射を行って結晶化するので、主にａ‐Ｓi
膜３の下層４に添加されたボロンがａ‐Ｓi膜３の上層
部にまで拡散される。こうして、低く且つ略均一なボロ
ン濃度のａ‐Ｓi膜３を得ることができるのである。
【００５２】＜第２実施の形態＞本実施の形態は、アク
ティブマトリクス型液晶表示装置の周辺回路や一般の薄
膜集積回路を構成するＮ型ＴＦＴとＰ型ＴＦＴとで相補
的に構成されたＣＭＯＳ(相補型金属酸化膜半導体)ＴＦ
Ｔをガラス基板上に作成する場合について説明する。
ティブマトリクス型液晶表示装置の周辺回路や一般の薄
膜集積回路を構成するＮ型ＴＦＴとＰ型ＴＦＴとで相補
的に構成されたＣＭＯＳ(相補型金属酸化膜半導体)ＴＦ
Ｔをガラス基板上に作成する場合について説明する。
【００５３】図３は、本実施の形態の半導体装置として
のＣＭＯＳＴＦＴにおける平面図である。また、図４お
よび図５は、上記ＣＭＯＳＴＦＴをガラス基板上に作製
する場合の各工程における断面を示す図であり、図３に
おけるＡ‐Ａ'矢視断面図に相当するものである。ここ
で、図４(a)〜図５(f)の順で製造工程が進行する。
のＣＭＯＳＴＦＴにおける平面図である。また、図４お
よび図５は、上記ＣＭＯＳＴＦＴをガラス基板上に作製
する場合の各工程における断面を示す図であり、図３に
おけるＡ‐Ａ'矢視断面図に相当するものである。ここ
で、図４(a)〜図５(f)の順で製造工程が進行する。
【００５４】先ず、図４(a)に示すように、ガラス基板
(コーニング社コード１７３７)３１上に、プラズマＣＶ
Ｄ法によって、基板温度４３０℃で、ＢＣ膜としての酸
化シリコン膜３２を厚さ１００nm〜４００nmで成膜す
る。引き続いて、不純物(ボロン)を添加しながらａ‐Ｓ
i膜３３を厚さ２５nm〜８０nmで成膜する。
(コーニング社コード１７３７)３１上に、プラズマＣＶ
Ｄ法によって、基板温度４３０℃で、ＢＣ膜としての酸
化シリコン膜３２を厚さ１００nm〜４００nmで成膜す
る。引き続いて、不純物(ボロン)を添加しながらａ‐Ｓ
i膜３３を厚さ２５nm〜８０nmで成膜する。
【００５５】具体的な成膜条件は、基板温度を３３０℃
とし、シランガスを２５０sccm、水素ガスを８００scc
m、水素で１００ppmに希釈したジボランガスを２００sc
cm供給し、成膜室内の圧力を１.３Ｔorrとする。そし
て、ＲＦ電力１５０Ｗを供給することによってプラズマ
を生成して成膜を開始する。
とし、シランガスを２５０sccm、水素ガスを８００scc
m、水素で１００ppmに希釈したジボランガスを２００sc
cm供給し、成膜室内の圧力を１.３Ｔorrとする。そし
て、ＲＦ電力１５０Ｗを供給することによってプラズマ
を生成して成膜を開始する。
【００５６】成膜を開始してから１５秒後に水素で希釈
したジボランの供給を停止し、同時に水素ガスの流量を
１０００sccmに変更する。その後３５秒間成膜を続けて
成膜処理を完了する。この３５秒間に、図２におけるバ
ルブ２６からミキシングボックス２５までの配管２７の
中に在る水素で希釈したジボランが、ＣＶＤ装置２８に
排気される。
したジボランの供給を停止し、同時に水素ガスの流量を
１０００sccmに変更する。その後３５秒間成膜を続けて
成膜処理を完了する。この３５秒間に、図２におけるバ
ルブ２６からミキシングボックス２５までの配管２７の
中に在る水素で希釈したジボランが、ＣＶＤ装置２８に
排気される。
【００５７】この成膜によって、上記ａ‐Ｓi膜３３の
下層に、比較的ボロン濃度の高い部分３４ができ、その
場合におけるａ‐Ｓi膜３３中に添加されるボロンの平
均濃度は約１Ｅ１２atoms/cm2であった。この値は、シ
リコンウェハにシリコン酸化膜を形成後、上記条件でａ
‐Ｓi膜を成膜し、さらにシリコン酸化膜を成膜したサ
ンプルをＳＩＭＳで測定した値である。
下層に、比較的ボロン濃度の高い部分３４ができ、その
場合におけるａ‐Ｓi膜３３中に添加されるボロンの平
均濃度は約１Ｅ１２atoms/cm2であった。この値は、シ
リコンウェハにシリコン酸化膜を形成後、上記条件でａ
‐Ｓi膜を成膜し、さらにシリコン酸化膜を成膜したサ
ンプルをＳＩＭＳで測定した値である。
【００５８】上記ボロンの平均濃度を１Ｅ１１atoms/cm
2〜１Ｅ１３atoms/cm2にすることによって上記ＴＦＴの
閾値電圧のシフト量を数ボルト程度の範囲で制御するこ
とができ、この濃度の添加量で抵抗値が低下することは
ないのである。尚、上記不純物材料ガスとしては、上記
ジボラン以外に、三フッ化ホウ素,三塩化ホウ素および
三臭化ホウ素等を用いることができる。その中で、ジボ
ランは、その構成元素がボロンと希釈ガスとして用いら
れている水素のみであり、膜中やプロセスチャンバ内に
フッ素や塩素や臭素等の元素を取り込まないという利点
がある。ところが、上記ジボランは「ppm」レベルの低濃
度では濃度の安定性が低いことが知られており、精度よ
く濃度の管理を行う為には１０ppm以上が必要である。
しかしながら、本実施の形態においては、成膜中に一貫
して不純物材料ガスを流し続ける分けではないので、膜
中に微量の不純物を取り込む場合であっても、比較的濃
度の安定した１００ppm程度の濃度を用いることができ
るのである。また、上記希釈ガスとしては、水素の他に
シランやアルゴンを用いることもできる。しかしなが
ら、中でも水素で希釈したジボランのガス濃度の安定性
は、他のガスで希釈した場合よりもよい。
2〜１Ｅ１３atoms/cm2にすることによって上記ＴＦＴの
閾値電圧のシフト量を数ボルト程度の範囲で制御するこ
とができ、この濃度の添加量で抵抗値が低下することは
ないのである。尚、上記不純物材料ガスとしては、上記
ジボラン以外に、三フッ化ホウ素,三塩化ホウ素および
三臭化ホウ素等を用いることができる。その中で、ジボ
ランは、その構成元素がボロンと希釈ガスとして用いら
れている水素のみであり、膜中やプロセスチャンバ内に
フッ素や塩素や臭素等の元素を取り込まないという利点
がある。ところが、上記ジボランは「ppm」レベルの低濃
度では濃度の安定性が低いことが知られており、精度よ
く濃度の管理を行う為には１０ppm以上が必要である。
しかしながら、本実施の形態においては、成膜中に一貫
して不純物材料ガスを流し続ける分けではないので、膜
中に微量の不純物を取り込む場合であっても、比較的濃
度の安定した１００ppm程度の濃度を用いることができ
るのである。また、上記希釈ガスとしては、水素の他に
シランやアルゴンを用いることもできる。しかしなが
ら、中でも水素で希釈したジボランのガス濃度の安定性
は、他のガスで希釈した場合よりもよい。
【００５９】成膜完了後、上記ＣＶＤ装置２８の成膜室
から基板を取り出して次の基板を入れる前に、上記成膜
室に水素ガス１０００sccmを供給して成膜室内の圧力を
１.３Ｔorrとする。そして、ＲＦ電力１０００Ｗ〜３０
００Ｗを供給することによって水素プラズマを生成し
て、上記成膜室内のクリーニングを行う。こうして、ク
リーニングを行うことによって、上記成膜室内に残留し
たボロンを殆ど除去することができるのである。これ
は、成膜室壁に設置した汚染モニタリング用のシリコン
ウェハのＳＩＭＳ測定結果から、ボロンの検出量が検出
限界以下であることから確認できている。成膜完了後の
基板は、０.５％のフッ酸で３０秒間処理して表面の自
然酸化膜を除去し、さらにａ‐Ｓi膜３３の表面濡れ性
向上のためにオゾン水で処理する。
から基板を取り出して次の基板を入れる前に、上記成膜
室に水素ガス１０００sccmを供給して成膜室内の圧力を
１.３Ｔorrとする。そして、ＲＦ電力１０００Ｗ〜３０
００Ｗを供給することによって水素プラズマを生成し
て、上記成膜室内のクリーニングを行う。こうして、ク
リーニングを行うことによって、上記成膜室内に残留し
たボロンを殆ど除去することができるのである。これ
は、成膜室壁に設置した汚染モニタリング用のシリコン
ウェハのＳＩＭＳ測定結果から、ボロンの検出量が検出
限界以下であることから確認できている。成膜完了後の
基板は、０.５％のフッ酸で３０秒間処理して表面の自
然酸化膜を除去し、さらにａ‐Ｓi膜３３の表面濡れ性
向上のためにオゾン水で処理する。
【００６０】次に、図４(a)に示すように、上記ａ‐Ｓi
膜３３にニッケル３５を、スピンコート法によって、表
面濃度１×１０12atoms/cm2〜１×１０14atoms/cm2で添
加する。そして、不活性雰囲気下において、先ず、核発
生数極大点以下の昇温速度である５℃/min〜４０℃/min
の昇温速度で３００℃〜５５０℃まで昇温する。続い
て、３０℃/min以上の昇温速度で５５０℃〜７３０℃ま
で昇温して加熱処理を行なう。ここでは、昇温速度１０
℃/minで４００℃まで昇温し、続いて昇温速度１００℃
/minで５７０℃まで昇温した後、さらに昇温速度３００
℃/minで６７０℃まで昇温した。そして、６００℃まで
１４minかけて降温し、さらに室温まで約３０minかけて
降温した。この加熱処理によって、ａ‐Ｓi膜３３は結
晶化されてｐ‐Ｓi膜になると同時に、シリコン膜中に
不純物(ボロン)が拡散される。
膜３３にニッケル３５を、スピンコート法によって、表
面濃度１×１０12atoms/cm2〜１×１０14atoms/cm2で添
加する。そして、不活性雰囲気下において、先ず、核発
生数極大点以下の昇温速度である５℃/min〜４０℃/min
の昇温速度で３００℃〜５５０℃まで昇温する。続い
て、３０℃/min以上の昇温速度で５５０℃〜７３０℃ま
で昇温して加熱処理を行なう。ここでは、昇温速度１０
℃/minで４００℃まで昇温し、続いて昇温速度１００℃
/minで５７０℃まで昇温した後、さらに昇温速度３００
℃/minで６７０℃まで昇温した。そして、６００℃まで
１４minかけて降温し、さらに室温まで約３０minかけて
降温した。この加熱処理によって、ａ‐Ｓi膜３３は結
晶化されてｐ‐Ｓi膜になると同時に、シリコン膜中に
不純物(ボロン)が拡散される。
【００６１】引き続いて、図４(b)に示すように、上記
ｐ‐Ｓi膜にレーザ光３６を照射することによって、ｐ
‐Ｓi膜の結晶性を助長して結晶性シリコン膜３７を得
る。この場合におけるレーザ光３６としては、ＸeＣlエ
キシマレーザ(波長３０８nm,パルス幅４０nm)を用い
た。その場合におけるレーザ光３６の照射条件は、照射
時の基板温度が２００℃〜４５０℃であり、エネルギー
密度が２５０mＪ/cm2〜４５０mＪ/cm2である。ビームサ
イズは上記ガラス基板３１上において１５０mm×１mmの
長尺形状になるように成型されており、長尺方向に対し
て垂直方向に０.０５mmのステップ幅で順次走査を行
う。すなわち、上記ｐ‐Ｓi膜の任意の一点において、
計２０回の照射が行われることになる。
ｐ‐Ｓi膜にレーザ光３６を照射することによって、ｐ
‐Ｓi膜の結晶性を助長して結晶性シリコン膜３７を得
る。この場合におけるレーザ光３６としては、ＸeＣlエ
キシマレーザ(波長３０８nm,パルス幅４０nm)を用い
た。その場合におけるレーザ光３６の照射条件は、照射
時の基板温度が２００℃〜４５０℃であり、エネルギー
密度が２５０mＪ/cm2〜４５０mＪ/cm2である。ビームサ
イズは上記ガラス基板３１上において１５０mm×１mmの
長尺形状になるように成型されており、長尺方向に対し
て垂直方向に０.０５mmのステップ幅で順次走査を行
う。すなわち、上記ｐ‐Ｓi膜の任意の一点において、
計２０回の照射が行われることになる。
【００６２】このレーザ光３６の照射によって、シリコ
ン素膜中に残存しているアモルファス領域が優先的に溶
融し、結晶化領域の良好な結晶成分のみが反映されて膜
全体が結晶化される。上記レーザ照射は結晶改善が目的
であり、基本的な結晶性(結晶方位の面内分布)は変化し
ないようなエネルギー範囲で行われる。
ン素膜中に残存しているアモルファス領域が優先的に溶
融し、結晶化領域の良好な結晶成分のみが反映されて膜
全体が結晶化される。上記レーザ照射は結晶改善が目的
であり、基本的な結晶性(結晶方位の面内分布)は変化し
ないようなエネルギー範囲で行われる。
【００６３】次に、不要な部分の上記結晶性シリコン膜
３７を除去して素子間分離を行い、図４(c)に示すよう
に、ＴＦＴの活性領域(後にチャネル領域４８n,４８pと
ソース/ドレイン領域４６n,４７n,４６p,４７p)となる
島状の結晶性シリコン膜３８n,３８pを形成する。そし
て、上記島状結晶性シリコン膜３８n,３８pを覆って、
ゲート絶縁膜３９としての酸化シリコン膜を、厚さ３０
nm〜１５０nmでプラズマＣＶＤ法によって形成する。
３７を除去して素子間分離を行い、図４(c)に示すよう
に、ＴＦＴの活性領域(後にチャネル領域４８n,４８pと
ソース/ドレイン領域４６n,４７n,４６p,４７p)となる
島状の結晶性シリコン膜３８n,３８pを形成する。そし
て、上記島状結晶性シリコン膜３８n,３８pを覆って、
ゲート絶縁膜３９としての酸化シリコン膜を、厚さ３０
nm〜１５０nmでプラズマＣＶＤ法によって形成する。
【００６４】引き続いて、後にＮ型ＴＦＴのチャネル領
域となる領域のパターンにフォトレジスト４０nを形成
し、更に後にＰ型ＴＦＴとなる領域のパターンにフォト
レジスト４０pを形成する。そして、イオンドーピング
法によって、フォトレジスト４０n,４０pをマスクとし
て低濃度の不純物(リン)４１を注入する。このドーピン
グは、ドーピングガスとしてホスフィン(ＰＨ3)を用
い、加速電圧を６０kＶ〜９０kＶとし、ドーズ量を３×
１０13cm-2〜３×１０14cm-2として行う。
域となる領域のパターンにフォトレジスト４０nを形成
し、更に後にＰ型ＴＦＴとなる領域のパターンにフォト
レジスト４０pを形成する。そして、イオンドーピング
法によって、フォトレジスト４０n,４０pをマスクとし
て低濃度の不純物(リン)４１を注入する。このドーピン
グは、ドーピングガスとしてホスフィン(ＰＨ3)を用
い、加速電圧を６０kＶ〜９０kＶとし、ドーズ量を３×
１０13cm-2〜３×１０14cm-2として行う。
【００６５】次に、フォトレジスト４０n,４０pを除去
した後、図４(d)に示すように、島状の結晶性シリコン
膜３８n,３８pの位置におけるゲート絶縁膜３９上に、
スパッタリング法によって、厚さ５０nm〜２００nmの窒
化タンタル膜を成膜し、連続して厚さ３００nm〜５００
nmのタングステン膜を成膜する。そして、窒化タンタル
膜とタングステン膜との積層膜を、フォトレジスト４０
nよりも左右夫々幅１μm分だけ広いパターンにパターニ
ングしてゲート電極４２n,４２pを形成する。
した後、図４(d)に示すように、島状の結晶性シリコン
膜３８n,３８pの位置におけるゲート絶縁膜３９上に、
スパッタリング法によって、厚さ５０nm〜２００nmの窒
化タンタル膜を成膜し、連続して厚さ３００nm〜５００
nmのタングステン膜を成膜する。そして、窒化タンタル
膜とタングステン膜との積層膜を、フォトレジスト４０
nよりも左右夫々幅１μm分だけ広いパターンにパターニ
ングしてゲート電極４２n,４２pを形成する。
【００６６】引き続いて、上記イオンドーピング法によ
って、ゲート電極４２n,４２pをマスクとして高濃度の
不純物(リン)４３を注入する。このドーピングは、ドー
ピングガスとしてホスフィン(ＰＨ3)を用い、加速電圧
を６０kＶ〜９０kＶとし、ドーズ量を１×１０15cm-2〜
１×１０16cm-2として行う。このドーピング工程によっ
て、低濃度の不純物４１が注入されて後にＮ型ＴＦＴの
ＬＤＤ領域となる領域４４,４５と、低濃度不純物４１
および高濃度の不純物４３が注入されたソース/ドレイ
ン領域４６n,４７nと、フォトレジスト４０nとゲート電
極４２nとでマスクされて不純物が注入されていないチ
ャネル領域４８nが形成される。尚、後にＮ型ＴＦＴの
ＬＤＤ領域となる領域４４,４５は、ゲート電極４２nと
オーバーラップして位置している。したがって、Ｎ型Ｔ
ＦＴはＧＯＬＤＤ(Gate OverappedLightly Doped Drai
n)構造となる。また、フォトレジスト４０pとゲート電
極４２pとでマスクされて不純物が注入されていない領
域４８pは、Ｐ型ＴＦＴのチャネル領域となる。
って、ゲート電極４２n,４２pをマスクとして高濃度の
不純物(リン)４３を注入する。このドーピングは、ドー
ピングガスとしてホスフィン(ＰＨ3)を用い、加速電圧
を６０kＶ〜９０kＶとし、ドーズ量を１×１０15cm-2〜
１×１０16cm-2として行う。このドーピング工程によっ
て、低濃度の不純物４１が注入されて後にＮ型ＴＦＴの
ＬＤＤ領域となる領域４４,４５と、低濃度不純物４１
および高濃度の不純物４３が注入されたソース/ドレイ
ン領域４６n,４７nと、フォトレジスト４０nとゲート電
極４２nとでマスクされて不純物が注入されていないチ
ャネル領域４８nが形成される。尚、後にＮ型ＴＦＴの
ＬＤＤ領域となる領域４４,４５は、ゲート電極４２nと
オーバーラップして位置している。したがって、Ｎ型Ｔ
ＦＴはＧＯＬＤＤ(Gate OverappedLightly Doped Drai
n)構造となる。また、フォトレジスト４０pとゲート電
極４２pとでマスクされて不純物が注入されていない領
域４８pは、Ｐ型ＴＦＴのチャネル領域となる。
【００６７】次に、図５(e)に示すように、上記Ｎ型Ｔ
ＦＴの領域のパターンにフォトレジスト４９を形成す
る。そして、イオンドーピング法によって、フォトレジ
スト４９とゲート電極４２pとをマスクとして、不純物
(ボロン)５０を結晶性シリコン膜３８pの領域４６pと領
域４７pとに注入する。このドーピングは、ドーピング
ガスとしてジボラン(Ｂ2Ｈ6)を用い、加速電圧を６０k
Ｖ〜９０kＶとし、ドーズ量を３×１０15cm-2〜２×１
０16cm-2として行う。このドーピング工程で、領域４６
pと領域４７pとにはリン４３とボロン５０とが注入され
ているが、ボロン５０の注入量の方が多いため領域４６
pと領域４７pとはＰ型ＴＦＴのソース/ドレイン領域と
なる。尚、Ｐ型ＴＦＴのチャネル領域４８pには、ゲー
ト電極４２pでマスクされてボロン５０は注入されな
い。
ＦＴの領域のパターンにフォトレジスト４９を形成す
る。そして、イオンドーピング法によって、フォトレジ
スト４９とゲート電極４２pとをマスクとして、不純物
(ボロン)５０を結晶性シリコン膜３８pの領域４６pと領
域４７pとに注入する。このドーピングは、ドーピング
ガスとしてジボラン(Ｂ2Ｈ6)を用い、加速電圧を６０k
Ｖ〜９０kＶとし、ドーズ量を３×１０15cm-2〜２×１
０16cm-2として行う。このドーピング工程で、領域４６
pと領域４７pとにはリン４３とボロン５０とが注入され
ているが、ボロン５０の注入量の方が多いため領域４６
pと領域４７pとはＰ型ＴＦＴのソース/ドレイン領域と
なる。尚、Ｐ型ＴＦＴのチャネル領域４８pには、ゲー
ト電極４２pでマスクされてボロン５０は注入されな
い。
【００６８】その後、４５０℃〜６００℃の加熱処理に
よって、イオン注入された不純物の活性化と、不純物導
入によって劣化した結晶性の改善とが行なわれる。本実
施の形態においては、６００℃で４時間の加熱処理を行
なった。その際に、リンはニッケルを引き寄せる効果が
あるため、この加熱処理によってリンが注入されていな
いチャネル領域４８n,４８p中のニッケルが拡散され
て、リンが高濃度で注入されているソース/ドレイン領
域４６n,４７n,４６p,４７pに集められる。ニッケル、
特にニッケルシリサイドがチャネル領域４８n,４８pに
存在するとリーク源となるため、ＴＦＴのオフ電流の上
昇を招いてしまう。ところが、この加熱処理によって、
チャネル領域４８n,４８pからニッケルが拡散してソー
ス/ドレイン領域４６n,４７n,４６p,４７pに移動するた
め、チャネル領域４８n,４８pにからニッケルをゲッタ
リングすることができる。こうして、ＴＦＴのオフ電流
の上昇を抑えることができるのである。ここで、Ｎ型Ｔ
ＦＴのソース/ドレイン領域４６n,４７nのシート抵抗
は、２００Ω/cm2〜８００Ω/cm2であった。また、Ｐ型
ＴＦＴのソース/ドレイン領域４６p,４７pのシート抵抗
は、６００Ω/cm2〜１５００Ω/cm2であった。
よって、イオン注入された不純物の活性化と、不純物導
入によって劣化した結晶性の改善とが行なわれる。本実
施の形態においては、６００℃で４時間の加熱処理を行
なった。その際に、リンはニッケルを引き寄せる効果が
あるため、この加熱処理によってリンが注入されていな
いチャネル領域４８n,４８p中のニッケルが拡散され
て、リンが高濃度で注入されているソース/ドレイン領
域４６n,４７n,４６p,４７pに集められる。ニッケル、
特にニッケルシリサイドがチャネル領域４８n,４８pに
存在するとリーク源となるため、ＴＦＴのオフ電流の上
昇を招いてしまう。ところが、この加熱処理によって、
チャネル領域４８n,４８pからニッケルが拡散してソー
ス/ドレイン領域４６n,４７n,４６p,４７pに移動するた
め、チャネル領域４８n,４８pにからニッケルをゲッタ
リングすることができる。こうして、ＴＦＴのオフ電流
の上昇を抑えることができるのである。ここで、Ｎ型Ｔ
ＦＴのソース/ドレイン領域４６n,４７nのシート抵抗
は、２００Ω/cm2〜８００Ω/cm2であった。また、Ｐ型
ＴＦＴのソース/ドレイン領域４６p,４７pのシート抵抗
は、６００Ω/cm2〜１５００Ω/cm2であった。
【００６９】続いて、厚さ６００nm程度の酸化シリコン
膜または窒化シリコン膜をプラズマＣＶＤ法で成膜し、
層間絶縁膜５１を形成する。そして、層間絶縁膜５１に
コンタクトホールを形成し、例えばチタン/アルミニウ
ム/チタンの三層膜等の金属材料によってＮ型ＴＦＴお
よびＰ型ＴＦＴの電極配線５２,５３,５４を形成する。
最後に、１気圧の窒素雰囲気下において、４００℃で６
０分のアニールを行う。こうして、図３および図５(f)
に示すようなＮチャネル型ＴＦＴ５５とＰチャネル型Ｔ
ＦＴ５６とが完成する。さらに、こうして作成されたＮ
型ＴＦＴ５５とＰ型ＴＦＴ５６とを保護するために、Ｎ
型ＴＦＴ５５とＰ型ＴＦＴ５６との上に窒化シリコン膜
等から成る保護膜(図示せず)を必要に応じて形成しても
差し支えない。
膜または窒化シリコン膜をプラズマＣＶＤ法で成膜し、
層間絶縁膜５１を形成する。そして、層間絶縁膜５１に
コンタクトホールを形成し、例えばチタン/アルミニウ
ム/チタンの三層膜等の金属材料によってＮ型ＴＦＴお
よびＰ型ＴＦＴの電極配線５２,５３,５４を形成する。
最後に、１気圧の窒素雰囲気下において、４００℃で６
０分のアニールを行う。こうして、図３および図５(f)
に示すようなＮチャネル型ＴＦＴ５５とＰチャネル型Ｔ
ＦＴ５６とが完成する。さらに、こうして作成されたＮ
型ＴＦＴ５５とＰ型ＴＦＴ５６とを保護するために、Ｎ
型ＴＦＴ５５とＰ型ＴＦＴ５６との上に窒化シリコン膜
等から成る保護膜(図示せず)を必要に応じて形成しても
差し支えない。
【００７０】このように、本実施の形態においては、上
記第１実施の形態の場合と同様に、ガラス基板３１上に
ａ‐Ｓi膜３３を成膜し、ニッケル３５を添加して加熱
処理及びレーザ光３６の照射によって結晶化して結晶性
シリコン膜３７を得るに際して、ａ‐Ｓi膜３３を不純
物(ボロン)を添加しながら成膜するようにしている。そ
して、その場合に、水素で１００ppmに希釈したジボラ
ンガスを、ａ‐Ｓi膜３３の成膜を開始してから１５秒
間だけ供給するようにしている。したがって、濃度が安
定している１００ppmという比較的高い濃度に希釈した
ジボランガスを供給しても、ａ‐Ｓi膜３３中における
ボロンの平均濃度を約１Ｅ１２atoms/cm2程度の低濃度
に精度良く設定することができるのである。
記第１実施の形態の場合と同様に、ガラス基板３１上に
ａ‐Ｓi膜３３を成膜し、ニッケル３５を添加して加熱
処理及びレーザ光３６の照射によって結晶化して結晶性
シリコン膜３７を得るに際して、ａ‐Ｓi膜３３を不純
物(ボロン)を添加しながら成膜するようにしている。そ
して、その場合に、水素で１００ppmに希釈したジボラ
ンガスを、ａ‐Ｓi膜３３の成膜を開始してから１５秒
間だけ供給するようにしている。したがって、濃度が安
定している１００ppmという比較的高い濃度に希釈した
ジボランガスを供給しても、ａ‐Ｓi膜３３中における
ボロンの平均濃度を約１Ｅ１２atoms/cm2程度の低濃度
に精度良く設定することができるのである。
【００７１】さらに、上述のようにして成膜されたボロ
ンが添加されたａ‐Ｓi膜３３に対して、加熱処理及び
レーザ光３６の照射を行って結晶化するので、主にａ‐
Ｓi膜３３の下層３４に添加されたボロンがａ‐Ｓi膜３
３の上層部にまで拡散される。こうして、低く且つ略均
一なボロン濃度のａ‐Ｓi膜３３を得ることができるの
である。
ンが添加されたａ‐Ｓi膜３３に対して、加熱処理及び
レーザ光３６の照射を行って結晶化するので、主にａ‐
Ｓi膜３３の下層３４に添加されたボロンがａ‐Ｓi膜３
３の上層部にまで拡散される。こうして、低く且つ略均
一なボロン濃度のａ‐Ｓi膜３３を得ることができるの
である。
【００７２】すなわち、本実施の形態によれば、ＣＭＯ
ＳＴＦＴを構成するＮ型ＴＦＴ５５とＰ型ＴＦＴ５６と
のボロンの平均濃度を、１Ｅ１１atoms/cm2〜１Ｅ１３a
toms/cm2に設定することができる。したがって、閾値電
圧のシフト量を数ボルト程度の範囲で制御することがで
きるのであるのである。
ＳＴＦＴを構成するＮ型ＴＦＴ５５とＰ型ＴＦＴ５６と
のボロンの平均濃度を、１Ｅ１１atoms/cm2〜１Ｅ１３a
toms/cm2に設定することができる。したがって、閾値電
圧のシフト量を数ボルト程度の範囲で制御することがで
きるのであるのである。
【００７３】さて、上記各実施の形態において形成され
た半導体装置としては、活性層を構成する結晶性シリコ
ン膜が不純物を含み、且つ上記活性層内において上記不
純物の濃度が基板側の方が上記基板側とは反対側よりも
高くなっていることが特徴である。このような状態は、
上記各実施の形態によって、不純物ガスが、上記活性層
となる薄膜の成膜開始から成膜終了よりも前まで添加さ
れた結果として得られるのである。
た半導体装置としては、活性層を構成する結晶性シリコ
ン膜が不純物を含み、且つ上記活性層内において上記不
純物の濃度が基板側の方が上記基板側とは反対側よりも
高くなっていることが特徴である。このような状態は、
上記各実施の形態によって、不純物ガスが、上記活性層
となる薄膜の成膜開始から成膜終了よりも前まで添加さ
れた結果として得られるのである。
【００７４】以上、この発明を上記第１,第２実施の形
態を例に説明したが、この発明は上述の各実施の形態に
限定されるものではなく、この発明の技術的思想に基づ
く各種の変形が可能である。例えば、上記第１実施の形
態においては、この発明をＮ型ＴＦＴ２３の形成に適用
しているが、Ｐ型ＴＦＴにも適用することは可能であ
る。
態を例に説明したが、この発明は上述の各実施の形態に
限定されるものではなく、この発明の技術的思想に基づ
く各種の変形が可能である。例えば、上記第１実施の形
態においては、この発明をＮ型ＴＦＴ２３の形成に適用
しているが、Ｐ型ＴＦＴにも適用することは可能であ
る。
【００７５】
【発明の効果】以上より明らかなように、第１の発明の
半導体装置は、基板上に形成された不純物を含む活性層
における上記不純物の濃度は、上記活性層における上記
基板側の方が上記基板側とは反対側よりも高くなってい
るので、上記活性層への不純物の添加は、イオンドーピ
ング法に因らずに、上記活性層となる薄膜の成膜時に、
成膜開始から成膜終了よりも前まで不純物ガスを添加す
ることによって行われている。
半導体装置は、基板上に形成された不純物を含む活性層
における上記不純物の濃度は、上記活性層における上記
基板側の方が上記基板側とは反対側よりも高くなってい
るので、上記活性層への不純物の添加は、イオンドーピ
ング法に因らずに、上記活性層となる薄膜の成膜時に、
成膜開始から成膜終了よりも前まで不純物ガスを添加す
ることによって行われている。
【００７６】したがって、上記活性層の不純物濃度は、
濃度が安定している比較的高い濃度の不純物ガスが添加
されることによって、約１Ｅ１２atoms/cm2程度の低濃
度に精度良く設定されている。すなわち、本半導体装置
は、イオンドーピング装置を用いることなく安定して且
つ安価に作成することができる。
濃度が安定している比較的高い濃度の不純物ガスが添加
されることによって、約１Ｅ１２atoms/cm2程度の低濃
度に精度良く設定されている。すなわち、本半導体装置
は、イオンドーピング装置を用いることなく安定して且
つ安価に作成することができる。
【００７７】また、１実施例の半導体装置は、上記活性
層に含まれる不純物の平均濃度を１Ｅ１１atoms/cm2以
上且つ１Ｅ１３atoms/cm2以下にしたので、上記活性層
を結晶性シリコン膜とし、上記不純物をボロンとし、上
記結晶性シリコン膜をＴＦＴのチャネル領域として用い
れば、上記ＴＦＴの閾値電圧のシフト量を数ボルト程度
の範囲で制御することができる。
層に含まれる不純物の平均濃度を１Ｅ１１atoms/cm2以
上且つ１Ｅ１３atoms/cm2以下にしたので、上記活性層
を結晶性シリコン膜とし、上記不純物をボロンとし、上
記結晶性シリコン膜をＴＦＴのチャネル領域として用い
れば、上記ＴＦＴの閾値電圧のシフト量を数ボルト程度
の範囲で制御することができる。
【００７８】また、第２の発明の半導体装置の製造方法
は、活性層となる薄膜を成膜する際に、材料ガスに不純
物ガスを添加し、上記薄膜の成膜が終了する前に上記不
純物ガスの添加を停止するので、濃度が安定している比
較的高い濃度の不純物ガスを添加しても、上記活性層中
における不純物の平均濃度を約１Ｅ１２atoms/cm2程度
の低濃度に精度良く設定できる。したがって、イオンド
ーピング装置を用いることなく、精度良く低濃度の不純
物が添加された活性層を有する半導体装置を容易に且つ
安価に形成できる。
は、活性層となる薄膜を成膜する際に、材料ガスに不純
物ガスを添加し、上記薄膜の成膜が終了する前に上記不
純物ガスの添加を停止するので、濃度が安定している比
較的高い濃度の不純物ガスを添加しても、上記活性層中
における不純物の平均濃度を約１Ｅ１２atoms/cm2程度
の低濃度に精度良く設定できる。したがって、イオンド
ーピング装置を用いることなく、精度良く低濃度の不純
物が添加された活性層を有する半導体装置を容易に且つ
安価に形成できる。
【００７９】また、１実施例の半導体装置の製造方法
は、不純物ガス添加の停止時点を、上記薄膜の成膜が終
了する時点よりも、少なくともガス供給経路中における
ガス停止バルブからガスのミキシングボックスまでの上
記不純物ガスが排気される時間だけ前にしたので、上記
薄膜の成膜が終了した際に、上記ガス供給経路中におけ
るガス停止バルブより下流に上記不純物が残ることを防
止できる。
は、不純物ガス添加の停止時点を、上記薄膜の成膜が終
了する時点よりも、少なくともガス供給経路中における
ガス停止バルブからガスのミキシングボックスまでの上
記不純物ガスが排気される時間だけ前にしたので、上記
薄膜の成膜が終了した際に、上記ガス供給経路中におけ
るガス停止バルブより下流に上記不純物が残ることを防
止できる。
【００８０】したがって、上記薄膜を繰り返し成膜して
も安定した不純物量を得ることができる。また、in‐si
tu(インサイチュウ)で膜厚をモニタリングしながら成膜
を行って成膜時間を調整する場合においても、不純物を
定量的に添加することができる。
も安定した不純物量を得ることができる。また、in‐si
tu(インサイチュウ)で膜厚をモニタリングしながら成膜
を行って成膜時間を調整する場合においても、不純物を
定量的に添加することができる。
【００８１】また、１実施例の半導体装置の製造方法
は、上記不純物をホウ素とし、上記不純物ガスをジボラ
ン,三フッ化ホウ素,三塩化ホウ素および三臭化ホウ素の
うちの少なくとも１つを含むようにしたので、上記活性
層に、不純物としてのボロンを１Ｅ１１atoms/cm2〜１
Ｅ１３atoms/cm2程度の低濃度で精度良く且つ容易に添
加することができる。
は、上記不純物をホウ素とし、上記不純物ガスをジボラ
ン,三フッ化ホウ素,三塩化ホウ素および三臭化ホウ素の
うちの少なくとも１つを含むようにしたので、上記活性
層に、不純物としてのボロンを１Ｅ１１atoms/cm2〜１
Ｅ１３atoms/cm2程度の低濃度で精度良く且つ容易に添
加することができる。
【００８２】また、１実施例の半導体装置の製造方法
は、上記不純物ガスをジボランとしたので、上記活性層
となる薄膜中やプロセスチャンバ内にボロンと水素以外
の不純物が入らないようにできる。したがって、三フッ
化ホウ素,三塩化ホウ素および三臭化ホウ素を用いる場
合のように、フッ素や塩素や臭素等の元素が入ることは
ない。
は、上記不純物ガスをジボランとしたので、上記活性層
となる薄膜中やプロセスチャンバ内にボロンと水素以外
の不純物が入らないようにできる。したがって、三フッ
化ホウ素,三塩化ホウ素および三臭化ホウ素を用いる場
合のように、フッ素や塩素や臭素等の元素が入ることは
ない。
【００８３】また、１実施例の半導体装置の製造方法
は、上記不純物ガスの希釈ガスを水素あるいはシランと
したので、上記活性層には、上記不純物の他に水素ある
いはシリコンのみが含まれる。
は、上記不純物ガスの希釈ガスを水素あるいはシランと
したので、上記活性層には、上記不純物の他に水素ある
いはシリコンのみが含まれる。
【００８４】また、１実施例の半導体装置の製造方法
は、上記希釈ガスを水素としたので、上記シラン等の他
の希釈ガスで希釈した場合よりも低濃度でも安定したガ
ス濃度を得ることができる。したがって、精度良く低濃
度の不純物濃度を得ることができる。
は、上記希釈ガスを水素としたので、上記シラン等の他
の希釈ガスで希釈した場合よりも低濃度でも安定したガ
ス濃度を得ることができる。したがって、精度良く低濃
度の不純物濃度を得ることができる。
【００８５】また、１実施例の半導体装置の製造方法
は、上記不純物ガス濃度を１０ppm以上としたので、精
度良く濃度の管理を行うことができる。
は、上記不純物ガス濃度を１０ppm以上としたので、精
度良く濃度の管理を行うことができる。
【００８６】また、１実施例の半導体装置の製造方法
は、上記不純物ガス濃度を１００ppm以上としたので、
低濃度における濃度の安定性が悪いジボランの場合で
も、比較的安定した濃度を得ることができる。したがっ
て、上記不純物ガスの安定した供給が可能となる。
は、上記不純物ガス濃度を１００ppm以上としたので、
低濃度における濃度の安定性が悪いジボランの場合で
も、比較的安定した濃度を得ることができる。したがっ
て、上記不純物ガスの安定した供給が可能となる。
【００８７】また、１実施例の半導体装置の製造方法
は、上記活性層となる薄膜の成膜が完了した後に、成膜
室に水素ガスのみを供給して水素プラズマを生成するこ
とによって、上記成膜室内に残留している不純物を除去
するので、繰り返して上記薄膜を成膜する場合でもさら
に安定した不純物の添加を行うことができる。したがっ
て、精度の良い半導体装置を繰り返して形成することが
できる。
は、上記活性層となる薄膜の成膜が完了した後に、成膜
室に水素ガスのみを供給して水素プラズマを生成するこ
とによって、上記成膜室内に残留している不純物を除去
するので、繰り返して上記薄膜を成膜する場合でもさら
に安定した不純物の添加を行うことができる。したがっ
て、精度の良い半導体装置を繰り返して形成することが
できる。
【００８８】また、１実施例の半導体装置の製造方法
は、上記活性層となる薄膜を上記不純物を含むアモルフ
ァスシリコン膜とし、上記不純物を含むアモルファスシ
リコン膜に対して加熱処理あるいは強光の照射処理の少
なくとも一方を行うことによって、上記アモルファスシ
リコンの結晶化と上記不純物の拡散とを行うので、上記
アモルファスシリコン膜の成膜時に基板側に添加された
不純物を上記基板側とは反対側にまで拡散することがで
きる。したがって、低く且つ略均一な不純物濃度のアモ
ルファスシリコン膜を容易に得ることができるのであ
る。
は、上記活性層となる薄膜を上記不純物を含むアモルフ
ァスシリコン膜とし、上記不純物を含むアモルファスシ
リコン膜に対して加熱処理あるいは強光の照射処理の少
なくとも一方を行うことによって、上記アモルファスシ
リコンの結晶化と上記不純物の拡散とを行うので、上記
アモルファスシリコン膜の成膜時に基板側に添加された
不純物を上記基板側とは反対側にまで拡散することがで
きる。したがって、低く且つ略均一な不純物濃度のアモ
ルファスシリコン膜を容易に得ることができるのであ
る。
【図１】 この発明の半導体装置としてのＮ型ＴＦＴの
各製造工程における断面図である。
各製造工程における断面図である。
【図２】 ＣＶＤ装置におけるガス供給経路の概略図で
ある。
ある。
【図３】 この発明の半導体装置としてのＣＭＯＳＴＦ
Ｔにおける平面図である。
Ｔにおける平面図である。
【図４】 図３に示すＣＭＯＳＴＦＴの各製造工程にお
ける断面図である。
ける断面図である。
【図５】 図４に続くの各製造工程における断面図であ
る。
る。
１,３１…ガラス基板、
２,３２…酸化シリコン膜、
３,３３…ａ‐Ｓi膜、
４,３４…ボロン濃度の高い部分、
５,３５…ニッケル、
６,３６…レーザ光、
７,３７…結晶性シリコン膜、
８,３８n,３８p…島状結晶性シリコン膜、
９,３９…ゲート絶縁膜、
１０,４２n,４２p…ゲート電極、
１１,４１…低濃度のリン、
１２,４０n,４０p,４９…フォトレジスト、
１３,４３…高濃度のリン、
１４,１５,４４,４５…ＬＤＤ領域、
１６,１７,４６n,４７n,４６p,４７p…ソース/ドレイン
領域、 １８,４８n,４８p…チャネル領域、 １９,５１…層間絶縁膜、 ２０…ソース電極配線、 ２１…ドレイン電極配線、 ２２…画素電極、 ２３,５５…Ｎチャネル型ＴＦＴ、 ２５…ミキシングボックス、 ２６…バルブ、 ２７…配管、 ２８…ＣＶＤ装置、 ２９…マスフローコントローラ、 ５０…ボロン、 ５２,５３,５４…電極配線、 ５６…Ｐチャネル型ＴＦＴ。
領域、 １８,４８n,４８p…チャネル領域、 １９,５１…層間絶縁膜、 ２０…ソース電極配線、 ２１…ドレイン電極配線、 ２２…画素電極、 ２３,５５…Ｎチャネル型ＴＦＴ、 ２５…ミキシングボックス、 ２６…バルブ、 ２７…配管、 ２８…ＣＶＤ装置、 ２９…マスフローコントローラ、 ５０…ボロン、 ５２,５３,５４…電極配線、 ５６…Ｐチャネル型ＴＦＴ。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2H092 JA25 JA46 MA08 MA13 MA17
MA27 MA30 MA35 MA37 NA22
NA24 NA27 NA28 NA29
5F045 AA06 AA08 AB02 AB04 AB32
AB33 AC01 AC14 AC19 AD07
AE21 AF07 BB04 BB16 CA15
DA58 DA59 EB06 EB17 EE15
EE18 HA16 HA17 HA20
5F052 AA02 AA11 AA17 BB07 CA04
DA02 DB03 FA06 FA19 JA01
5F110 AA08 AA16 AA30 BB02 BB04
CC02 DD02 DD13 EE01 EE04
EE14 EE44 FF02 FF30 GG02
GG13 GG25 GG32 GG34 GG37
GG45 GG51 HJ01 HJ04 HJ12
HJ23 HL03 HL04 HL12 HM15
NN02 NN23 NN24 NN35 NN72
PP03 PP06 PP34 QQ11 QQ28
Claims (12)
- 【請求項１】 基板上に形成された不純物を含む活性層
を有する半導体装置において、 上記不純物の濃度は、上記活性層における上記基板側の
方が上記基板側とは反対側よりも高くなっていることを
特徴とする半導体装置。 - 【請求項２】 請求項１に記載の半導体装置において、 上記活性層に含まれる不純物の平均濃度は、１Ｅ１１at
oms/cm2以上且つ１Ｅ１３atoms/cm2以下であることを特
徴とする半導体装置。 - 【請求項３】 請求項１あるいは請求項２に記載の半導
体装置の製造方法であって、 上記活性層となる薄膜を成膜する際に、材料ガスに不純
物ガスを添加し、 上記薄膜の成膜が終了する前に、上記不純物ガスの添加
を停止することを特徴とする半導体装置の製造方法。 - 【請求項４】 請求項３に記載の半導体装置の製造方法
において、 上記不純物ガス添加の停止時点は、上記薄膜の成膜が終
了する時点よりも、少なくともガス供給経路中における
ガス停止バルブからガスのミキシングボックスまでの上
記不純物ガスが排気される時間だけ前であることを特徴
とする半導体装置の製造方法。 - 【請求項５】 請求項３あるいは請求項４に記載の半導
体装置の製造方法において、 上記不純物はホウ素であり、上記不純物ガスはジボラ
ン,三フッ化ホウ素,三塩化ホウ素および三臭化ホウ素の
うちの少なくとも１つを含むことを特徴とする半導体装
置の製造方法。 - 【請求項６】 請求項５に記載の半導体装置の製造方法
において、 上記不純物ガスはジボランであることを特徴とする半導
体装置の製造方法。 - 【請求項７】 請求項５あるいは請求項６に記載の半導
体装置の製造方法において、 上記不純物ガスを希釈する希釈ガスは、水素あるいはシ
ランであることを特徴とする半導体装置の製造方法。 - 【請求項８】 請求項７に記載の半導体装置の製造方法
において、 上記希釈ガスは水素であることを特徴とする半導体装置
の製造方法。 - 【請求項９】 請求項３乃至請求項８の何れか一つに記
載の半導体装置の製造方法において、 上記不純物ガスの濃度は、１０ppm以上であることを特
徴とする半導体装置の製造方法。 - 【請求項１０】 請求項９に記載の半導体装置の製造方
法において、 上記不純物ガスの濃度は、１００ppm以上であることを
特徴とする半導体装置の製造方法。 - 【請求項１１】 請求項３乃至請求項１０の何れか一つ
に記載の半導体装置の製造方法において、 上記活性層となる薄膜の成膜が完了した後に、成膜室に
水素ガスのみを供給して水素プラズマを生成することに
よって、上記成膜室内に残留している不純物を除去する
ことを特徴とする半導体装置の製造方法。 - 【請求項１２】 請求項３乃至請求項１１の何れか一つ
に記載の半導体装置の製造方法において、 上記活性層となる薄膜は、上記不純物を含むアモルファ
スシリコン膜であり、上記不純物を含むアモルファスシ
リコン膜に対して加熱処理あるいは強光の照射処理の少
なくとも一方を行うことによって、上記アモルファスシ
リコンを結晶化すると共に、得られた上記活性層として
の結晶性シリコン膜における上記基板側とは反対側にま
で上記不純物を拡散させることを特徴とする半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001240530A JP2003060209A (ja) | 2001-08-08 | 2001-08-08 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001240530A JP2003060209A (ja) | 2001-08-08 | 2001-08-08 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003060209A true JP2003060209A (ja) | 2003-02-28 |
Family
ID=19071127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001240530A Pending JP2003060209A (ja) | 2001-08-08 | 2001-08-08 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003060209A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010206201A (ja) * | 2009-03-05 | 2010-09-16 | Samsung Mobile Display Co Ltd | 多結晶シリコン層の製造方法 |
| US8409887B2 (en) | 2009-03-03 | 2013-04-02 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| US8546248B2 (en) | 2009-03-05 | 2013-10-01 | Samsung Display Co., Ltd. | Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same |
| US8890165B2 (en) | 2009-11-13 | 2014-11-18 | Samsung Display Co., Ltd. | Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same |
| US9117798B2 (en) | 2009-03-27 | 2015-08-25 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same |
-
2001
- 2001-08-08 JP JP2001240530A patent/JP2003060209A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8409887B2 (en) | 2009-03-03 | 2013-04-02 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| US9035311B2 (en) | 2009-03-03 | 2015-05-19 | Samsung Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| JP2010206201A (ja) * | 2009-03-05 | 2010-09-16 | Samsung Mobile Display Co Ltd | 多結晶シリコン層の製造方法 |
| US8546248B2 (en) | 2009-03-05 | 2013-10-01 | Samsung Display Co., Ltd. | Method of forming polycrystalline silicon layer and atomic layer deposition apparatus used for the same |
| US9117798B2 (en) | 2009-03-27 | 2015-08-25 | Samsung Display Co., Ltd. | Thin film transistor, method of fabricating the same and organic light emitting diode display device including the same |
| US8890165B2 (en) | 2009-11-13 | 2014-11-18 | Samsung Display Co., Ltd. | Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5970369A (en) | Semiconductor device with polysilicon layer of good crystallinity and its manufacture method | |
| US5977559A (en) | Thin-film transistor having a catalyst element in its active regions | |
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| JPH07153961A (ja) | 順スタガ型薄膜トランジスタ及びその製造方法 | |
| US6337229B1 (en) | Method of making crystal silicon semiconductor and thin film transistor | |
| US7534705B2 (en) | Method of manufacturing a semiconductor device | |
| US5786241A (en) | Method for forming a thin film semiconductor device utilizing a gate and gate side walls as masks | |
| US6300659B1 (en) | Thin-film transistor and fabrication method for same | |
| US7186601B2 (en) | Method of fabricating a semiconductor device utilizing a catalyst material solution | |
| KR100700681B1 (ko) | 반도체박막의 결정화 방법 및 박막 반도체장치의 제조방법 | |
| US7018874B2 (en) | Method for fabricating thin-film transistor | |
| US7906834B2 (en) | Display device having thin film semiconductor device and manufacturing method of thin film semiconductor device | |
| JPH06124890A (ja) | 薄膜状半導体装置の作製方法。 | |
| JP2003060209A (ja) | 半導体装置およびその製造方法 | |
| JP3890270B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20060088961A1 (en) | Method of fabricating poly crystalline silicon TFT | |
| TW543204B (en) | Method of fabricating thin film transistor | |
| US5923967A (en) | Method for producing a thin film semiconductor device | |
| TW575926B (en) | Method of forming polysilicon layer and manufacturing method of polysilicon thin film transistor using the same | |
| JP3338182B2 (ja) | 半導体装置の作製方法 | |
| KR100867921B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JP3462157B2 (ja) | 半導体装置の作製方法 | |
| JPH06124889A (ja) | 薄膜状半導体装置の作製方法 | |
| JP2002368009A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| KR100566893B1 (ko) | 결정질 활성층을 포함하는 박막트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080306 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080617 |