JP2006186119A - 薄膜トランジスタおよびその製造方法 - Google Patents

Abstract

【課題】 真性酸化亜鉛からなる半導体薄膜を有する薄膜トランジスタの製造に際し、加工精度を良くする。
【解決手段】 まず、真性酸化亜鉛からなる半導体薄膜８の上面中央部に中央保護膜９を形成し、その上にｎ型酸化亜鉛からなるオーミックコンタクト層１０、１１および上面保護膜１２、１３を形成し、その上に上層絶縁膜１６を成膜する。次に、上層絶縁膜１６および上面保護膜１２、１３にコンタクトホール１４、１５を形成する。この場合、チャネル長Ｌは中央保護膜９の所定方向の寸法により決定され、チャネル幅Ｗはコンタクトホール１４、１５の所定方向の寸法により決定される。これにより、半導体薄膜８にサイドエッチングがやや生じても、チャネル長Ｌおよびチャネル幅Ｗに寸法変化が生じることはない。
【選択図】 図１

Description

この発明は薄膜トランジスタおよびその製造方法に関する。

従来の薄膜トランジスタには、基板の上面に酸化亜鉛（ＺｎＯ）からなるゲート電極が設けられ、ゲート電極を含む基板の上面にゲート絶縁膜が設けられ、ゲート電極上におけるゲート絶縁膜の上面に真性酸化亜鉛からなる半導体薄膜が設けられ、半導体薄膜の上面両側にｎ型酸化亜鉛からなるオーミックコンタクト層が設けられ、各オーミックコンタクト層の上面にソース・ドレイン電極が設けられたものがある（例えば、特許文献１参照）。

特開２００３−３７２６８号公報

ところで、特許文献１には、上記構成の薄膜トランジスタの製造方法として、酸化亜鉛からなる半導体薄膜およびオーミックコンタクト層を反応性イオンエッチング（ＲＩＥ）により形成すると記載されているが、酸化亜鉛は酸にもアルカリにも溶けやすく、エッチング耐性が極めて低いため、デバイスエリアに形成された酸化亜鉛からなる半導体薄膜およびオーミックコンタクト層に後工程で比較的大きなサイドエッチングが生じ、加工精度が悪くなってしまうという問題がある。

そこで、この発明は、加工精度を良くすることができる薄膜トランジスタおよびその製造方法を提供することを目的とする。

この発明は、上記目的を達成するため、半導体薄膜と、該半導体薄膜の一面に形成されたゲート絶縁膜と、該ゲート絶縁膜を介して前記半導体薄膜に対向して形成されたゲート電極と、前記半導体薄膜上に前記半導体薄膜のチャネル領域上で分離して形成され、前記半導体薄膜の端面を完全に覆って形成された一対のオーミックコンタクト層と、前記各オーミックコンタクト層にそれぞれ接続されたソース電極およびドレイン電極と、を具備することを特徴とするものである。

この発明によれば、半導体薄膜上に半導体薄膜のチャネル領域上で分離して形成され、半導体薄膜の端面を完全に覆って形成された一対のオーミックコンタクト層を具備することにより、加工精度を良くすることができる。

（第１実施形態）
図１（Ａ）はこの発明の第１実施形態としての薄膜トランジスタを備えた液晶表示素子の要部の透過平面図を示し、図１（Ｂ）は図１（Ａ）のＢ−Ｂ線に沿う断面図を示す。この液晶表示素子はガラス基板１を備えている。ガラス基板１の上面には、マトリクス状に配置された複数の画素電極２と、各画素電極２に接続された薄膜トランジスタ３と、行方向に配置され、各薄膜トランジスタ３に走査信号を供給する走査ライン４と、列方向に配置され、各薄膜トランジスタ３にデータ信号を供給するデータライン５とが設けられている。

すなわち、ガラス基板１の上面の所定の箇所にはクロムやアルミニウム系金属等からなるゲート電極６を含む走査ライン４が設けられている。ゲート電極６および走査ライン４を含むガラス基板１の上面には窒化シリコンからなるゲート絶縁膜７が設けられている。ゲート電極６上におけるゲート絶縁膜７の上面の所定の箇所には真性酸化亜鉛からなる半導体薄膜８が設けられている。

ゲート電極６上における半導体薄膜８の上面中央部には窒化シリコンからなる中央保護膜９が設けられている。中央保護膜９の上面両側、その両側における半導体薄膜８の上面およびその近傍のゲート絶縁膜７の上面には、半導体薄膜８のチャネル流域上で相互に分離された、ｎ型酸化亜鉛からなるオーミックコンタクト層１０、１１が設けられている。

この場合、一方のオーミックコンタクト層１０は、半導体薄膜８の図１（Ａ）における右半分の右端面およびそれに直交する方向の両端面の３つの端面を覆うように設けられている。他方のオーミックコンタクト層１１は、半導体薄膜８の図１（Ａ）における左半分の左端面およびそれに直交する方向の両端面の３つの端面を覆うように設けられている。したがって、中央保護膜９下に設けられた半導体薄膜８の中央部の図１（Ａ）における上下部の端面は、オーミックコンタクト層１０、１１によって覆われずに露出されている。

一方のオーミックコンタクト層１０の周辺部上面および他方のオーミックコンタクト層１１の周辺部上面には窒化シリコンからなる上面保護膜１２、１３が設けられている。すなわち、オーミックコンタクト層１０、１１の各周辺部を除く領域における上面保護膜１２、１３にはコンタクトホール１４、１５が設けられている。

上面保護膜１２、１３を含むゲート絶縁膜７の上面には窒化シリコンからなる上層絶縁膜１６が設けられている。ここで、図１（Ｂ）を明確にする目的で、上層絶縁膜１６には多数の点からなるハッチングが記入されている。そして、上層絶縁膜１６には、上面保護膜１２、１３のコンタクトホール１４、１５に連続するコンタクトホール１４、１５が設けられている。

一方のコンタクトホール１４を介して露出された一方のオーミックコンタクト層１０の上面およびその近傍の上層絶縁膜１６の上面にはクロム、アルミニウム系金属、ＩＴＯ等からなるソース電極１７が設けられている。他方のコンタクトホール１５を介して露出された他方のオーミックコンタクト層１１の上面、その近傍の上層絶縁膜１６の上面および上層絶縁膜１６の上面の所定の箇所にはクロム、アルミニウム系金属、ＩＴＯ等からなるドレイン電極１８を含むデータライン５が設けられている。

ここで、ゲート電極６、ゲート絶縁膜７、半導体薄膜８、中央保護膜９、オーミックコンタクト層１０、１１、上面保護膜１２、１３、ソース電極１７およびドレイン電極１８により、薄膜トランジスタ３が構成されている。

そして、中央保護膜９の図１（Ａ）における左右方向の寸法がチャネル長Ｌとなっている。また、例えば、他方のオーミックコンタクト層１５を含むドレイン電極１８と半導体薄膜８との接続部分つまり他方のコンタクトホール１５の図１（Ａ）における上下方向の寸法がチャネル幅Ｗとなっている。

ソース電極１７、ドレイン電極１８およびデータライン５を含む上層絶縁膜１６の上面には窒化シリコンからなるオーバーコート膜１９が設けられている。オーバーコート膜１９の上面の所定の箇所にはＩＴＯ等の透明導電材料からなる画素電極２が設けられている。画素電極２は、オーバーコート膜１９の所定の箇所に設けられたコンタクトホール２０を介してソース電極１７に接続されている。

次に、この液晶表示素子における薄膜トランジスタ３の部分の製造方法の一例について説明する。まず、図２（Ａ）、（Ｂ）に示すように、ガラス基板１の上面の所定の箇所に、スパッタ法により成膜されたクロムやアルミニウム系金属等からなる金属層をフォトリソグラフィ法によりパターニングすることにより、ゲート電極６を含む走査ライン４を形成する。

次に、ゲート電極６および走査ライン４を含むガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなるゲート絶縁膜７、真性酸化亜鉛からなる半導体薄膜形成用層８ａおよび窒化シリコンからなる中央保護膜形成用層９ａを連続して成膜する。次に、中央保護膜形成用層９ａの上面に、フォトリソグラフィ法により、デバイスエリア形成用のレジストパターン２１を形成する。

次に、レジストパターン２１をマスクとして、中央保護膜形成用層９ａをエッチングすると、図３（Ａ）、（Ｂ）に示すように、レジストパターン２１下に中央保護膜形成用層９ｂが残存される。この場合、レジストパターン２１下以外の領域における半導体薄膜形成用層８ａの表面が露出される。そこで、窒化シリコンからなる中央保護膜形成用層９ａのエッチング方法としては、中央保護膜形成用層９ａのエッチング速度は速いが、真性酸化亜鉛からなる半導体薄膜形成用層８ａをなるべく侵さないようにするために、六フッ化イオウ（ＳＦ₆）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。

次に、レジストパターン２１をレジスト剥離液を用いて剥離する。この場合、中央保護膜形成用層９ｂ下以外の領域における半導体薄膜形成用層８ａの表面がレジスト剥離液に曝されるが、この曝された部分はデバイスエリア以外であるので、別に支障はない。

次に、中央保護膜形成用層９ｂをマスクとして、半導体薄膜形成用層８ａをエッチングすると、図４（Ａ）、（Ｂ）に示すように、中央保護膜形成用層９ｂ下に半導体薄膜８が形成される。この場合、真性酸化亜鉛からなる半導体薄膜形成用層８ａのエッチング液としては、アルカリ水溶液を用いる。例えば、水酸化ナトリウム（ＮａＯＨ）３０ｗｔ％未満水溶液、好ましくは２〜１０ｗｔ％水溶液を用いる。エッチング液の温度は、５〜４０℃、好ましくは室温（２２〜２３℃）とする。

そして、エッチング液として水酸化ナトリウム（ＮａＯＨ）５ｗｔ％水溶液（温度は室温（２２〜２３℃））を用いたところ、エッチング速度は約８０ｎｍ／分であった。ところで、エッチング速度は、加工の制御性を考慮した場合、余り大きいと膜厚や密度等のばらつきの要因のためエッチング終了の制御が難しく、勿論、小さすぎれば生産性が低下する。そこで、エッチング速度は、一般的に、１００〜２００ｎｍ／分程度が好ましいと言われている。エッチング速度が約８０ｎｍ／分の水酸化ナトリウム（ＮａＯＨ）５ｗｔ％水溶液は、一応、満足できる範囲と言える。

しかし、更に、生産効率を上げるために、ナトリウムの濃度を大きくしてもよい。また、エッチング液としてリン酸水溶液等の速度が大きいものを使用する場合、０．０５％程度と極めて低濃度にしなければならないが、このように低濃度のものを用いる場合、被エッチング物の溶解により使用時における変質速度が大きいので、やはり制御が困難となる。従って、水酸化ナトリウム水溶液の場合、３０ｗｔ％未満水溶液、好ましくは２〜１０ｗｔ％程度の水溶液を適用することができるので、このような面で極めて有効である。

次に、図５（Ａ）、（Ｂ）に示すように、中央保護膜形成用層９ｂの上面中央部に、フォトリソグラフィ法により、中央保護膜形成用のレジストパターン２２を形成する。次に、レジストパターン２２をマスクとして、中央保護膜形成用層９ｂをエッチングすると、図６（Ａ）、（Ｂ）に示すように、レジストパターン２２下に中央保護膜９が形成される。

この場合、レジストパターン２２下以外の領域における半導体薄膜８の表面が露出される。したがって、窒化シリコンからなる中央保護膜形成用層９ｂのエッチング方法としては、上記と同様に、六フッ化イオウ（ＳＦ₆）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。そして、中央保護膜９の図６（Ａ）における左右方向の寸法により、チャネル長Ｌが決定される。

次に、レジストパターン２２をレジスト剥離液を用いて剥離する。ここで、レジスト剥離液として、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いても、レジスト剥離を良好に行えることは、発明者において確認されている。しかも、このようなレジスト剥離液は、中央保護膜９下以外の領域における半導体薄膜８の表面を全く侵さないため、ここではこのようなレジスト剥離液を用いる。

次に、図７（Ａ）、（Ｂ）に示すように、半導体薄膜８および中央保護膜９を含むゲート絶縁膜７の上面に、プラズマＣＶＤ法により、ｎ型酸化亜鉛からなるオーミックコンタクト層形成用層２３および窒化シリコンからなる上面保護膜形成用層２４を連続して成膜する。次に、上面保護膜形成用層２４の上面に、フォトリソグラフィ法により、上面保護膜形成用のレジストパターン２５を形成する。

次に、レジストパターン２５をマスクとして、上面保護膜形成用層２４をエッチングすると、図８（Ａ）、（Ｂ）に示すように、レジストパターン２５下に上面保護膜１２、１３が形成される。この場合、レジストパターン２５下以外の領域におけるｎ型酸化亜鉛からなるオーミックコンタクト層形成用層２３の表面が露出される。したがって、窒化シリコンからなる上面保護膜形成用層２４のエッチング方法としては、上記と同様に、六フッ化イオウ（ＳＦ₆）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。

また、この状態では、一方の上面保護膜１２は、半導体薄膜８の図８（Ａ）における右半分の右端面およびそれに直交する方向の両端面の３つの端面を覆い、且つ、中央保護膜９の図８（Ａ）における右端面を覆うように形成されている。また、他方の上面保護膜１３は、半導体薄膜８の図８（Ａ）における左半分の左端面およびそれに直交する方向の両端面の３つの端面を覆い、且つ、中央保護膜９の図８（Ａ）における左端面を覆うように形成されている。

次に、レジストパターン２５をレジスト剥離液を用いて剥離する。この場合、上面保護膜１２、１３下以外の領域におけるｎ型酸化亜鉛からなるオーミックコンタクト層形成用層２３の表面がレジスト剥離液に曝されるが、この曝された部分はオーミックコンタクト層形成領域以外であるので、別に支障はない。

次に、上面保護膜１２、１３をマスクとして、オーミックコンタクト層形成用層２３をエッチングすると、図９（Ａ）、（Ｂ）に示すように、上面保護膜１２、１３下にオーミックコンタクト層１０、１１が形成される。この場合、オーミックコンタクト層形成用層２３はｎ型酸化亜鉛によって形成されているため、エッチング液として上記水酸化ナトリウム水溶液を用いると、加工の制御性を良好とすることができる。

また、この場合、半導体薄膜８の中央部の図９（Ａ）における上下部の端面以外の端面は上面保護膜１２、１３によって覆われ、保護されている。また、半導体薄膜８の上面中央部は中央保護膜９および上面保護膜１２、１３によって覆われ、保護されている。したがって、半導体薄膜８の中央部の図９（Ａ）における上下部の端面にサイドエッチングがやや生じるが、後述の如く、チャネル幅Ｗに影響を与えることはない。

次に、図１０（Ａ）、（Ｂ）に示すように、上面保護膜１２、１３を含むゲート絶縁膜７の上面に、プラズマＣＶＤ法により、窒化シリコンからなる上層絶縁膜１６を成膜する。次に、上層絶縁膜１６の上面に、フォトリソグラフィ法により、コンタクトホール形成用のレジストパターン２６を形成する。

次に、レジストパターン２６をマスクとして、上層絶縁膜１６および上面保護膜１２、１３を連続してエッチングすると、図１１（Ａ）、（Ｂ）に示すように、上層絶縁膜１６および上面保護膜１２、１３の所定の箇所に２つのコンタクトホール１４、１５が連続して形成される。この場合、上層絶縁膜１６および上面保護膜１２、１３にコンタクトホール１４、１５を連続して形成するため、上層絶縁膜１６の材料は、上面保護膜１２、１３の材料と同じであることが好ましく、この実施形態では窒化シリコンである。

また、この場合、コンタクトホール１４、１５内におけるｎ型酸化亜鉛からなるオーミックコンタクト層１０、１１の上面が露出される。したがって、窒化シリコンからなる上層絶縁膜１６および上面保護膜１２、１３にコンタクトホール１４、１５を形成するためのエッチング方法としては、上記と同様に、六フッ化イオウ（ＳＦ₆）を用いた反応性プラズマエッチング（ドライエッチング）が好ましい。

次に、レジストパターン２６をレジスト剥離液を用いて剥離する。この場合、コンタクトホール１４、１５内におけるｎ型酸化亜鉛からなるオーミックコンタクト層１０、１１の上面が露出されている。したがって、この場合のレジスト剥離液としては、酸性もアルカリ性も呈さない（電解質を含まない）もの、例えば、単一の有機溶媒（例えばジメチルスルホキシド（ＤＭＳＯ））を用いる。

ここで、例えば、他方のオーミックコンタクト層１５を含むドレイン電極１８と半導体薄膜８との接続部分つまり他方のコンタクトホール１５の図１１（Ａ）における上下方向の寸法がチャネル幅Ｗとなる。このチャネル幅Ｗは、半導体薄膜８の図１１（Ａ）における上下方向の寸法よりもある程度小さい。したがって、図９（Ａ）、（Ｂ）に示す工程において、半導体薄膜８の中央部の図９（Ａ）における上下部の端面にサイドエッチングがやや生じたとしても、チャネル幅Ｗに影響を与えることはない。

次に、図１２（Ａ）、（Ｂ）に示すように、オーミックコンタクト層１０、１１を含む上層絶縁膜１６の上面に、スパッタ法により、クロム、アルミニウム系金属、ＩＴＯ等からなるソース・ドレイン電極等形成用層２７を成膜する。次に、ソース・ドレイン電極等形成用層２７の上面に、フォトリソグラフィ法により、ソース・ドレイン電極等形成用のレジストパターン２８を形成する。

次に、レジストパターン２８をマスクとして、ソース・ドレイン電極等形成用層２７をエッチングすると、図１３（Ａ）、（Ｂ）に示すように、レジストパターン２８下にソース電極１７、ドレイン電極１８およびデータライン５が形成される。次に、レジストパターン２８をレジスト剥離液を用いて剥離する。

この場合、コンタクトホール１４、１５内のオーミックコンタクト層１０、１１はソース電極１７およびドレイン電極１８によって完全に覆われている。したがって、ソース・ドレイン電極等形成用層２７を成膜した後においては、オーミックコンタクト層１０、１１は、ソース・ドレイン電極等形成用層２７をエッチングするためのエッチング液およびレジスト剥離液等に曝されることはなく、完全に保護されている。これにより、加工精度を良くすることができる。

次に、図１（Ａ）、（Ｂ）に示すように、ソース電極１７、ドレイン電極１８およびデータライン５を含む上層絶縁膜１６の上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜１９を成膜する。次に、オーバーコート膜１９の所定の箇所に、フォトリソグラフィ法により、コンタクトホール２０を形成する。次に、オーバーコート膜１９の上面の所定の箇所に、スパッタ法により成膜されたＩＴＯ等の透明導電材料からなる画素電極形成用層をフォトリソグラフィ法によりパターニングすることにより、画素電極２をコンタクトホール２０を介してソース電極１７に接続させて形成する。

以上のように、上記製造方法では、半導体薄膜８の中央部上面にその所定方向の寸法によりチャネル長Ｌを決定する中央保護膜９を形成し、オーミックコンタクト層１０、１１の周辺部上面に上面保護膜１２、１３を形成し、上面保護膜１２、１３にその所定方向の寸法によりチャネル幅Ｗを決定する２つのコンタクトホール１４、１５を形成しているので、半導体薄膜８にサイドエッチングがやや生じても、中央保護膜９および上面保護膜１２、１３に形成された２つのコンタクトホール１４、１５によって決定されるチャネル長Ｌおよびチャネル幅Ｗに寸法変化が生じることはなく、加工精度を良くすることができる。

なお、半導体薄膜形成用層８ａおよびオーミックコンタクト層形成用層２３の成膜は、プラズマＣＶＤ法に限らず、スパッタ法、蒸着法、キャスト法、メッキ法等であってもよい。また、オーミックコンタクト層１０、１１は、ｎ型酸化亜鉛に限らず、ｐ型酸化亜鉛であってもよく、また酸素欠損を生じさせて導電率を変化させた酸化亜鉛層であってもよい。

また、上記実施形態では、半導体薄膜８の中央部上面に中央保護膜９を設けているが、半導体薄膜８を十分な厚さにすれば、エッチングによりオーミックコンタクト層形成用層２３を分離して、オーミックコンタクト層１０、１１を形成する際、多少、半導体薄膜８がエッチングされたとしても、残りの半導体薄膜８の厚さを十分なものにすることができるので、中央保護膜９を形成せず、半導体薄膜８上に直接、オーミックコンタクト層１０、１１を形成することができる。

（Ａ）はこの発明の一実施形態としての薄膜トランジスタを備えた液晶表示 素子の要部の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図１に示す薄膜トランジスタの部分の製造に際し、当初の工程の透 過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図２に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図３に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図４に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図５に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図６に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図７に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図８に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 （Ａ）は図９に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面 図。 （Ａ）は図１０に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断 面図。 （Ａ）は図１１に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断 面図。 （Ａ）は図１２に続く工程の透過平面図、（Ｂ）はそのＢ−Ｂ線に沿う断 面図。

符号の説明

１ ガラス基板
２ 画素電極
３ 薄膜トランジスタ
４ 走査ライン
５ データライン
６ ゲート電極
７ ゲート絶縁膜
８ 半導体薄膜
９ 中央保護膜
１０、１１ オーミックコンタクト層
１２、１３ 上面保護膜
１４、１５ コンタクトホール
１６ 上層絶縁膜
１７ ソース電極
１８ ドレイン電極
１９ オーバーコート膜
２０ コンタクトホール

Claims (13)

1. 半導体薄膜と、該半導体薄膜の一面に形成されたゲート絶縁膜と、該ゲート絶縁膜を介して前記半導体薄膜に対向して形成されたゲート電極と、前記半導体薄膜上に前記半導体薄膜のチャネル領域上で分離して形成され、前記半導体薄膜の端面を完全に覆って形成された一対のオーミックコンタクト層と、前記各オーミックコンタクト層にそれぞれ接続されたソース電極およびドレイン電極と、を具備することを特徴とする薄膜トランジスタ。
2. 請求項１に記載の発明において、前記半導体薄膜のチャネル領域上に中央保護膜が形成されていることを特徴とする薄膜トランジスタ。
3. 請求項２に記載の発明において、前記一対のオーミックコンタクト層上に、それぞれ、前記半導体薄膜の上面の一部を露出するコンタクトホールを有する上面保護膜が形成されていることを特徴とする薄膜トランジスタ。
4. 請求項３に記載の発明において、前記ソース電極および前記ドレイン電極は、前記第２の絶縁膜のコンタクトホールを介して前記各オーミックコンタクト層にそれぞれ接続されていることを特徴とする薄膜トランジスタ。
5. 請求項３に記載の発明において、前記上面保護膜に、前記各コンタクトホールに対応する部分にコンタクトホールを有する上層絶縁膜が設けられ、前記上面保護膜の各コンタクトホールを介して露出された前記各オーミックコンタクト層の上面およびその各近傍の前記上層絶縁膜の上面にそれぞれ前記ソース電極および前記ドレイン電極が設けられていることを特徴とする薄膜トランジスタ。
6. 請求項５に記載の発明において、前記上層絶縁膜、前記ソース電極および前記ドレイン電極を覆うオーバーコート膜を有することを特徴とする薄膜トランジスタ。
7. 請求項６に記載の発明において、前記オーバーコート膜の上面に画素電極が前記ソース電極に接続されて設けられていることを特徴とする薄膜トランジスタ。
8. 半導体薄膜と、該半導体薄膜の一面に設けられたゲート絶縁膜と、該ゲート絶縁膜を介して前記半導体薄膜に対向して設けられたゲート電極と、前記半導体薄膜に電気的に接続されたソース電極およびドレイン電極を有する薄膜トランジスタの製造方法であって、
   半導体薄膜形成用層をエッチングして前記半導体薄膜を形成し、前記半導体薄膜上に、前記半導体薄膜の上面およびすべての端面を覆うオーミックコンタクト層形成用層および該オーミックコンタクト層形成用層を覆う上面保護膜形成用層を形成し、前記上面保護膜形成用層および前記オーミックコンタクト層形成用層をエッチングして、前記半導体薄膜のチャネル領域上で相互に分離され、それぞれ、前記各オーミックコンタクト層の上面の一部を露出するコンタクトホールを有する一対の上面保護膜を形成し、該上面保護膜のコンタクトホールを介して露出された前記各オーミックコンタクト層に接続される前記ソース電極および前記ドレイン電極を形成することを特徴とする薄膜トランジスタの製造方法。
9. 請求項８に記載の発明において、前記上面保護膜上に、前記各コンタクトホールに対応する部分にコンタクトホールを有する上層絶縁膜を形成し、前記各コンタクトホールを介して露出された前記各オーミックコンタクト層の上面およびその各近傍の前記上層絶縁膜の上面に前記ソース電極および前記ドレイン電極を形成することを特徴とする薄膜トランジスタの製造方法。
10. 請求項９に記載の発明において、前記上層絶縁膜、前記ソース電極および前記ドレイン電極を覆うオーバーコート膜を形成することを特徴とする薄膜トランジスタ。
11. 請求項１０に記載の発明において、前記オーバーコート膜の上面に画素電極を前記ソース電極に接続させて形成することを特徴とする薄膜トランジスタ。
12. 請求項８に記載の発明において、前記半導体薄膜は亜鉛酸化物を主たる材料とし、前記半導体薄膜形成用層のエッチングは、アルカリ水溶液を用いることを特徴とする薄膜トランジスタの製造方法。
13. 請求項１２に記載の発明において、前記アルカリ水溶液は２〜１０ｗｔ％の水酸化ナトリウム水溶液であることを特徴とする薄膜トランジスタの製造方法。

Images