TWI599049B - 半導體裝置及顯示裝置 - Google Patents

半導體裝置及顯示裝置 Download PDF

Info

Publication number
TWI599049B
TWI599049B TW102135403A TW102135403A TWI599049B TW I599049 B TWI599049 B TW I599049B TW 102135403 A TW102135403 A TW 102135403A TW 102135403 A TW102135403 A TW 102135403A TW I599049 B TWI599049 B TW I599049B
Authority
TW
Taiwan
Prior art keywords
semiconductor
wiring
static electricity
film
electrode
Prior art date
Application number
TW102135403A
Other languages
English (en)
Other versions
TW201417302A (zh
Inventor
Yukinobu Nakata
Masaki Maeda
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201417302A publication Critical patent/TW201417302A/zh
Application granted granted Critical
Publication of TWI599049B publication Critical patent/TWI599049B/zh

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Description

半導體裝置及顯示裝置
本發明係關於一種半導體裝置及顯示裝置。
於液晶顯示裝置中使用之液晶面板中，呈矩陣狀設置有多個TFT(Thin Film Transistor，薄膜電晶體)作為用以控制各像素之動作之開關元件。先前，作為用於TFT之半導體膜，一般使用非晶矽等矽半導體，而近年來，有人提出使用電子遷移率更高之氧化物半導體作為半導體膜。將使用如此之氧化物半導體之TFT用作開關元件之液晶顯示裝置之一例記載於下述專利文獻1。
[先前技術文獻]
[專利文獻]
[專利文獻1]日本專利特開2010-230744號公報
氧化物半導體由於電子遷移率較高，故除了可使TFT更小型化而可謀求液晶面板之開口率之提高以外，亦可於設置有TFT之陣列基板上設置各種電路部。然而，若於陣列基板上形成電路部，則有例如於製造過程中產生之靜電施加於電路部之顧慮，若如此，則有電路部中產生不良之虞。
本發明係基於如上所述之情況而完成者，且目的在於抑制因靜電引起之不良之產生。
本發明之半導體裝置包含：基板；第1金屬膜，其形成於上述基板上；絕緣膜，其至少形成於上述第1金屬膜上；半導體膜，其形成於上述絕緣膜上；保護膜，其至少形成於上述半導體膜上而保護上述半導體膜；第2金屬膜，其形成於上述保護膜上；半導體功能部，其至少包含2個電極部、保護部、及半導體部，該2個電極部包含上述第2金屬膜，該保護部包含上述保護膜且具有分別貫通形成於與2個上述電極部重疊之位置之2個半導體功能部側開口部，該半導體部包含上述半導體膜，通過2個上述半導體功能部側開口部分別連接於2個上述電極部，並且具有於俯視下相對於上述電極部之外緣部交叉之外緣部；靜電逸出配線部，其包含上述第1金屬膜，於俯視下配置於相對於上述半導體功能部相鄰之位置且沿著上述基板之板面且沿著與2個上述電極部之排列方向交叉之方向延伸，並且可逸出靜電；半導體功能部連接配線部，其包含上述第2金屬膜，連接於2個上述電極部中之一者，並且沿著上述基板之板面且沿著2個上述電極部之排列方向延伸，藉此與上述靜電逸出配線部交叉；及靜電保護部，其至少包含靜電誘導部，該靜電誘導部包含上述第2金屬膜或上述半導體膜，於俯視下至少一部分相對於上述靜電逸出配線部重疊，且配置於較上述靜電逸出配線部與上述半導體功能部連接配線部之交叉部位相對更為上述半導體功能部附近，並且用以誘導靜電。
如此，關於半導體功能部，由於連接於2個電極部之半導體部具有於俯視下相對於電極部之外緣部交叉之外緣部，故於半導體部之外緣部與電極部之外緣部之交叉位置上配置於下層側之絕緣膜之覆蓋率局部惡化而使絕緣性降低，而有於該半導體裝置之製造過程中產生之靜電施加於上述交叉位置之虞。關於該點，由於配置有包含第1金屬膜且於俯視下相對於半導體功能部相鄰之位置上沿著基板之板面且沿 著與2個電極部之排列方向交叉之方向延伸之靜電逸出配線部，並且以於俯視下至少一部分相對於該靜電逸出配線部重疊之方式配置有包含第2金屬膜或半導體膜之靜電誘導部，故夾於靜電誘導部與靜電逸出配線部之間之絕緣膜之覆蓋率局部惡化而使絕緣性降低。藉此，即便於該半導體裝置之製造過程中產生靜電，亦可將該靜電向靜電誘導部誘導，且可使靜電不易直接施加於半導體功能部。而且，由於靜電保護部所具有之靜電誘導部係配置於較包含第2金屬膜且連接於2個電極部中之一者、並且沿著基板之板面且沿著2個電極部之排列方向延伸之半導體功能部連接配線部與靜電逸出配線部之交叉部位相對更為半導體功能部附近，故可更佳地誘導趨向半導體功能部之靜電，且可進一步抑制靜電直接施加於半導體功能部。
作為本發明之實施態樣，較佳為以下構成。
(1)上述半導體膜包含氧化物半導體。若如此，則將半導體膜設為氧化物半導體時，雖於製造過程中於成膜第2金屬膜時易被蝕刻，且於成膜後亦有易氧化或還原之傾向，但由於在半導體膜與第2金屬膜之間介置有保護膜，而使半導體膜受保護膜保護，故於成膜第2金屬膜時不易被蝕刻，且於成膜後半導體膜不易氧化或還原。
(2)上述靜電誘導部包含上述半導體膜。若如此，則由於配置於靜電誘導部之正下方之絕緣膜之覆蓋率進一步惡化，故可進一步提昇靜電誘導效果。又，若將靜電誘導部設為包含半導體膜者，則假設與由第2金屬膜構成靜電誘導部之情形相比，即便為無法充分確保例如下層側之靜電逸出配線部之線寬之情形時，亦由於相對於靜電逸出配線部不易產生短路而可使良率提高。
(3)上述靜電保護部包含第2靜電誘導部，該第2靜電誘導部包含上述第2金屬膜，且以至少一部分相對於上述靜電誘導部於俯視下重疊之方式配置，並且具有與上述靜電誘導部之外緣部交叉之外緣部。 若如此，則由於第2靜電誘導部具有於俯視下相對於靜電誘導部之外緣部交叉之外緣部，故於第2靜電誘導部之外緣部與靜電誘導部之外緣部之交叉位置上配置於下層側之保護膜及絕緣膜之覆蓋率局部惡化而使絕緣性降低，因此，可向上述交叉位置誘導靜電。藉此，可進一步抑制靜電直接施加於半導體功能部。
(4)上述靜電誘導部於俯視下呈方形狀，與此相對，上述第2靜電誘導部配置為其外緣部相對於上述靜電誘導部之外緣部至少於4個位置上交叉。若如此，則由於俯視下呈方形狀之靜電誘導部之外緣部與第2靜電誘導部之外緣部至少於4個位置上交叉，故可更佳地誘導趨向半導體功能部之靜電，且可使靜電直接施加於半導體功能部之概率進一步降低。
(5)上述第2靜電誘導部至少具有相對於上述靜電誘導部之4邊之各外緣部分別並排之4個外緣部，並且形成為相互並排之外緣部間之距離與上述靜電誘導部之相互並排之外緣部間之距離不同。若如此，則由於第2靜電誘導部於俯視下之形狀較為簡單，故可獲得於製造時良率良好等效果。
(6)上述半導體裝置包括：第2半導體功能部連接配線部，其包含上述第2金屬膜，且連接於上述半導體功能部所具有之2個上述電極部中之另一者；第2半導體功能部連接配線部側絕緣部，其包含上述絕緣膜及上述保護膜，且具有貫通形成於與上述第2半導體功能部連接配線部於俯視下重疊之位置之第2半導體功能部連接配線部側開口部；及靜電逸出配線側連接部，其包含上述第1金屬膜，且以與上述靜電逸出配線部連接且於俯視下至少一部分與上述第2半導體功能部連接配線部重疊之方式配置，並且通過上述第2半導體功能部連接配線部側開口部連接於上述第2半導體功能部連接配線部。若如此，則由於半導體功能部所具有之2個電極部中之一者連接於半導體功能部 連接配線部，另一者連接於第2半導體功能部連接配線部，其中第2半導體功能部連接配線部通過第2半導體功能部連接配線部側開口部而連接於與靜電逸出配線部連接之靜電逸出配線側連接部，故於例如因靜電而使半導體功能部連接配線部側較靜電逸出配線部側更為高電位之情形時，藉由電流通過半導體功能部之半導體部流向靜電逸出配線部側，而可消除產生之電位差。
(7)上述半導體裝置包括第2半導體功能部，該第2半導體功能部至少包含：2個第2電極部，其等包含上述第2金屬膜；第2保護部，其包含上述保護膜，且具有分別貫通形成於與2個上述第2電極部重疊之位置之2個第2半導體功能部側開口部；及第2半導體部，其包含上述半導體膜，且通過2個上述第2半導體功能部側開口部分別連接於2個上述第2電極部；且上述半導體功能部連接配線部使2個上述電極部中之一者與2個上述第2電極部中之一者短路，與此相對，上述第2半導體功能部連接配線部使2個上述電極部中之另一者與2個上述第2電極部中之另一者短路。若如此，則半導體功能部及第2半導體功能部之一電極部與一第2電極部因半導體功能部連接配線部而短路，與此相對，另一電極部與另一第2電極部因第2半導體功能部連接配線部而短路。因此，於因靜電而使靜電逸出配線部側與半導體功能部連接配線部側之間產生較大之電位差之情形時，藉由電流於半導體功能部之半導體部或第2半導體功能部之第2半導體部中流動，可消除電位差。
(8)上述半導體裝置包括：閘極電極部側絕緣部，其包含上述保護膜及上述絕緣膜，且具有貫通形成於與上述半導體功能部連接配線部重疊之位置之閘極電極部側開口部；閘極電極部，其係上述半導體功能部所具備者，且包含上述第1金屬膜，以於俯視下與2個上述電極部、上述半導體部及上述半導體功能部連接配線部之至少一部分重疊之方式配置，並且通過上述閘極電極部側開口部連接於上述半導體功 能部連接配線部；第2閘極電極部側絕緣部，其包含上述保護膜及上述絕緣膜，且具有貫通形成於與上述半導體功能部連接配線部重疊之位置之第2閘極電極部側開口部；及第2閘極電極部，其係上述第2半導體功能部所具備者，且包含上述第1金屬膜，以於俯視下與2個上述第2電極部、上述第2半導體部及上述第2半導體功能部連接配線部之至少一部分重疊之方式配置，並且通過上述第2閘極電極部側開口部連接於上述第2半導體功能部連接配線部。若如此，則閘極電極部因半導體功能部連接配線部與一電極部及一第2電極部短路，與此相對，第2閘極電極部因第2半導體功能部連接配線部與另一電極部及另一第2電極部短路。因此，可以說半導體功能部及第2半導體功能部分別構成電晶體型之二極體，且藉由使其閾值電壓雖較例如傳送至信號配線部之信號之電壓值高，但較於產生靜電時施加之電壓值低，可僅於產生靜電之情形時將該靜電逸出至靜電逸出配線部。而且，由於第2閘極電極部經由第2半導體功能部連接配線部而間接地連接於靜電逸出配線側連接部，故假設與設為第2閘極電極部直接連接於靜電逸出配線側連接部之情形相比，於將靜電誘導至靜電誘導部時，因經誘導之靜電而使半導體功能部及第2半導體功能部中不易產生不良。
(9)上述半導體裝置包括信號配線部及接觸部，該信號配線部包含上述第1金屬膜，且配置於相對於上述靜電逸出配線部與上述半導體功能部側相反之側，該接觸部至少包含：信號配線側連接部，其包含上述第1金屬膜，且形成於上述信號配線部之端部；接觸部側絕緣部，其包含上述保護膜及上述絕緣膜，且具有貫通形成於與上述信號配線側連接部重疊之位置之接觸部側開口部；及半導體功能部側連接部，其包含上述第2金屬膜，且形成於上述半導體功能部連接配線部之端部，與上述信號配線側連接部於俯視下重疊，並且通過上述接觸部側開口部連接於上述信號配線側連接部。若如此，則包含第1金屬 膜之信號配線部係將於接觸部中形成於端部之信號配線側連接部通過貫通接觸部側絕緣部之接觸部側開口部而連接於半導體功能部側連接部，即包含第2金屬膜且形成於與半導體功能部所具有之電極部之任一者連接之半導體功能部連接配線部之端部的半導體功能部側連接部，藉此將來自半導體功能部側之信號供給至信號配線部側。
(10)於構成上述接觸部之上述信號配線側連接部與上述靜電逸出配線部之對向部位，分別形成有藉由以相互接近之方式突出而可誘導靜電之突出型靜電誘導部。若如此，則於該半導體裝置之製造過程中，不論於半導體功能部與接觸部之哪一側產生靜電之情形時，均可將該靜電向到達另一側之途中所存在之突出型靜電誘導部誘導。藉此，可進一步使半導體功能部或接觸部中不易產生因靜電引起之不良。
(11)上述半導體裝置包括：閘極電極部側絕緣部，其包含上述保護膜及上述絕緣膜，且具有貫通形成於與上述半導體功能部連接配線部重疊之位置之閘極電極部側開口部；閘極電極部，其係上述半導體功能部所具備者，且包含上述第1金屬膜，以於俯視下與2個上述電極部、上述半導體部及上述半導體功能部連接配線部之至少一部分重疊之方式配置，並且通過上述閘極電極部側開口部連接於上述半導體功能部連接配線部；及閘極非重疊型靜電誘導部，其與上述半導體部連接，且於俯視下與上述閘極電極部成為非重疊之位置上，具有與2個上述電極部中之另一者之外緣部於俯視下交叉之外緣部。若如此，則由於半導體功能部所具有之2個電極部中之另一者之外緣部與包含半導體膜之閘極非重疊型靜電誘導部之外緣部於俯視下交叉時，於該交叉位置上配置於下層側之保護膜及絕緣膜之覆蓋率局部惡化而使絕緣性降低，故可向上述交叉位置誘導靜電。而且，由於另一電極部之外緣部與閘極非重疊型靜電誘導部之外緣部之交叉位置被設為與閘極電 極部於俯視下成為非重疊之位置，故即便於上述交叉位置上施加有靜電，亦可避免另一電極部與閘極電極部短路。
繼而，為解決上述問題，本發明之顯示裝置包括：上述半導體裝置；對向基板，其以與上述半導體裝置對向之方式配置；液晶層，其配置於上述半導體裝置與上述對向基板之間；及開關元件，其設置於上述半導體裝置，並且至少連接於上述半導體功能部。
根據如此之顯示裝置，由於上述半導體裝置為可抑制由靜電所致之不良之產生者，故動作可靠性等優異。
根據本發明，可抑制由靜電所致之不良之產生。
10‧‧‧液晶顯示裝置
11‧‧‧液晶面板(顯示裝置)
11a‧‧‧CF基板(對向基板)
11b、211b、311b‧‧‧陣列基板(半導體裝置)
11c‧‧‧液晶層
11d、11e‧‧‧配向膜
11f、11g‧‧‧偏光板
11h‧‧‧彩色濾光器
11i‧‧‧遮光層(黑矩陣)
12‧‧‧控制電路基板
13‧‧‧撓性基板
14‧‧‧背光裝置
14a‧‧‧底座
15、16‧‧‧外裝構件
17‧‧‧TFT(開關元件)
17a‧‧‧閘極電極
17b‧‧‧源極電極
17c‧‧‧汲極電極
17d‧‧‧通道部
18‧‧‧像素電極
19‧‧‧閘極配線(信號配線部)
20‧‧‧源極配線
21‧‧‧驅動器
22‧‧‧共用電極
23‧‧‧第1透明電極膜
24‧‧‧第2透明電極膜
25、225‧‧‧共用配線(靜電逸出配線部)
26、226‧‧‧靜電保護電路部
27‧‧‧行控制電路
28‧‧‧列控制電路
29、129、229‧‧‧第1二極體(半導體功能部)
29a、229a‧‧‧一第1電極部(一電極部)
29b、129b、229b‧‧‧另一第1電極部(另一電極部)
29a1、29b1、29d1、130a1、30d1、30a1、30b1、52a~52d、54a、54b、54c、54d、55a、55b、57a、57b、58a、58b、60a、60b、61a、61b、129b1、452c、452d、454a、454b‧‧‧外緣部
29c、229c‧‧‧第1保護部(保護部)
29c1、29c2、229c1、229c2‧‧‧第1二極體側開口部(半導體功能部側開口部)
29d、129d‧‧‧第1半導體部(半導體部)
29e、129e‧‧‧第1閘極電極部(閘極電極部)
29f‧‧‧第1絕緣膜
30、130、230‧‧‧第2二極體(第2半導體功能部)
30a、130a、230a‧‧‧一第2電極部(一第2之電極部)
30b、230b‧‧‧另一第2電極部(另一第2之電極部)
30c、230c‧‧‧第2保護部(第2之保護部)
30c1、30c2、230c1、230c2‧‧‧第2二極體側開口部(半導體功能部側開口部)
30d、130d‧‧‧第2半導體部(第2之半導體部)
30e、130e‧‧‧第2閘極電極部(第2之閘極電極部)
30f‧‧‧第2絕緣膜
31、131、231‧‧‧第1短路配線部(半導體功能部側配線部)
32、232‧‧‧接觸部
33、433‧‧‧第2短路配線部(第2半導體功能部側配線部)
34‧‧‧第1金屬膜
35‧‧‧閘極絕緣膜(絕緣膜)
35a‧‧‧下層側閘極絕緣膜
35b‧‧‧上層側閘極絕緣膜
36‧‧‧半導體膜
37‧‧‧保護膜
38‧‧‧第2金屬膜
39‧‧‧第1層間絕緣膜
40‧‧‧有機絕緣膜
41‧‧‧第2層間絕緣膜
42、142‧‧‧第1短路配線部側連接部(半導體功能部連接配線部側連接部)
43‧‧‧第1閘極電極部側絕緣部(閘極電極部側絕緣部)
43a、143a‧‧‧第1閘極電極部側開口部(閘極電極部側開口部)
44‧‧‧第2短路配線部側連接部(第2半導體功能部連接配線部側連接部)
45‧‧‧第2閘極電極部側絕緣部(第2之閘極電 極部側絕緣部)
45a‧‧‧第2閘極電極部側開口部(第2之閘極電極部側開口部)
46、146‧‧‧共用配線側連接部(靜電逸出配線側連接部)
47‧‧‧第2短路配線側絕緣部(第2半導體功能部連接配線部側絕緣部)
47a‧‧‧第2短路配線側開口部(第2半導體功能部連接配線部側開口部)
48、248‧‧‧閘極配線側連接部(信號配線側連接部)
49‧‧‧接觸部側絕緣部
49a、249a‧‧‧接觸部側開口部
50、250‧‧‧二極體側連接部(半導體功能部側連接部)
51、251、351、551‧‧‧靜電保護部
52、252、352、452‧‧‧靜電誘導部
53、253、453、553‧‧‧第2靜電誘導部
54、60、454‧‧‧方形狀部
55、61‧‧‧突出部
56‧‧‧突出型靜電誘導部
57‧‧‧第1閘極非重疊型靜電誘導部(閘極非重疊型靜電誘導部)
58‧‧‧第2閘極非重疊型靜電誘導部(閘極非重疊型靜電誘導部)
59a‧‧‧靜電誘導開口部
AA‧‧‧顯示部
B、G、R‧‧‧著色部
CH‧‧‧接觸孔
CP1、CP2、CP3、CP4‧‧‧交叉位置
CPT‧‧‧交叉部位
GS‧‧‧玻璃基板(基板)
NAA‧‧‧非顯示部
X、Y‧‧‧方向
圖1係表示本發明之實施形態1之安裝有驅動器之液晶面板、撓性基板、及控制電路基板之連接構成之概略俯視圖。
圖2係表示液晶顯示裝置之沿著長邊方向之剖面構成之概略剖面圖。
圖3係表示液晶面板之剖面構成之概略剖面圖。
圖4係表示陣列基板之顯示部之TFT之剖面構成之剖面圖。
圖5係概略性地表示構成液晶面板之陣列基板之配線構成之俯視圖。
圖6係表示陣列基板之靜電保護電路部、共用配線、靜電保護部及接觸部之俯視圖。
圖7係圖6之vii-vii線剖面圖。
圖8係圖6之viii-viii線剖面圖。
圖9係圖6之ix-ix線剖面圖。
圖10係圖6之x-x線剖面圖。
圖11係圖6之xi-xi線剖面圖。
圖12係圖6之xii-xii線剖面圖。
圖13係概略性地表示靜電保護電路部所具有之靜電保護電路之電路構成之電路圖。
圖14係表示靜電保護部之放大俯視圖。
圖15係表示本發明之實施形態2之陣列基板之靜電保護電路部、共用配線、靜電保護部及接觸部之俯視圖。
圖16係表示本發明之實施形態3之陣列基板之靜電保護電路部、共用配線、靜電保護部及接觸部之俯視圖。
圖17係圖16之xvii-xvii線剖面圖。
圖18係表示成膜第2金屬膜之前之階段之陣列基板之靜電保護電路部、共用配線、靜電保護部及接觸部之俯視圖。
圖19係圖18之xix-xix線剖面圖。
圖20係表示本發明之實施形態4之陣列基板之靜電保護電路部、共用配線、靜電保護部及接觸部之俯視圖。
圖21係圖20之xxi-xxi線剖面圖。
圖22係表示本發明之實施形態5之陣列基板之靜電保護電路部、共用配線、靜電保護部及接觸部之俯視圖。
圖23係表示本發明之實施形態6之陣列基板之靜電保護電路部、共用配線、靜電保護部及接觸部之俯視圖。
圖24係圖23之xxiv-xxiv線剖面圖。
<實施形態1>
根據圖1至圖14來說明本發明之實施形態1。於本實施形態中，對液晶顯示裝置10予以例示。再者，於各圖式之一部分中示出X軸、Y軸及Z軸，且將各軸向描繪成各圖式中表示之方向。又，關於上下方向，以圖2等為基準，且將該圖上側作為正側，並且將該圖下側作 為背側。
液晶顯示裝置10如圖1及圖2所示般包括：液晶面板(顯示裝置)11，其包含可顯示圖像之顯示部AA及顯示部AA外之非顯示部NAA；驅動器(面板驅動部)21，其驅動液晶面板11；控制電路基板(外部之信號供給源)12，其自外部對驅動器21供給各種輸入信號；撓性基板(外部連接零件)13，其電性連接液晶面板11與外部之控制電路基板12；及背光裝置(照明裝置)14，其係對液晶面板11供給光之外部光源。又，液晶顯示裝置10亦包括用以收納、保持相互裝配之液晶面板11及背光裝置14之正背一對外裝構件15、16，其中於正側之外裝構件15，形成有用以自外部視認液晶面板11之顯示部AA所顯示之圖像之開口部15a。本實施形態之液晶顯示裝置10係用於可攜式資訊終端(包括電子書或PDA(personal digital assistants，個人數位助理)等)、行動電話(包括智慧型手機等)、筆記型電腦(包括平板型筆記型電腦等)、數位相框、可攜式遊戲機、電子墨水紙等各種電子機器(未圖示)者。因此，構成液晶顯示裝置10之液晶面板11之畫面尺寸為數英吋~數10英吋左右，一般採用分類為小型或中小型之大小。
先對背光裝置14進行簡單說明。背光裝置14如圖2所示般包括呈朝向正側(液晶面板11側)開口之大致箱形之底座14a、配置於底座14a內之未圖示之光源(例如冷陰極管、LED(Light Emitting Diode，發光二極體)、有機EL(electroluminescence，電致發光)等)、及以覆蓋底座14a之開口部之形態配置之未圖示之光學構件。光學構件係具有將自光源發出之光轉換為面狀等之功能者。
繼而，對液晶面板11進行說明。液晶面板11如圖1所示，整體呈縱長之方形狀(矩形狀)，於其長邊方向之偏向一端部側(圖1所示之上側)之位置上配置有顯示部(主動區域)AA，且於長邊方向之偏向另一端部側(圖1所示之下側)之位置上分別安裝有驅動器21及撓性基板 13。該液晶面板11中顯示部AA外之區域設為不顯示圖像之非顯示部(非主動區域)NAA，該非顯示部NAA包含包圍顯示部AA之大致框狀之區域(下述CF基板11a之邊框部分)、及於長邊方向之另一端部側所確保之區域(下述陣列基板11b中不與CF基板11a重疊而露出之部分)，其中長邊方向之另一端部側所確保之區域中包含驅動器21及撓性基板13之安裝區域(裝設區域)。液晶面板11之短邊方向與各圖式之X軸方向一致，長邊方向與各圖式之Y軸方向一致。再者，於圖1中，較CF基板11a小一圈之框狀之一點鏈線表示顯示部AA之外形，較該實線更為外側之區域成為非顯示部NAA。
繼而，對連接於液晶面板11之構件進行說明。控制電路基板12如圖1及圖2所示般，利用螺絲等裝設於背光裝置14之底座14a之背面(與液晶面板11側為相反側之外表面)。該控制電路基板12，於酚醛紙或玻璃環氧樹脂製之基板上，安裝用以對驅動器21供給各種輸入信號之電子零件，且排線形成有未圖示之特定之圖案之配線(導電路)。撓性基板13之一端部(一端側)經由未圖示之ACF(Anisotropic Conductive Film，各向異性導電膜)電性且機械性地連接於該控制電路基板12。
撓性基板(FPC基板)13如圖2所示，具備包含具有絕緣性及可撓性之合成樹脂材料(例如聚醯亞胺系樹脂)之基材，且於其基材上具有多條配線圖案(未圖示)，長度方向上之一端部如上所述般連接於配置於底座14a之背面側之控制電路基板12，與此相對，另一端部(另一端側)連接於液晶面板11之陣列基板11b，因此於液晶顯示裝置10內以剖面形狀成為大致U型之方式彎曲成反折狀。於撓性基板13之長度方向上之兩端部中，配線圖案露出至外部而構成端子部(未圖示)，該等端子部分別電性連接於控制電路基板12及液晶面板11。藉此，可將自控制電路基板12側供給之輸入信號傳送至液晶面板11側。
驅動器21如圖1所示般包含內部具有驅動電路之LSI(Large Scale Integration，大型積體電路)晶片，且藉由根據自作為信號供給源之控制電路基板12供給之信號作動，而處理自作為信號供給源之控制電路基板12供給之輸入信號並產生輸出信號，且將該輸出信號向液晶面板11之顯示部AA輸出。該驅動器21於俯視下呈橫長之方形狀(沿著液晶面板11之短邊呈長條狀)，並且直接安裝於液晶面板11(下述陣列基板11b)之非顯示部NAA，亦即COG(Chip On Glass，玻璃覆晶)安裝。再者，驅動器21之長邊方向與X軸方向(液晶面板11之短邊方向)一致，該驅動器21之短邊方向與Y軸方向(液晶面板11之長邊方向)一致。
再對液晶面板11進行說明。液晶面板11如圖3所示，包括一對基板11a、11b、及介於兩基板11a、11b間且包含作為光學特性隨著電場施加而變化之物質之液晶分子的液晶層11c，兩基板11a、11b於維持相當於液晶層11c之厚度之間隙之狀態下利用未圖示之密封劑貼合。本實施形態之液晶面板11係動作模式為進一步改良IPS(In-Plane Switching，橫向電場效應)後之FFS(Fringe Field Switching，邊緣場切換)模式，於一對基板11a、11b中之陣列基板11b側一併形成下述像素電極18及共用電極22，且將該等像素電極18與共用電極22配置於不同層而成。將一對基板11a、11b中之正側(正面側)作為CF基板(對向基板)11a，將背側(背面側)作為陣列基板(半導體裝置)11b。該等CF基板11a及陣列基板11b具備大致透明(具有高透光性)之玻璃基板GS，且於該玻璃基板GS上積層形成各種膜而成。其中，CF基板11a如圖1及圖2所示，雖短邊尺寸與陣列基板11b大致相同，但長邊尺寸小於陣列基板11b，並且相對於陣列基板11b以使長邊方向上之一(圖1所示之上側)端部對齊之狀態貼合。因此，陣列基板11b中之長邊方向上之另一(圖1所示之下側)端部成為遍及特定範圍不與CF基板11a重合且正背兩板面露出至外部之狀態，於此處確保驅動器21及撓性基板13之安裝區域。再者，於兩基板11a、11b之內表面側分別形成有用以使液晶層 11c所包含之液晶分子配向之配向膜11d、11e。又，於兩基板11a、11b之外表面側，分別貼附有偏光板11f、11g。
首先，對利用已知之光微影法積層形成於陣列基板11b之內表面側(液晶層11c側、與CF基板11a之對向面側)之各種膜進行說明。於陣列基板11b，如圖4所示，自下層(玻璃基板GS)側依序積層形成有第1金屬膜(閘極金屬膜)34、閘極絕緣膜(絕緣膜)35、半導體膜36、保護膜37、第2金屬膜(源極金屬膜)38、第1層間絕緣膜39、有機絕緣膜40、第1透明電極膜23、第2層間絕緣膜41、第2透明電極膜24。
第1金屬膜34由鈦(Ti)及銅(Cu)之積層膜形成。該第1金屬膜34於顯示部AA中構成下述閘極配線19或TFT17之閘極電極17a等，與此相對，於非顯示部NAA中構成下述共用配線25、閘極配線19之端部(閘極配線側連接部48)、靜電保護電路部26所具有之二極體29、30之一部分(閘極電極部29e、30e)等。閘極絕緣膜35由包含氮化矽(SiNx)之下層側閘極絕緣膜35a與包含氧化矽(SiO2)之上層側閘極絕緣膜35b之積層膜形成。半導體膜36包含作為氧化物半導體之一種的包含銦(In)、鎵(Ga)及鋅(Zn)之氧化膜薄膜。形成半導體膜36之包含銦(In)、鎵(Ga)及鋅(Zn)之氧化膜薄膜設為非晶質或結晶質。該半導體膜36於顯示部AA中構成下述TFT17之通道部17d等，與此相對，於非顯示部NAA中構成下述靜電包含電路部26所具有之二極體29、30之一部分(半導體部29d、30d)等。保護膜37設為包含氧化矽(SiO2)者。
第2金屬膜38由鈦(Ti)及銅(Cu)之積層膜形成。該第2金屬膜38於顯示部AA中構成下述源極配線20或TFT17之源極電極17b及汲極電極17c，與此相對，於非顯示部NAA中構成下述第1短路配線部31、第2短路配線部33、靜電保護電路部26所具有之二極體29、30之一部分(電極部29a、30a、29b、30b)等。第1層間絕緣膜39包含氧化矽(SiO2)。有機絕緣膜40包含作為有機材料之丙稀酸系樹脂(例如聚甲基 丙烯酸甲酯樹脂(PMMA))或聚醯亞胺樹脂。第1透明電極膜23及第2透明電極膜24包含ITO(Indium Tin Oxide，氧化銦錫)或ZnO(Zinc Oxide，氧化鋅)等透明電極材料。第2層間絕緣膜41包含氮化矽(SiNx)。上述各膜中，第1透明電極膜23及第2透明電極膜24僅形成於陣列基板11b之顯示部AA，而未形成於非顯示部NAA，與此相對，關於閘極絕緣膜35、保護膜37、第1層間絕緣膜39、有機絕緣膜40及第2層間絕緣膜41等包含絕緣材料之膜，形成為遍及陣列基板11b之大致整個面之完整狀之圖案。又，第1金屬膜34、半導體膜36及第2金屬膜38以特定之圖案形成於陣列基板11b之顯示部AA及非顯示部NAA兩者。
繼而，對存在於陣列基板11b之顯示部AA內之構成依序詳細說明。於陣列基板11b之顯示部AA，如圖3所示，以數個為單位呈矩陣狀並列設置作為開關元件之TFT(Thin Film Transistor)17及像素電極18，並且於該等TFT17及像素電極18之周圍，以包圍其等之方式配設有呈格子狀之閘極配線(信號配線部、列控制線、掃描線)19及源極配線(行控制線、資料線)20。換言之，於呈格子狀之閘極配線19及源極配線20之交叉部，呈矩陣狀並列配置有TFT17及像素電極18。閘極配線19包含第1金屬膜34，與此相對，源極配線20包含第2金屬膜38，且於相互之交叉部位間以介置之形態配置有閘極絕緣膜35及保護膜37。閘極配線19與源極配線20如圖4所示，分別連接於TFT17之閘極電極17a與源極電極17b，像素電極18連接於TFT17之汲極電極17c。該TFT17包含橫跨源極電極17b與汲極電極17c且可實現兩電極17b、17c間之電子之遷移之包含半導體膜36之通道部17d。此處，形成通道部17d之半導體膜36為包含銦(In)、鎵(Ga)及鋅(Zn)之氧化物薄膜，該包含銦(In)、鎵(Ga)及鋅(Zn)之氧化物薄膜由於電子遷移率與非晶矽薄膜等相比，高達例如20倍~50倍左右，故可容易地使TFT17小型化而 使像素電極18之透過光量極大化，且於謀求高精細化及低耗電化等方面較佳。包含如此之包含銦(In)、鎵(Ga)及鋅(Zn)之氧化物薄膜之TFT17設為閘極電極17a配置於最下層且於其上層側介隔閘極絕緣膜35積層通道部17d而成之逆交錯型，而設為與一般之包含非晶矽薄膜之TFT相同之積層構造。另一方面，包含銦(In)、鎵(Ga)及鋅(Zn)之氧化物薄膜具有由於為氧化物而容易氧化或還原、進而因形成源極電極17b及汲極電極17c時進行之蝕刻處理而易被蝕刻等性質。因此，本實施形態之TFT17於包含半導體膜36(包含銦(In)、鎵(Ga)及鋅(Zn)之氧化物薄膜)之通道部17d與源極電極17b及汲極電極17c之間具備包含氧化矽(SiO2)之保護膜37，藉此可抑制通道部17d氧化或還原以致電氣特性產生變化，並且可於形成源極電極17b及汲極電極17c時不易被蝕刻。再者，保護膜37中與源極電極17b及汲極電極17c俯視重疊之位置上，形成有開口部，通過該開口部將源極電極17b及汲極電極17c連接於通道部17d。
像素電極18包含第2透明電極膜24，於被閘極配線19與源極配線20包圍之區域中作為整體於俯視下呈縱長之方形狀(矩形狀)，並且因設置複數條未圖示之狹縫而形成為大致梳齒狀。該像素電極18如圖4所示，形成於第2層間絕緣膜41上，且於與下述共用電極22之間介置有第2層間絕緣膜41。像素電極18通過形成於第1層間絕緣膜39、有機絕緣膜40及第2層間絕緣膜41之接觸孔CH而連接於TFT17之汲極電極17c，因此藉由驅動TFT17，可對像素電極18施加特定之電位。共用電極22包含第1透明電極膜23，且設為遍及陣列基板11b之顯示部AA之大致整個面之所謂之佈滿狀之圖案。共用電極22形成於有機絕緣膜40上。由於對共用電極22自下述共用配線(靜電逸出配線部)25施加共用電位(基準電位)，故藉由控制如上述般利用TFT17施加於像素電極18之電位，可使兩電極18、22間產生特定之電位差。若兩電極18、22 間產生電位差，則對液晶層11c，藉由像素電極18之狹縫施加除了包括沿著陣列基板11b之板面之成分外亦包括相對於陣列基板11b之板面之法線方向之成分的邊緣電場(斜電場)，因此液晶層11c所包含之液晶分子中，除了存在於狹縫者外，存在於像素電極18上者亦可適當地切換其配向狀態。而且，液晶面板11之開口率提高而獲得充足之透過光量，並且可獲得高視角性能。再者，於陣列基板11b，亦可設置與閘極配線19並排且橫穿像素電極18，並且介隔閘極絕緣膜35、保護膜37、第1層間絕緣膜39、有機絕緣膜40及第2層間絕緣膜41而重疊之電容配線(未圖示)。
繼而，對CF基板11a之顯示部AA內所存在之構成進行詳細說明。於CF基板11a，如圖3所示，設置有R(紅色)、G(綠色)、B(藍色)等各著色部以與陣列基板11b側之各像素電極18於俯視下重疊之方式呈矩陣狀並列配置多個而成之彩色濾光器11h。於形成彩色濾光器11h之各著色部間，形成有用以防止混色之大致格子狀之遮光層(黑矩陣)11i。遮光層11i設為與上述閘極配線19及源極配線20於俯視下重疊之配置。於彩色濾光器11h及遮光層11i之表面，設置有配向膜11d。再者，於該液晶面板11，由R(紅色)、G(綠色)、B(藍色)之3色之著色部及與其等對向之3個像素電極18之組構成顯示單位即1個顯示像素。顯示像素包含具有R之著色部之紅色像素、具有G之著色部之綠色像素、及具有B之著色部之藍色像素。該等各色像素藉由於液晶面板11之板面上沿著列方向(X軸方向)重複並列配置而構成像素群，且該像素群沿著行方向(Y軸方向)並列配置有多個。
繼而，對陣列基板11b之非顯示部NAA內所存在之構成進行詳細說明。於陣列基板11b之非顯示部NAA，如圖5所示，設置有以包圍顯示部AA之形態呈環狀(框狀、圈狀)之共用配線25。該共用配線25藉由經由未圖示之接觸部連接於共用電極22，可將自驅動器21供給之共用 電位施加於共用電極22。陣列基板11b之非顯示部NAA中，與顯示部AA之短邊部相鄰之位置上，設置有行控制電路27，與此相對，與顯示部AA之長邊部相鄰之位置上，設置有靜電保護電路26及列控制電路28。行控制電路部27及列控制電路部28可進行用以將來自驅動器21之輸出信號供給至TFT17之控制。靜電保護電路部26可保護顯示部AA之TFT17免受靜電破壞。靜電保護電路部26、行控制電路部27及列控制電路部28，具有以與TFT17相同之包含銦(In)、鎵(Ga)及鋅(Zn)之氧化物薄膜(半導體膜36)為基底於陣列基板11b上形成為單一積體電路，藉此用以控制對TFT17之輸出信號之供給之控制電路或靜電保護電路(下述二極體29、30)。該等共用配線25、靜電保護電路部26、行控制電路部27及列控制電路部28於陣列基板11b之製造步驟中對TFT17等進行圖案化時藉由已知之光微影法同時圖案化至陣列基板11b上。
其中，行控制電路部27如圖5所示，配置於與顯示部AA之圖5所示之下側之短邊部相鄰之位置，換言之，Y軸方向上顯示部AA與驅動器21之間之位置，且形成為沿著X軸方向延伸之橫長之方形狀之範圍。該行控制電路部27包含開關電路(RGB開關電路)，該開關電路(RGB開關電路)連接於配置於顯示部AA之源極配線20，並且將來自驅動器21之輸出信號中包含之圖像信號分配至各源極配線20。具體而言，源極配線20於陣列基板11b之顯示部AA中沿著X軸方向並列配置有多條，且分別連接於形成R(紅色)、G(綠色)、B(藍色)之各色之像素之各TFT17，與此相對，行控制電路27利用開關電路將來自驅動器21之圖像信號分配並供給至R、G、B之各源極配線20。又，行控制電路部27亦可具備位準移位器電路等附屬電路。
與此相對，列控制電路28如圖5所示，配置於在與顯示部AA之圖5所示之左側之長邊部之間包夾靜電保護電路26之位置，且形成為沿 著Y軸方向延伸之縱長之範圍。列控制電路部28包含掃描電路，該掃描電路連接於配置於顯示部AA之閘極配線19，並且將來自驅動器21之輸出信號中包含之控制信號以特定之時序供給至各閘極配線19並依序掃描各閘極配線19。具體而言，閘極配線19於陣列基板11b之顯示部AA中沿著Y軸方向並列配置有多條，與此相對，列控制電路部28利用掃描電路將來自驅動器21之控制信號(掃描信號)於顯示部AA中自圖5所示之上端位置之閘極配線19依序供給至下端位置之閘極配線19為止，藉此而進行閘極配線19之掃描。又，於列控制電路部28，亦可具備位準移位器電路或緩衝電路等附屬電路。再者，行控制電路部27及列控制電路部28藉由形成於陣列基板11b上之連接配線而連接於驅動器21。
靜電保護電路部26如圖5所示，配置於相對於顯示部AA之圖5所示之左側之長邊部相鄰之位置，且與列控制電路部28同樣地形成為沿著Y軸方向延伸之縱長之範圍。靜電保護電路部26電性連接於閘極配線19、共用配線25及列控制電路部28。詳細而言，靜電保護電路部26如圖6所示，針對各閘極配線19之每一個，呈圈狀配置而具備以2個為單位之二極體29、30作為靜電保護電路，該2個二極體29、30分別具有之2個中之一電極部29a、30a分別連接於各閘極配線19及列控制電路28，並且2個中之另一電極部29b、30b分別連接於共用配線25，藉此而可防止閘極配線19或列控制電路部28中產生之靜電(ESD(Electro-Static Discharge，靜電放電))向共用配線25逸出而靜電破壞顯示部AA之TFT17。因此，形成靜電保護電路之2個二極體29、30之組沿著閘極配線19之排列方向即Y軸方向以閘極配線19之條數並列配置。
更詳細而言，靜電保護電路部26如圖6所示，2個二極體29、30中之一電極部29a、30a彼此因第1短路配線部(半導體功能部連接配線部)31而短路，該第1短路配線部31之一端側(圖6所示之左端側)連接於 圖6中未圖示之列控制電路部28，另一端側(圖6所示之右端側)連接於閘極配線19。於第1短路配線部32與閘極配線19之連接處，設置有接觸部32。接觸部32配置於相對於靜電保護電路部26隔著共用配線25之圖6中未圖示之顯示部AA側(與列控制電路部28側為相反側)。靜電保護電路部26之2個二極體29、30之另一電極部29b、30b彼此因第2短路配線部(第2半導體功能部連接配線部)33而短路，該第2短路配線部33連接於共用配線25。
繼而，對靜電保護電路部26、各短路配線部31、33、接觸部32、共用配線25等之詳細構造依序進行說明。靜電保護電路部26如圖6所示，包含相當於閘極配線19之條數的呈圈狀相互連接之2個二極體29、30之組。2個二極體29、30中，一者(圖6所示之下側)設為第1二極體(半導體功能部)29，與此相對，另一者(圖6所示之上側)設為第2二極體(第2半導體功能部)30。該等第1二極體29與第2二極體30之排列方向沿著構成陣列基板11b之玻璃基板GS之板面且與Y軸方向(閘極配線19之排列方向、共用配線25之延伸方向)一致。
第1二極體29如圖7所示般包含：2個第1電極部(電極部)29a、29b，其等包含第2金屬膜38；第1保護部(保護部)29c，其包含保護膜37，且於與第1電極部29a、29b於俯視下重疊之位置上貫通形成有2個第1二極體側開口部(半導體功能部側開口部)29c1、29c2；及第1半導體部(半導體部)29d，其包含半導體膜36，且通過第1二極體側開口部29c1、29c2分別連接於2個第1電極部29a、29b。2個第1電極部29a、29b之排列方向及第1半導體部29d之長度方向沿著構成陣列基板11b之玻璃基板GS之板面，並且與X軸方向(與2個二極體29、30之排列方向正交之方向)一致。進而，第1二極體29包含：第1閘極電極部(閘極電極部)29e，其包含第1金屬膜34，且與2個第1電極部29a、29b及第1半導體部29d於俯視下重疊；及第1絕緣膜29f，其包含閘極絕緣膜35， 且將第1閘極電極部29e與第1半導體部29d絕緣。於第1閘極電極部29e，連接有與包含第2金屬膜38之第1短路配線部31於俯視下重疊之第1短路配線部側連接部(半導體功能部連接配線部側連接部)42，且該第1短路配線部側連接部42連接於第1短路配線部31。第1短路配線部側連接部42包含與第1閘極電極部29e相同之第1金屬膜34，且如圖9所示，通過貫通形成於介置於與第1短路配線部31之間之第1閘極電極部側絕緣部(閘極電極部側絕緣部)43之第1閘極電極部側開口部(閘極電極部側開口部)43a而連接於第1短路配線部31。再者，第1閘極電極部側絕緣部43包含閘極絕緣膜35及保護膜37。第1二極體29所具有之一(圖6所示之左側)第1電極部29a連接於包含相同之第2金屬膜38之第1短路配線部31。即，第1二極體29由於一第1電極部29a與第1閘極電極部29e因第1短路配線部31而短路，故雖構造上為電晶體型，但就電性而言係作為二極體發揮功能。
第1短路配線部31包含第2金屬膜38，且如圖6所示，於X軸方向上自列控制電路部28側向接觸部32側牽拉且於其中途橫穿靜電保護電路部26及共用配線25。第1短路配線部31之一端側連接於列控制電路部28，另一端側經由接觸部32連接於閘極配線19。第1短路配線部31中，相對於靜電保護電路部26所具有之2個二極體29、30於圖6所示之左側相鄰之部分係相對於與第1閘極電極部29e連接之第1短路配線部側連接部42於俯視下重疊，且通過第1閘極電極部側絕緣部43之第1閘極電極部側開口部43a與其連接，並且連接有2個二極體29、30所具有之一電極部29a、30a。
第2二極體30如圖8所示般包含：2個第2電極部(第2之電極部)30a、30b，其等包含第2金屬膜38；第2保護部(第2之保護部)30c，其包含保護膜37，且於與第2電極部30a、30b於俯視下重疊之位置上貫通形成有2個第2二極體側開口部(第2半導體功能部側開口 部)30c1、30c2；及第2半導體部(第2之半導體部)30d，其包含半導體膜36，且通過第2二極體側開口部30c1、30c2分別連接於2個第2電極部30a、30b。2個第2電極部30a、30b之排列方向及第2半導體部30d之長度方向與Y軸方向，亦即第1電極部29a、29b之排列方向及第1半導體部29d之長度方向一致。進而，第2二極體30包含：第2閘極電極部(第2之閘極電極部)30e，其包含第1金屬膜34，且與2個第2電極部30a、30b及第2半導體部30d於俯視下重疊；及第2絕緣膜30f，其包含閘極絕緣膜35，且將第2閘極電極部30e與第2半導體部30d絕緣。於第2閘極電極部30e，連接有與包含第2金屬膜38之第2短路配線部33之一部分於俯視下重疊之第2短路配線部側連接部(第2半導體功能部連接配線部側連接部)44，且該第2短路配線部側連接部44連接於第2短路配線部33。第2短路配線部側連接部44包含與第2閘極電極部30e相同之第1金屬膜34，且如圖10所示，通過貫通形成於介置於與第2短路配線部33之間之第2閘極電極部側絕緣部(第2之閘極電極部側絕緣部)45之第2閘極電極部側開口部(第2之閘極電極部側開口部)45a而連接於第2短路配線部33。再者，第2閘極電極部側絕緣部45包含閘極絕緣膜35及保護膜37。第2二極體30所具有之另一(圖6所示之右側)第2電極部30b連接於包含相同之第2金屬膜38之第2短路配線部33。亦即，第2二極體30由於另一第2電極部30a與第2閘極電極部30e因第2短路配線部33而短路，故雖構造上為電晶體型，但就電性而言係作為二極體發揮功能。
第2短路配線部33包含第2金屬膜38，且如圖6所示，於X軸方向上以相對於共用配線25在與接觸部32側相反之側相鄰之形態配置，又，於Y軸方向上以夾於相鄰之2條第1短路配線部31之間之形態配置。第2短路配線部33係配置於靜電保護電路部26所具有之2個二極體29、30與共用配線25之間，並且相對於與第2閘極電極部20e連接之第 2短路配線部側連接部44於俯視下重疊，且通過第2閘極電極部側絕緣部45之第2閘極電極部側開口部45a與其連接，進而連接有2個二極體29、30所具有之另一電極部29b、30b。該第2短路配線部側連接部44不直接連接於共用配線25。詳細而言，共用配線側連接部(靜電逸出配線側連接部)46以自共用配線25中之靜電保護電路部26側之側緣突出之形態設置，且該共用配線側連接部46以相對於第2短路配線部33中之與第2短路配線部側連接部44為非重疊之部分於俯視下重疊之形態配置。於介置於共用配線側連接部46與第2短路配線部33之間之第2短路配線側絕緣部(第2半導體功能部連接配線部側絕緣部)47，貫通形成有第2短路配線側開口部(第2半導體功能部連接配線部側開口部)47a，因此通過該第2短路配線側開口部47a而將第2短路配線部33連接於共用配線側連接部46。
再對靜電保護電路部26所具有之2個二極體29、30之連接形態，使用圖13所示之電路圖進行說明。第1二極體29之一第1電極部29a、第1閘極電極部29e及第2二極體30之一第2電極部30a如圖13所示，因第1短路配線部31而短路且連接於閘極配線19。另一方面，第1二極體29之另一第1電極部29b、第2二極體30之另一第2電極部30b及第2閘極電極部30e因第2短路配線部33而短路且連接於共用配線25。而且，一併構成電晶體型之2個二極體29、30係設定為其閾值電壓雖較自列控制電路部28經由第1短路配線部31傳送至閘極配線19之信號之電壓值高，但較於靜電產生時施加之電壓值變低。藉此，於驅動液晶面板11時，2個二極體29、30不作動，當來自列控制電路部28之信號雖正常地傳送至閘極配線19，但例如靜電施加於閘極配線19而使閘極配線19側較共用配線25側更為高電位時，藉由2個二極體29、30作動，可將靜電向共用配線25逸出。再者，於靜電施加於共用配線25而使閘極配線19側較共用配線25側更為低電位之情形時，亦與上述同樣地藉由2 個二極體29、30作動，而可逸出靜電。
繼而，對接觸部32進行說明。接觸部32如圖6所示，於X軸方向上配置在夾於共用配線25與顯示部AA之間之位置。接觸部32如圖11所示般包含：閘極配線側連接部(信號配線側連接部)48，其包含第1金屬膜34且形成於閘極配線19之端部；接觸部側絕緣部49，其包含閘極絕緣膜35及保護膜37，且具有貫通形成於與閘極配線側連接部48於俯視下重疊之位置之接觸部側開口部49a；及二極體側連接部(半導體功能部側連接部)50，其包含第2金屬膜38，且形成於第1短路配線部31之另一端側，並且通過接觸部側開口部49a連接於閘極配線側連接部48。該二極體側連接部50經由第1短路配線部31而於靜電保護電路部26所具有之2個二極體29、30之一電極部29a、30a及第1閘極電極部29e短路。閘極配線側連接部48及二極體側連接部50一併以自閘極配線19及第1短路配線部31向圖6所示之上側延伸之形態設置，且相對於靜電保護電路部26隔著共用配線25而沿著X軸方向排列。接觸部側開口部49a於與閘極配線側連接部48及二極體側連接部50重疊之位置設置有3個，藉此，閘極配線側連接部48及二極體側連接部50之連接部位設為3處。
繼而，對共用配線25進行說明。共用配線25包含第1金屬膜34，且如圖6所示，於X軸方向上配置於隔開靜電保護電路部26與接觸部32之間之位置，並且以橫穿多條第1短路配線部31之方式沿著Y軸方向延伸。於該共用配線25，連接有與上文所述之第2短路配線部33之一部分於俯視下重疊之共用配線側連接部46。換言之，共用配線25之與靜電保護電路部26成對向狀之側緣向靜電保護電路部26側(與接觸部32側為相反側)局部地突出，且藉由該突出部分構成共用配線側連接部46。又，共用配線25相對於在Y軸方向上以圖6所示之自上下包夾上述突出部分之形態配置之第1短路配線部31交叉，且於該處形成 交叉部位CPT。
然而，有因對靜電保護電路部26所具有之2個二極體29、30直接施加陣列基板11b之製造過程中產生之靜電而產生靜電破壞之虞。具體而言，第1二極體29如圖6及圖14所示，2個第1電極部29a、29b之沿著X軸方向延伸之以一對為單位之外緣部29a1、29b1與第1半導體部29d之沿著Y軸方向延伸之一對外緣部29d1在兩處於俯視下正交(交叉)，相互交叉之外緣部29a1、29b1、29d1所成之內角約為270度。如此，若半導體膜36與第2金屬膜38相互交叉且其內角設為180度以上，則有於其交叉位置CP1上配置於下層側之閘極絕緣膜35之覆蓋率局部惡化而使絕緣性降低之可能性。而且，於絕緣性降低之交叉位置CP1上，選擇性地直接施加陣列基板11b之製造過程中產生之靜電之可能性變高，且若靜電施加於交叉位置CP1，則有包含第1金屬膜34之第1閘極電極部29e與第1電極部29a、29b及第1半導體部29d短路之虞。有上述靜電破壞亦同樣地產生於構成第2二極體30之第2電極部30a、30b之外緣部30a1、30b1與第2半導體部30d之外緣部30d1之交叉位置CP1之虞。再者，由於各二極體29、30之各電極部29a、29b、30a、30b各具有兩處之上述交叉位置CP1，故靜電保護短路部26具有總計8處之上述交叉位置CP1。
因此，至少一部分相對於共用配線25於俯視下(自相對於玻璃基板GS之板面之法線方向觀察)重疊，且較第1短路配線部31與共用配線25之交叉部位CPT相對更為靜電保護短路部26附近之位置上，如圖6所示般設置有用以保護靜電保護電路部26免受陣列基板11b之製造過程中產生之靜電影響之靜電保護部51。再者，共用配線25之與靜電保護部51於俯視下重疊之部分較非重疊之部分加寬。靜電保護部51如圖7、圖8及圖12所示般包括包含半導體膜36之靜電誘導部52及包含第2金屬膜38之第2靜電誘導部53，藉由利用該等靜電誘導部52、53誘導 陣列基板11b之製造過程中產生之靜電，可使靜電直接施加於構成靜電保護電路部26之二極體29、30之概率降低。以下，對靜電誘導部52及第2靜電誘導部53之構成進行詳細說明。
包含半導體膜36之靜電誘導部52如圖14所示，沿著共用配線25之延伸方向即Y軸方向遍及特定長度延伸且於俯視下呈縱長之方形狀，且具有總計4邊之外緣部52a~52d(一對長邊側之外緣部52a、52b及一對短邊側之外緣部52c、52d)。靜電誘導部52以其全域與共用配線25之加寬部分於俯視下重疊之形態配置，4邊之外緣部52a~52d全部配置於共用配線25之加寬部分上。靜電誘導部52之Y軸方向(長度方向)上之形成範圍與靜電保護電路部26所具有之二極體29、30之第1電極部29a、29b(第1二極體側開口部29c1、29c2)及第2電極部30a、30b(第2二極體側開口部30c1、30c2)之Y軸方向(長度方向)上之形成範圍大致相同或較其稍寬。靜電誘導部52之X軸方向(寬度方向)上之形成範圍設為較共用配線25之加寬部分稍窄之程度，一對長邊側之外緣部52a、52b配置於較上述加寬部分之兩側緣更內側。藉由如此之構成之靜電誘導部52以與共用配線25於俯視下重疊之形態配置，夾於靜電誘導部52與共用配線25之間之閘極絕緣膜35之覆蓋率僅於與靜電誘導部52之重疊部位局部惡化而使絕緣性降低，且可誘導所產生之靜電。此處所謂之「閘極絕緣膜35之覆蓋率之惡化」係指於例如閘極絕緣膜35之階差部分，使膜厚變薄等使膜厚之均一性受損，或者對底層(共用配線25)之附著力降低(變得易剝離)。
包含第2金屬膜38之第2靜電誘導部53如圖14所示，以相對於共用配線25及靜電誘導部52兩者於俯視下重疊之形態配置。第2靜電誘導部53包含沿著共用配線25及靜電誘導部52之延伸方向即Y軸方向遍及特定長度延伸且於俯視下呈縱長之方形狀之方形狀部54、及自該方形狀部54向靜電保護電路部26側突出而與第2短路配線部33連接之突 出部55，且整體上於俯視下呈大致鉤型。第2靜電誘導部53具有形成方形狀部54之4邊之外緣部54a~54d(一對長邊側之外緣部54a、54b及一對短邊側之外緣部54c、54d)、及形成突出部55之2邊之外緣部55a、55b，其中形成方形狀部54之圖14所示之下側之外緣部54d與突出部55之圖14所示之下側之外緣部55b呈一條直線狀。亦即，突出部55偏於靠近方形狀部54之圖14所示之下側之端部。形成方形狀部54之一對長邊側之外緣部54a、54b與形成靜電誘導部52之一對長邊側之外緣部52a、52b並排，與此相對，形成方形狀部54之一對短邊側之外緣部54c、54d及形成突出部55之一對外緣部55a、55b與形成靜電誘導部52之一對短邊側之外緣部52c、52d並排。
而且，第2靜電誘導部53雖於方形狀部54之X軸方向(寬度方向)上之形成範圍較靜電誘導部52之X軸方向(寬度方向)上之形成範圍窄，但方形狀部54之Y軸方向(長度方向)上之形成範圍較靜電誘導部52之Y軸方向(長度方向)上之形成範圍寬。換言之，形成方形狀部54之一對長邊側之外緣部54a、54b間之距離較形成靜電誘導部52之一對長邊側之外緣部52a、52b間之距離小，與此相對，形成方形狀部54之一對短邊側之外緣部54c、54d間之距離較形成靜電誘導部52之一對短邊側之外緣部52c、52d間之距離大。因此，設為方形狀部54所具有之四角之角部與靜電誘導部52所具有之四角隅之角部相互於俯視下偏離之配置。進而，第2靜電誘導部53設為如下配置，即，突出部55相對於方形狀部54，圖14所示之下側之外緣部54d、55b彼此對齊成同一平面狀。藉此，第2靜電誘導部53之方形狀部54所具有之一對長邊側之外緣部54a、54b相對於靜電誘導部52所具有之圖14所示之上側之短邊側之外緣部52c分別交叉，並且方形狀部54所具有之該圖右側之長邊側之外緣部54b與靜電誘導部52所具有之該圖右側之長邊側之外緣部52b交叉，進而，突出部55所具有之該圖上側之外緣部55a與靜電誘導部 52所具有之該圖左側之長邊側之外緣部52a交叉。亦即，靜電誘導部52與第2靜電誘導部53具有總計4處之交叉位置CP2。由於在該等4處之交叉位置CP2上相互交叉之外緣部52a、52c、52d、54a、54b、55a所成之內角為約270度(180度以上)，故於該交叉位置CP2上配置於下層側之閘極絕緣膜35及保護膜37之覆蓋率局部惡化而使絕緣性降低。因此，於4處之交叉位置CP2上，陣列基板11b之製造過程中產生之靜電易受誘導。又，4處之交叉位置CP2成為於Y軸方向為非對稱之配置。
另一方面，於共用配線25之與接觸部32之對向部位與構成接觸部32之閘極配線側連接部48之與共用配線25之對向部位，如圖6所示般，以成對之形態分別形成有以相互接近之方式突出之突出型靜電誘導部56。藉由該突出型靜電誘導部56，針對陣列基板11b之製造過程中成膜第2金屬膜38前之階段中於靜電保護電路部26與接觸部32之任一者中產生之靜電，可保護另一側免受其影響。突出型靜電誘導部56均包含第1金屬膜34，且自其突出基端側向突出前端側形成為前端變細狀，且於俯視下呈大致三角形狀。成對之突出型靜電誘導部56之突出前端部相互於Y軸方向上之位置大致一致，並且於X軸方向上空出微小之距離且配置為對向狀。成對之突出型靜電誘導部56可以說是沿著X軸方向並列配置。一對突出型靜電誘導部56中與共用配線25連接之突出型靜電誘導部56配置於相對於靜電誘導部52鄰接之位置。突出型靜電誘導部56於Y軸方向上配置於靜電誘導部52之延伸方向之大致中央位置。
藉由如上述般之構成之靜電保護部51所具有之靜電誘導部52及突出型靜電誘導部56而獲得以下之作用及效果。即，陣列基板11b之製造係藉由利用已知之光微影法於玻璃基板GS上自下層側依序成膜上述各膜而進行。於反覆進行該成膜時，需要將玻璃基板GS搬送至 各種製造裝置，於其過程中，有於玻璃基板GS及至當時為止經成膜之膜之最外表面因剝離帶電等產生靜電之情形。尤其，於結束成膜第2金屬膜38之階段，靜電保護電路部26如圖6所示般，藉由2個二極體29、30所具有之包含第2金屬膜38之各電極部29a、29b、30a、30b之各外緣部29a1、29b1、30a1、30b1與包含半導體膜36之各半導體部29d、30d之各外緣部29d、30d分別交叉，而具有總計8處之各交叉位置CP1，因此有靜電直接施加於該等交叉位置CP1之任一者之顧慮。
關於該點，於本實施形態中，在至少一部分於俯視下相對於共用配線25重疊且較第1短路配線部31與共用配線25之交叉部位CPT相對更為靜電保護電路部26附近之位置上，如圖6及圖14所示，設置有包含靜電誘導部52、53之靜電保護部51，因此即便於陣列基板11b之製造過程中產生靜電之情形時，藉由將該靜電向靜電誘導部52、53誘導，亦可使靜電直接施加於形成靜電保護電路部26之各二極體29、30之概率降低。詳細而言，由於靜電誘導部52包含半導體膜36，並且以與包含第1金屬膜34之共用配線25於俯視下重疊之形態配置，故可使介置於其間之閘極絕緣膜35之覆蓋率局部惡化而使絕緣性降低。藉此，可將於陣列基板11b之製造過程中產生之靜電向靜電誘導部52及共用配線25中之與靜電誘導部52之重疊部位較佳地誘導。而且，靜電保護部51藉由靜電誘導部52之外緣部52a、52c、52d與包含第2金屬膜38之第2靜電誘導部53之外緣部54a、54b、55a交叉，而具有總計4處之交叉位置CP2，於該等交叉位置CP2上，配置於下層側之閘極絕緣膜35及保護膜37之覆蓋率局部惡化而使絕緣性降低。藉此，可將於陣列基板11b之製造過程中產生之靜電向4處之交叉位置CP2之任一者較佳地誘導。藉由以上，於陣列基板11b之製造過程中產生之靜電直接施加於靜電保護電路部26之各二極體29、30所具有之各交叉位置CP1之概率降低，且於靜電保護電路部26中不易產生伴隨靜電破壞之不 良。進而，由於靜電保護部51所具有之靜電誘導部52、53配置於較第1短路配線部31與共用配線25之交叉部位CPT相對更為靜電保護電路26附近之位置，故可更佳地誘導趨向各二極體29、30之靜電而更不易產生靜電直接施加於各二極體29、30之情形，並且可使靜電不易直接施加於第1短路配線部31與共用配線25之交叉部位CPT。
如以上說明般，本實施形態之陣列基板(半導體裝置)11b包括：基板(玻璃基板)GS；第1金屬膜34，其形成於玻璃基板GS上；閘極絕緣膜(絕緣膜)35，其至少形成於第1金屬膜34上；半導體膜36，其形成於閘極絕緣膜35上；保護膜37，其至少形成於半導體膜36上而保護半導體膜36；第2金屬膜38，其形成於保護膜37上；第1二極體(半導體功能部)29，其至少包含2個第1電極部(電極部)29a、29b、第1保護部(保護部)29c、及第1半導體部(半導體部)29d，該2個第1電極部(電極部)29a、29b包含第2金屬膜38，該第1保護部(保護部)29c包含保護膜37且具有分別貫通形成於與2個第1電極部29a、29b重疊之位置之2個第1二極體側開口部(半導體功能部側開口部)29c1、29c2，該第1半導體部(半導體部)29d包含半導體膜36，通過2個第1二極體側開口部29c1、29c2分別連接於2個第1電極部29a、29b，並且具有於俯視下與第1電極部29a、29b之外緣部29a1、29b1交叉之外緣部29d1；共用配線(靜電逸出配線部)25，其包含第1金屬膜34，於俯視下配置於相對於第1二極體29相鄰之位置而沿著玻璃基板GS之板面且沿著與2個第1電極部29a、29b之排列方向交叉之方向延伸，並且可逸出靜電；第1短路配線部(半導體功能部連接配線部)31，其包含第2金屬膜38，連接於2個第1電極部29a、29b中之一者，並且沿著玻璃基板GS之板面且沿著2個第1電極部29a、29b之排列方向延伸，藉此與共用配線25交叉；及靜電保護部51，其至少包含靜電誘導部52，該靜電誘導部52包含第2金屬膜38或半導體膜36，於俯視下至少一部分相對於共用配線 25重疊，且配置於較共用配線25與第1短路配線部31之交叉部位CPT相對更為第1二極體29附近，並且用以誘導靜電。
如此，由於第1二極體29具有連接於2個第1電極部29a、29b之第1半導體部29d於俯視下相對於第1電極部29a、29b之外緣部29a1、29b1交叉之外緣部29d1，故於第1半導體部29d之外緣部29d1與第1電極部29a、29b之外緣部29a1、29b1之交叉位置CP1上配置於下層側之閘極絕緣膜35之覆蓋率局部惡化而使絕緣性降低，而有於該陣列基板11b之製造過程中產生之靜電施加於上述交叉位置CP1之虞。關於該點，由於配置有包含第1金屬膜34且於俯視下相對於第1二極體29相鄰之位置上沿著玻璃基板GS之板面且沿著與2個第1電極部29a、29b之排列方向交叉之方向延伸之共用配線25，且以於俯視下至少一部分相對於該共用配線25重疊之方式配置有包含第2金屬膜38或半導體膜36之靜電誘導部52，故夾於靜電誘導部52與共用配線25之間之閘極絕緣膜35之覆蓋率局部惡化而使絕緣性降低。藉此，即便於該陣列基板11b之製造過程中產生靜電，亦可將該靜電向靜電誘導部52誘導，且可使靜電不易直接施加於第1二極體29。而且，由於靜電保護部51所具有之靜電誘導部52配置於較包含第2金屬膜38且連接於2個第1電極部29a、29b中之一者、並且沿著玻璃基板GS之板面且沿著2個第1電極部29a、29b之排列方向延伸之第1短路配線部31與共用配線25之交叉部位CPT相對更為第1二極體29附近，故可更佳誘導趨向第1二極體29之靜電，且可進一步抑制靜電直接施加於第1二極體29。根據本實施形態，可抑制因靜電引起之不良之產生。
又，半導體膜36包含氧化物半導體。若如此，則將半導體膜36設為氧化物半導體時，雖於製造過程中於成膜第2金屬膜38時易被蝕刻，且於成膜後亦有易氧化或還原之傾向，但由於在半導體膜36與第2金屬膜38之間介置有保護膜37，而使半導體膜36受保護膜37保護， 故於成膜第2金屬膜38時不易被蝕刻，且於成膜後半導體膜36不易氧化或還原。
又，靜電誘導部52包含半導體膜36。若如此，則由於配置於靜電誘導部52之正下方之閘極絕緣膜35之覆蓋率進一步惡化，故可進一步提昇靜電誘導效果。又，若將靜電誘導部52設為包含半導體膜36者，則假設與由第2金屬膜38構成靜電誘導部之情形相比，即便於無法充分確保例如下層側之共用配線25之線寬之情形時，亦由於相對於共用配線25不易產生短路而可使良率提高。
又，靜電保護部51包含第2靜電誘導部53，該第2靜電誘導部53包含第2金屬膜38，且以至少一部分相對於靜電誘導部52於俯視下重疊之方式配置，並且具有與靜電誘導部52之外緣部52a、52c、52d交叉之外緣部54a、54b、55a。若如此，則由於第2靜電誘導部53具有於俯視下相對於靜電誘導部52之外緣部52a、52c、52d交叉之外緣部54a、54b、55a，故於第2靜電誘導部53之外緣部54a、54b、55a與靜電誘導部52之外緣部52a、52c、52d之交叉位置CP2上配置於下層側之保護膜37及閘極絕緣膜35之覆蓋率局部惡化而使絕緣性降低，因此，可向上述交叉位置CP2誘導靜電。藉此，可進一步抑制靜電直接施加於第1二極體29。
又，靜電誘導部52於俯視下呈方形狀，與此相對，第2靜電誘導部53配置為其外緣部54a、54b、55a相對於靜電誘導部52之外緣部52a、52c、52d至少於4個位置上交叉。若如此，則俯視下呈方形狀之靜電誘導部52之外緣部52a、52c、52d與第2靜電誘導部53之外緣部54a、54b、55a至少於4個位置上交叉，因此可更佳地誘導趨向第1二極體29之靜電，且可使靜電直接施加於第1二極體29之概率進一步降低。
又，第2靜電誘導部53至少具有相對於靜電誘導部52之4邊之各 外緣部52a~52d分別並排之4個外緣部54a~54d，並且形成為相互並排之外緣部52a、52b(52c、52d)間之距離與靜電誘導部52之相互並排之外緣部54a、54b(54c、54d)間之距離不同。若如此，則由於第2靜電誘導部53之俯視之形狀較簡單，故可獲得於製造時良率良好等效果。
又，陣列基板(半導體裝置)11b包括：第2短路配線部(第2半導體功能部連接配線部)33，其包含第2金屬膜38，且連接於第1二極體29所具有之2個第1電極部29a、29b中之另一者；第2短路配線側絕緣部(第2半導體功能部連接配線部側絕緣部)47，其包含閘極絕緣膜35及保護膜37，且具有貫通形成於與第2短路配線部33於俯視下重疊之位置之第2短路配線側開口部(第2半導體功能部連接配線部側開口部)47a；及共用配線側連接部(靜電逸出配線側連接部)46，其包含第1金屬膜34，且以與共用配線25連接且於俯視下至少一部分與第2短路配線部33重疊之方式配置，並且通過第2短路配線側開口部47a連接於第2短路配線部33。若如此，則由於第1二極體29所具有之2個第1電極部29a、29b中之一者連接於第1短路配線部31，另一者連接於第2短路配線部33，其中第2短路配線部33通過第2短路配線側開口部47a而連接於與共用配線25連接之共用配線側連接部46，故於例如因靜電而使第1短路配線部31側較共用配線25側更為高電位之情形時，藉由電流通過第1二極體29之第1半導體部29d流向共用配線25側，而可消除產生之電位差。
又，陣列基板(半導體裝置)11b包括第2二極體(第2半導體功能部)30，該第2二極體(第2半導體功能部)30至少包含：2個第2電極部(第2之電極部)30a、30b，其等包含第2金屬膜38；第2保護部(第2之保護部)30c，其包含保護膜37，且具有分別貫通形成於與2個第2電極部30a、30b重疊之位置之2個第2二極體側開口部(第2半導體功能部側開口部)30c1、30c2；及第2半導體部(第2之半導體部)30d，其包含半導 體膜36，且通過2個第2二極體側開口部30c1、30c2分別連接於2個第2電極部30a、30b；且第1短路配線部31使2個第1電極部29a、29b中之一者與2個第2電極部30a、30b中之一者短路，與此相對，第2短路配線部33使2個第1電極部29a、29b中之另一者與2個第2電極部30a、30b中之另一者短路。若如此，則第1二極體29及第2二極體30之一第1電極部29a與一第2電極部30a因第1短路配線部31而短路，與此相對，另一第1電極部29b與另一第2電極部30b因第2短路配線部33而短路。因此，於因靜電而使共用配線25側與第1短路配線部31側之間產生較大之電位差之情形時，藉由電流於第1二極體29之第1半導體部29d或第2二極體30之第2半導體部30d中流動，可消除電位差。
又，陣列基板(半導體裝置)11b包括：第1閘極電極部側絕緣部(閘極電極部側絕緣部)43，其包含保護膜37及閘極絕緣膜35，且具有貫通形成於與第1短路配線部31重疊之位置之第1閘極電極部側開口部(閘極電極部側開口部)43a；第1閘極電極部(閘極電極部)29e，其係第1二極體29所具備者，且包含第1金屬膜34，以於俯視下與2個第1電極部29a、29b、第1半導體部29d及第1短路配線部31之至少一部分重疊之方式配置，並且通過第1閘極電極部側開口部43a連接於第1短路配線部31；第2閘極電極部側絕緣部(第2之閘極電極部側絕緣部)45，其包含保護膜37及閘極絕緣膜35，且具有貫通形成於與第1短路配線部31重疊之位置之第2閘極電極部側開口部(第2之閘極電極部側開口部)45a；及第2閘極電極部(第2之閘極電極部)30e，其係第2二極體30所具備者，且包含第1金屬膜34，以於俯視下與2個第2電極部30a、30b、第2半導體部30d及第2短路配線部33之至少一部分重疊之方式配置，並且通過第2閘極電極部側開口部45a連接於第2短路配線部33。若如此，則第1閘極電極部29e因第1短路配線部31與一第1電極部29a及一第2電極部30a短路，與此相對，第2閘極電極部30e因第2短路配 線部33與另一第1電極部29b及另一第2電極部30b短路。因此，可以說第1二極體29及第2二極體30分別構成電晶體型之二極體，且藉由使其閾值電壓雖較例如傳送至信號配線部之信號之電壓值高，但較於產生靜電時施加之電壓值低，可僅於產生靜電之情形時將該靜電逸出至共用配線25。而且，由於第2閘極電極部30e經由第2短路配線部33間接地連接於共用配線側連接部46，故假設與設為第2閘極電極部直接地連接於共用配線側連接部46之構成之情形相比，於將靜電誘導至靜電誘導部52時，因經誘導之靜電而使第1二極體29及第2二極體30中不易產生不良。
又，陣列基板(半導體裝置)11b包括閘極配線(信號配線部)19及接觸部32，該閘極配線(信號配線部)19包含第1金屬膜34，且配置於相對於共用配線25與第1二極體29側相反之側，該接觸部32至少包含：閘極配線側連接部(信號配線側連接部)48，其包含第1金屬膜34，且形成於閘極配線19之端部；接觸部側絕緣部49，其包含保護膜37及閘極絕緣膜35，且具有貫通形成於與閘極配線側連接部48重疊之位置之接觸部側開口部49a；及二極體側連接部(半導體功能部側連接部)50，其包含第2金屬膜38，且形成於第1短路配線部31之端部，與閘極配線側連接部48於俯視下重疊，並且通過接觸部側開口部49a連接於閘極配線側連接部48。若如此，則包含第1金屬膜34之閘極配線19係將於接觸部32中形成於端部之閘極配線側連接部48通過貫通接觸部側絕緣部49之接觸部側開口部49a而連接於二極體側連接部50，即包含第2金屬膜38且形成於與第1二極體29所具有之第1電極部29a、29b之任一者連接之第1短路配線部31之端部的二極體側連接部50，藉此將來自第1二極體29側之信號供給至閘極配線19側。
又，於構成接觸部32之閘極配線側連接部48與共用配線25之對向部位，分別形成有藉由以相互接近之方式突出而可誘導靜電之突出 型靜電誘導部56。若如此，則於該陣列基板11b之製造過程中，不論於第1二極體29與接觸部32之哪一側產生靜電之情形時，均可將該靜電向到達另一側之途中所存在之突出型靜電誘導部56誘導。藉此，可進一步使第1二極體29或接觸部32中不易產生因靜電引起之不良。
進而，本實施形態之液晶面板(顯示裝置)11包括：上述陣列基板11b；CF基板(對向基板)11a，其以與陣列基板11b對向之方式配置；液晶層11c，其配置於陣列基板11b與對向基板11a之間；及TFT(開關元件)17，其設置於陣列基板11b，並且至少連接於第1二極體29。根據如此之液晶面板11，由於上述陣列基板11b為可抑制由靜電所致之不良之產生者，故動作可靠性等優異。
<實施形態2>
根據圖15來說明本發明之實施形態2。於該實施形態2中，表示設為二極體129、130具備閘極非重疊型靜電誘導部57、58之構成者。再者，對與上述實施形態1相同之構造、作用及效果省略重複之說明。
本實施形態之二極體129、130如圖15所示般包括閘極非重疊型靜電誘導部57、58，該等閘極非重疊型靜電誘導部57、58與各半導體部129d、130d連接，且於俯視下與各閘極電極部129e、130e為非重疊之位置上具有相對於各電極部129b、130a之外緣部129b1、130a1於俯視下交叉之外緣部57b、58b。詳細而言，第1二極體129所具有之第1閘極非重疊型靜電誘導部57係藉由自與第1半導體部129d中之另一第1電極部129b於俯視下重疊之端部，亦即第1閘極電極部129e之與第1短路配線部側連接部142側為相反側(圖15所示之右側)之端部沿著X軸方向(第1半導體部129d之長度方向)延伸，而到達至與第1閘極電極部129e為非重疊之位置。第1閘極非重疊型靜電誘導部57以與第1半導體部129d之寬度方向(Y軸方向)之兩端部連接之形態設置有一對，且於 俯視下呈叉狀。一對第1閘極非重疊型靜電誘導部57之沿著其長度方向(X軸方向)之一對外緣部57a與第1半導體部129d之端部之兩外緣部成一條直線狀，與此相對，沿著寬度方向(Y軸方向)之外緣部57b與另一第1電極部129b之沿著X軸方向之外緣部129b1正交(交叉)，其交叉位置CP3設為於俯視下與第1閘極配線部129e不重疊而成為非重疊之配置。
另一方面，第2二極體130所具有之第2閘極非重疊型靜電誘導部58係藉由自與第2半導體部130d中之一第2電極部130a於俯視下重疊之端部，亦即第2閘極電極部130e之與第2短路配線部側連接部144側為相反側(圖15所示之左側)之端部沿著X軸方向(第2半導體部130d之長度方向)延伸，而到達至與第2閘極電極部130e為非重疊之位置。第2閘極非重疊型靜電誘導部58以與第2半導體部130d之寬度方向(Y軸方向)之兩端部連接之形態設置有一對，且於俯視下呈叉狀。一對第2閘極非重疊型靜電誘導部58之沿著其長度方向(X軸方向)之一對外緣部58a與第2半導體部130d之端部之兩外緣部成一條直線狀，與此相對，沿著寬度方向(Y軸方向)之外緣部58b與一第2電極部130a之沿著X軸方向之外緣部130a1正交(交叉)，其交叉位置CP3設為於俯視下與第2閘極配線部130e不重疊而成為非重疊之配置。
如上所述，設為如下配置構成，即，包含半導體膜36之各閘極非重疊型靜電誘導部57、58之外緣部57b、58b在與各閘極電極部129e、130e於俯視下成為非重疊之位置上，相對於各電極部129b、130a之外緣部129b1、130a1於俯視下交叉，因此於其交叉位置CP3上配置於下層側之保護膜37及閘極絕緣膜35(均省略圖示)之覆蓋率局部惡化而使絕緣性降低。藉此，亦可將於陣列基板之製造過程中產生之靜電誘導至上述交叉位置CP3。即便對該交叉位置CP3施加靜電，亦由於交叉位置CP3設為與各閘極電極部129e、130e於俯視下成為非重 疊之配置，而避免了各電極部129b、130a與各電極電極部129e、130e短路之事態。
如以上說明般，根據本實施形態，本發明包括：第1閘極電極部側絕緣部(未圖示)，其包含保護膜37及閘極絕緣膜35，且具有貫通形成於與第1短路配線部131重疊之位置之第1閘極電極部側開口部143a；第1閘極電極部129e，其係第1二極體129所具備者，且包含第1金屬膜34，以於俯視下與2個第1電極部129a、129b、第1半導體部129d及第1短路配線部131之至少一部分重疊之方式配置，並且通過第1閘極電極部側開口部143a連接於第1短路配線部131；及第1閘極非重疊型靜電誘導部(閘極非重疊型靜電誘導部)57，其與第1半導體部129d連接，且於俯視下與第1閘極電極部129e成為非重疊之位置上具有相對於2個第1電極部129a、129b中之另一外緣部129b1於俯視下交叉之外緣部57b。若如此，則由於第1二極體129所具有之2個第1電極部129a、129b中之另一外緣部129b1與包含半導體膜36之第1閘極非重疊型靜電誘導部57之外緣部57b於俯視下交叉時，於其交叉位置CP3上配置於下層側之保護膜37及閘極絕緣膜35之覆蓋率局部惡化而使絕緣性降低，故可向上述交叉位置CP3誘導靜電。而且，由於另一電極部129b之外緣部129b1與第1閘極非重疊型靜電誘導部57之外緣部57b之交叉位置CP3設為與第1閘極電極部129e於俯視下成為非重疊之位置，故即便對上述交叉位置CP3施加靜電，亦可避免另一電極部129b與第1閘極電極部129e短路。
<實施形態3>
根據圖16至圖19來說明本發明之實施形態3。於該實施形態3中，表示可利用靜電誘導部252誘導於成膜第2金屬膜38前之階段中產生之靜電者。再者，對與上述實施形態1相同之構造、作用及效果省略重複之說明。
以本實施形態之介置於靜電誘導部252與第2靜電誘導部253之間之形態配置之保護膜37係如圖16及圖17所示，設為貫通形成有靜電誘導開口部59a之誘導部保護部59。第2靜電誘導部253藉由通過靜電誘導開口部59a而連接於靜電誘導部252。藉此，避免靜電誘導部252通過靜電誘導開口部59a於第1層間絕緣膜39側露出。
誘導保護部59係如圖16及圖17所示，以除了靜電誘導開口部59a之形成部位以外覆蓋靜電誘導部252之大部分之形態配置。靜電誘導開口部59a沿著靜電誘導部252之延伸方向(Y軸方向)斷續地排列配置有4個。靜電誘導開口部59a之排列間隔設為大致等間隔。4個靜電誘導開口部59a中位於Y軸方向上之兩端之2個靜電誘導開口部59a配置於較靜電保護電路部226所具有之二極體229、230之第1電極部229a、229b(第1二極體側開口部229c1、229c2)及第2電極部230a、230b(第2二極體側開口部230c1、230c2)於Y軸方向更靠外(靠近第1短路配線部231之沿著X軸方向延伸之部分)。於圖16所示之俯視圖中，設為連結上述4個靜電誘導開口部59a之線段相對於連結靜電保護電路部226所具有之各二極體側開口部229c1、229c2、230c1、230c2與接觸部232所具有之3個各接觸部側開口部249a之線段之任一者均交叉之關係。
如上述般，藉由於以介置於靜電誘導部252與第2靜電誘導部253之間之形態配置之保護膜37上貫通形成靜電誘導開口部59a，可獲得以下之作用及效果。即，陣列基板211b之製造係藉由利用已知之光微影法於玻璃基板GS上自下層側依序成膜上述各膜而進行。於在玻璃基板GS上成膜有第1金屬膜34、閘極絕緣膜35、半導體膜36及保護膜37之狀態下，如圖18及圖19所示，於非顯示部NAA中，靜電保護電路部226之各半導體部229d、230d通過各保護部229c、230c之各二極體側開口部229c1、229c2、230c1、230c2露出於外部，並且接觸部232之閘極配線側連接部248通過接觸部側絕緣部(未圖示)之3個接觸部側 開口部249a露出於外部(參照圖11)。於自該狀態至成膜第2金屬膜38之前之期間向各製造裝置搬送玻璃基板GS時，有於玻璃基板GS及至當時為止經成膜之膜之最外表面因剝離帶電等而產生靜電之情形。此時，玻璃基板GS之表面雖大部分由包含絕緣材料之保護膜37覆蓋，但由於在非顯示部NAA中通過上述各開口部229c1、229c2、230c1、230c2、249a而露出包含導電材料之各半導體部229d、230d及閘極配線側連接部248，故有靜電自各半導體部229d、230d與閘極配線側連接部248之任意一側向另一側施加之顧慮。
關於該點，於本實施形態中，如圖18所示，於靜電保護電路部226與接觸部232之間設置有靜電保護部251，且如圖19所示，由於靜電保護部251之靜電誘導部252通過靜電誘導開口部253a而露出於外部，故可將自各半導體部229d、230d與閘極配線側連接部248之任意一側趨向另一側之靜電於其途中通過靜電誘導開口部253a向靜電誘導部252誘導。藉此，可抑制如下事態：產生各二極體229、230受靜電破壞而使各半導體部229d、230d與各閘極電極部229e、230e短路，或者接觸部232受靜電破壞而使閘極配線側連接部248與二極體側連接部250無法連接。尤其，由於將靜電誘導部252設為包含與各二極體229、230所具有之各半導體部229d、230d相同之半導體膜36者，故於在接觸部232之閘極配線側連接部248側產生靜電之情形時可利用靜電誘導部252有效地誘導該靜電，且可更佳地防止靜電施加於各半導體部229d、230d。若將靜電誘導至靜電誘導部252，則有於該處產生靜電而使靜電誘導部252與共用配線225短路之情形，於此情形時可將靜電向共用配線225逸出。
<實施形態4>
根據圖20或圖21來說明本發明之實施形態4。於該實施形態4中，表示自上述實施形態1去除第2靜電誘導部53並變更靜電誘導部 352之形狀而成者。再者，對與上述實施形態1相同之構造、作用及效果省略重複之說明。
本實施形態之靜電保護部351如圖20所示，設為雖具有靜電誘導部352，但不具有上述實施形態1所記載之第2靜電誘導部53之構成。靜電誘導部352包含於俯視下呈縱長之方形狀之方形狀部60及自方形狀部60之一對短邊側之外緣部60a、60b沿著Y軸方向突出之一對突出部61。方形狀部60所具有之短邊側之外緣部60a、60b於X軸方向並排，與此相對，各突出部61所具有之外緣部中與上述方形狀部60之外緣部60a、60b連接之外緣部61a、61b於Y軸方向並排，且與上述方形狀部60之外緣部60a、60b正交(交叉)。由於方形狀部60所具有之短邊側之外緣部60a、60b與各突出部61所具有之外緣部61a、61b於其交叉位置CP4上所成之角度為約270度，故於該交叉位置CP4上配置於下層側之閘極絕緣膜35及保護膜37之覆蓋率局部惡化而使絕緣性降低。因此，易將於陣列基板311b之製造過程中產生之靜電誘導至該等交叉位置CP4。
<實施形態5>
根據圖22來說明本發明之實施形態5。於該實施形態5中，表示第2靜電誘導部453自第2短路配線部433分離而成者。再者，對與上述實施形態1相同之構造、作用及效果省略重複之說明。
本實施形態之第2靜電誘導部453如圖22所示，僅由方形狀部454構成，而不具有上述實施形態1所記載之突出部55。因此，第2靜電誘導部453自第2短路配線部433分離。第2靜電誘導部453之一對長邊側之外緣部454a、454b相對於靜電誘導部452之一對短邊側之外緣部452c、452d各於兩處交叉。因此，靜電誘導部452之外緣部452c、452d與第2靜電誘導部453之外緣部454a、454b之4處之交叉位置CP2設為於X軸方向及Y軸方向上均對稱之配置。
<實施形態6>
根據圖23或圖24來說明本發明之實施形態6。於該實施形態6中，表示自上述實施形態1去除靜電誘導部52而成者。再者，對與上述實施形態1相同之構造、作用及效果省略重複之說明。
本實施形態之靜電保護部551如圖23及圖24所示，設為雖具有第2靜電誘導部553，但不具有上述實施形態1所記載之靜電誘導部52之構成。即便為如此之構成，亦可利用第2靜電誘導部553較佳地誘導靜電。
<其他實施形態>
本發明並非限定於根據上述記載及圖式說明之實施形態者，例如如下之實施形態亦包含於本發明之技術範圍。
(1)於上述各實施形態中，作為靜電保護電路部中設置之靜電保護電路元件(半導體功能元件)雖例示了TFT型之二極體，但除此之外，亦可使用例如齊納二極體或變阻器等。於此情形時，將靜電保護電路元件(齊納二極體或變阻器)設為如下構成，即，雖包含2個電極部、具有2個半導體功能部側開口部之保護部、及通過各半導體功能部側開口部連接於各電極部之半導體部，但不具有閘極電極部。
(2)除上述各實施形態以外，亦可適當地變更靜電誘導部及第2靜電誘導部之設置數量、俯視下之大小(X軸方向上之形成範圍、Y軸方向上之形成範圍)、俯視形狀、外緣部彼此之交叉位置之數量等。具體而言，關於俯視下之大小，例如亦可設定為，靜電誘導部之寬度尺寸較第2靜電誘導部之寬度尺寸小，靜電誘導部之長度尺寸較第2靜電誘導部之長度尺寸大等。又，關於俯視形狀，例如，亦可將靜電誘導部之俯視形狀設為三角形，將第2靜電誘導部之俯視形狀設為方形等。又，關於外緣部彼此之交叉位置之數量，亦可設為3個以下，或設為5個以上。
(3)於上述各實施形態中，雖示出靜電誘導部全域相對於共用配線於俯視下重疊之構成者，但包含靜電誘導部相對於共用配線於俯視下重疊之重疊部分及與共用配線於俯視下非重疊之非重疊部分者亦包含於本發明中。
(4)可適當地變更上述實施形態3所記載之靜電誘導開口部之設置數量、俯視下之大小(形成範圍)、俯視形狀等。
(5)於上述實施形態4中，亦可將靜電誘導部之俯視形狀設為與上述實施形態1所記載之靜電誘導部相同。
(6)於上述各實施形態中，雖示出與第2閘極電極部連接之第2短路配線部側連接部與共用配線分離且第2短路配線部側連接部經由第2短路配線部及共用配線側連接部連接於共用配線之構成者，但例如，亦可設為將第2短路配線部側連接部直接連接於共用配線之構成，亦即第2短路配線部側連接部兼作共用配線側連接部之構成。於此情形時，第2閘極電極部側絕緣部兼作第2短路配線側絕緣部，並且第2閘極電極部側開口部兼作第2短路配線側開口部。
(7)於上述各實施形態中，雖示出設為將靜電保護短路部電性連接於共用配線之構成者，但亦可設為不將靜電保護短路部電性連接於共用配線之構成。於此情形時，對靜電保護短路部中配置於與連接有各二極體之一電極部之第1短路配線部於Y軸方向上相反之側的不同之第1短路配線部連接另一電極部，而將靜電向另一第1短路配線部逸出即可。
(8)於上述各實施形態中，雖示出將半導體膜中使用之氧化物半導體設為包含銦(In)、鎵(Ga)及鋅(Zn)之氧化物薄膜之情形，但亦可使用其他種類之氧化物半導體。具體而言，可使用包含銦(In)、矽(Si)及鋅(Zn)之氧化物、包含銦(In)、鋁(Al)及鋅(Zn)之氧化物、包含錫(Sn)、矽(Si)及鋅(Zn)之氧化物、包含錫(Sn)、鋁(Al)及鋅(Zn)之氧 化物、包含錫(Sn)、鎵(Ga)及鋅(Zn)之氧化物、包含鎵(Ga)、矽(Si)及鋅(Zn)之氧化物、包含鎵(Ga)、銅(Cu)及鋅(Zn)之氧化物、包含錫(Sn)、銅(Cu)及鋅(Zn)之氧化物等。
(9)於上述各實施形態中，雖示出TFT、行控制電路部及列控制電路部具有包含銦(In)、鎵(Ga)及鋅(Zn)之氧化物薄膜作為半導體膜之構成者，但除此之外，亦可使用包含例如非晶矽(a-Si)或多晶矽等之半導體膜。可使用例如CG矽(Continuous Grain Silicon，連續顆粒矽)薄膜作為多晶矽。
(10)於上述各實施形態中，雖已對將動作模式設為FFS模式之液晶面板進行例示，但除此之外對於設為IPS(In-Plane Switching)模式或VA(Vertical Alignment，垂直配向)模式等之其他動作模式之液晶面板亦可應用本發明。
(11)於上述各實施形態中，雖示出第1金屬膜及第2金屬膜由鈦(Ti)及銅(Cu)之積層膜形成之情形，但例如亦可使用鉬(Mo)、氮化鉬(MoN)、氮化鈦(TiN)、鎢(W)、鈮(Nb)、鉬鈦合金(MoTi)、鉬鎢合金(MoW)等代替鈦。除此之外，亦可使用鈦、銅、鋁等單層之金屬膜。
(12)除上述各實施形態以外，亦可適當地變更第1短路配線部、第2短路配線部、共用配線等之具體之俯視形狀或排線路徑等。又，亦可適當地變更各二極體之X軸方向及Y軸方向上之配置、各二極體所具有之各電極部之配置、各二極體所具有之各半導體部之寬度尺寸或長度尺寸等。又，亦可適當地變更接觸部之連接處之配置或數量等。
(13)於上述各實施形態中，雖示出將驅動器直接COG安裝於陣列基板上者，但於經由ACF連接於陣列基板之撓性基板上安裝驅動器而成者亦包含於本發明中。
(14)於上述各實施形態中，雖示出於陣列基板之非顯示部設置行 控制電路部及列控制電路部之情形，但亦可省略行控制電路部及列控制電路部，而使驅動器擔負其功能。
(15)於上述各實施形態中，雖例示呈縱長之方形狀之液晶面板，但對呈橫長之方形狀之液晶面板或呈正方形狀之液晶面板亦可應用本發明。
(16)對上述各實施形態所記載之液晶面板，以積層之形態安裝有觸控面板或視差障壁面板(開關液晶面板)等功能性面板者亦包含於本發明中。
(17)於上述各實施形態中，雖例示邊緣照明型者作為液晶顯示裝置所具備之背光裝置，但使用直下型之背光裝置者亦包含於本發明中。
(18)於上述各實施形態中，雖例示具備作為外部光源之背光裝置之透過型之液晶顯示裝置，但本發明亦可應用於利用外部光進行顯示之反射型液晶顯示裝置，於此情形時可省略背光裝置。
(19)於上述各實施形態中，雖使用TFT作為液晶顯示裝置之開關元件，但亦可應用於使用TFT以外之開關元件(例如薄膜二極體(TFD))之液晶顯示裝置，且除彩色顯示之液晶顯示裝置以外，亦可應用於黑白顯示之液晶顯示裝置。
(20)於上述各實施形態中，雖例示使用液晶面板作為顯示面板之液晶顯示裝置，但本發明亦可應用於使用其他種類之顯示面板(PDP(Plasma Display Panel，電漿顯示面板)或有機EL面板等)之顯示裝置。於此情形時，可省略背光裝置。
(21)於上述各實施形態中，雖例示分類為小型或中小型，使用於可攜式資訊終端、行動電話、筆記型電腦、數位相框、可攜式遊戲機、電子墨水紙等各種電子機器之液晶面板，但本發明亦可應用於畫面尺寸為例如20英吋~90英吋且分類為中型或大型(超大型)之液晶面 板。於此情形時，可將液晶面板使用於電視接收裝置、電子看板(數位看板)、電子黑板等電子機器。
25‧‧‧共用配線(靜電逸出配線部)
26‧‧‧靜電保護電路部
29‧‧‧第1二極體(半導體功能部)
29b‧‧‧另一第1電極部(另一電極部)
29b1‧‧‧外緣部
29d‧‧‧第1半導體部(半導體部)
29d1‧‧‧外緣部
29e‧‧‧第1閘極電極部(閘極電極部)
30‧‧‧第2二極體(第2半導體功能部)
30b‧‧‧另一第2電極部(另一第2電極部)
30b1‧‧‧外緣部
30d‧‧‧第2半導體部(第2之半導體部)
30d1‧‧‧外緣部
30e‧‧‧第2閘極電極部(第2之閘極電極部)
31‧‧‧第1短路配線部(半導體功能部側配線部)
33‧‧‧第2短路配線部(第2半導體功能部側配線部)
44‧‧‧第2短路配線部側連接部
45a‧‧‧第2閘極電極部側開口部(第2之閘極電極部側開口部)
46‧‧‧共用配線側連接部(靜電逸出配線側連接部)
47a‧‧‧第2短路配線側開口部(第2半導體功能部連接配線部側開口部)
51‧‧‧靜電保護部
52a‧‧‧外緣部
52b‧‧‧外緣部
52c‧‧‧外緣部
52d‧‧‧外緣部
53‧‧‧第2靜電誘導部
54‧‧‧方形狀部
54a‧‧‧外緣部
54b‧‧‧外緣部
54c‧‧‧外緣部
54d‧‧‧外緣部
55‧‧‧突出部
55a‧‧‧外緣部
55b‧‧‧外緣部
56‧‧‧突出型靜電誘導部
CP1‧‧‧交叉位置
CP2‧‧‧交叉位置
CPT‧‧‧交叉部位
X‧‧‧方向
Y‧‧‧方向

Claims (14)

  1. 一種半導體裝置，其包括：基板；第1金屬膜，其形成於上述基板上；絕緣膜，其至少形成於上述第1金屬膜上；半導體膜，其形成於上述絕緣膜上；保護膜，其至少形成於上述半導體膜上而保護上述半導體膜；第2金屬膜，其形成於上述保護膜上；半導體功能部，其至少包含2個電極部、保護部、及半導體部，該2個電極部包含上述第2金屬膜，該保護部包含上述保護膜且具有分別貫通形成於與2個上述電極部重疊之位置之2個半導體功能部側開口部，該半導體部包含上述半導體膜，通過2個上述半導體功能部側開口部分別連接於2個上述電極部，並且具有於俯視下相對於上述電極部之外緣部交叉之外緣部；靜電逸出配線部，其包含上述第1金屬膜，於俯視下配置於相對於上述半導體功能部相鄰之位置而沿著上述基板之板面且沿著與2個上述電極部之排列方向交叉之方向延伸，並且可逸出靜電；半導體功能部連接配線部，其包含上述第2金屬膜，連接於2個上述電極部中之一者，並且沿著上述基板之板面且沿著2個上述電極部之排列方向延伸，藉此與上述靜電逸出配線部交叉；及靜電保護部，其至少包含靜電誘導部，該靜電誘導部包含上述第2金屬膜或上述半導體膜，於俯視下至少一部分相對於上述 靜電逸出配線部重疊，且配置於較上述靜電逸出配線部與上述半導體功能部連接配線部之交叉部位相對地更為接近上述半導體功能部，並且用以誘導靜電。
  2. 如請求項1之半導體裝置，其中上述半導體膜包含氧化物半導體。
  3. 如請求項2之半導體裝置，其中上述氧化物半導體包含銦、鎵及鋅。
  4. 如請求項1至3中任一項之半導體裝置，其中上述靜電誘導部包含上述半導體膜。
  5. 如請求項4之半導體裝置，其中上述靜電保護部包含第2靜電誘導部，該第2靜電誘導部包含上述第2金屬膜，且以至少一部分相對於上述靜電誘導部於俯視下重疊之方式配置，並且具有與上述靜電誘導部之外緣部交叉之外緣部。
  6. 如請求項5之半導體裝置，其中上述靜電誘導部於俯視下呈方形狀，與此相對，上述第2靜電誘導部配置為其外緣部相對於上述靜電誘導部之外緣部至少於4個位置上交叉。
  7. 如請求項6之半導體裝置，其中上述第2靜電誘導部至少具有相對於上述靜電誘導部之4邊之各外緣部分別並排之4個外緣部，並且形成為相互並排之外緣部間之距離與上述靜電誘導部之相互並排之外緣部間之距離不同。
  8. 如請求項1至7中任一項之半導體裝置，其包括：第2半導體功能部連接配線部，其包含上述第2金屬膜，且連接於上述半導體功能部所具有之2個上述電極部中之另一者；第2半導體功能部連接配線部側絕緣部，其包含上述絕緣膜及上述保護膜，且具有貫通形成於與上述第2半導體功能部連接配線部於俯視下重疊之位置之第2半導體功能部連接配線部側開口 部；及靜電逸出配線側連接部，其包含上述第1金屬膜，且以與上述靜電逸出配線部連接且於俯視下至少一部分與上述第2半導體功能部連接配線部重疊之方式配置，並且通過上述第2半導體功能部連接配線部側開口部連接於上述第2半導體功能部連接配線部。
  9. 如請求項8之半導體裝置，其包括第2半導體功能部，該第2半導體功能部至少包含：2個第2電極部，其等包含上述第2金屬膜；第2保護部，其包含上述保護膜，且具有分別貫通形成於與2個上述第2電極部重疊之位置之2個第2半導體功能部側開口部；及第2半導體部，其包含上述半導體膜，且通過2個上述第2半導體功能部側開口部分別連接於2個上述第2電極部；且上述半導體功能部連接配線部使2個上述電極部中之一者與2個上述第2電極部中之一者短路，與此相對，上述第2半導體功能部連接配線部使2個上述電極部中之另一者與2個上述第2電極部中之另一者短路。
  10. 如請求項9之半導體裝置，其包括：閘極電極部側絕緣部，其包含上述保護膜及上述絕緣膜，且具有貫通形成於與上述半導體功能部連接配線部重疊之位置之閘極電極部側開口部；閘極電極部，其係上述半導體功能部所具備者，且包含上述第1金屬膜，以於俯視下與2個上述電極部、上述半導體部及上述半導體功能部連接配線部之至少一部分重疊之方式配置，並且通過上述閘極電極部側開口部連接於上述半導體功能部連接配線部；第2閘極電極部側絕緣部，其包含上述保護膜及上述絕緣膜， 且具有貫通形成於與上述半導體功能部連接配線部重疊之位置之第2閘極電極部側開口部；及第2閘極電極部，其係上述第2半導體功能部所具備者，且包含上述第1金屬膜，以於俯視下與2個上述第2電極部、上述第2半導體部及上述第2半導體功能部連接配線部之至少一部分重疊之方式配置，並且通過上述第2閘極電極部側開口部連接於上述第2半導體功能部連接配線部。
  11. 如請求項1至10中任一項之半導體裝置，其包括信號配線部及接觸部，該信號配線部包含上述第1金屬膜，且配置於相對於上述靜電逸出配線部與上述半導體功能部側相反之側，且該接觸部至少包含：信號配線側連接部，其包含上述第1金屬膜，且形成於上述信號配線部之端部；接觸部側絕緣部，其包含上述保護膜及上述絕緣膜，且具有貫通形成於與上述信號配線側連接部重疊之位置之接觸部側開口部；及半導體功能部側連接部，其包含上述第2金屬膜，且形成於上述半導體功能部連接配線部之端部，與上述信號配線側連接部於俯視下重疊，並且通過上述接觸部側開口部連接於上述信號配線側連接部。
  12. 如請求項11之半導體裝置，其中於構成上述接觸部之上述信號配線側連接部與上述靜電逸出配線部之對向部位，分別形成有藉由以相互接近之方式突出而可誘導靜電之突出型靜電誘導部。
  13. 如請求項1至12中任一項之半導體裝置，其包括：閘極電極部側絕緣部，其包含上述保護膜及上述絕緣膜，且具有貫通形成於與上述半導體功能部連接配線部重疊之位置之閘極電極部側開口部；閘極電極部，其係上述半導體功能部所具備者，且包含上述 第1金屬膜，以於俯視下與2個上述電極部、上述半導體部及上述半導體功能部連接配線部之至少一部分重疊之方式配置，並且通過上述閘極電極部側開口部連接於上述半導體功能部連接配線部；及閘極非重疊型靜電誘導部，其與上述半導體部連接，且於俯視下與上述閘極電極部成為非重疊之位置上，具有相對於2個上述電極部中之另一者之外緣部於俯視下交叉之外緣部。
  14. 一種顯示裝置，其包括：如請求項1至13中任一項之半導體裝置；對向基板，其以與上述半導體裝置對向之方式配置；液晶層，其配置於上述半導體裝置與上述對向基板之間；及開關元件，其設置於上述半導體裝置，並且至少連接於上述半導體功能部。
TW102135403A 2012-10-02 2013-09-30 半導體裝置及顯示裝置 TWI599049B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012220489 2012-10-02

Publications (2)

Publication Number Publication Date
TW201417302A TW201417302A (zh) 2014-05-01
TWI599049B true TWI599049B (zh) 2017-09-11

Family

ID=50434810

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102135403A TWI599049B (zh) 2012-10-02 2013-09-30 半導體裝置及顯示裝置

Country Status (9)

Country Link
US (1) US9798203B2 (zh)
EP (1) EP2905768A4 (zh)
JP (1) JP5925901B2 (zh)
KR (1) KR101707755B1 (zh)
CN (1) CN104704546B (zh)
MY (1) MY168067A (zh)
SG (1) SG11201502586QA (zh)
TW (1) TWI599049B (zh)
WO (1) WO2014054482A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI572963B (zh) * 2014-02-12 2017-03-01 友達光電股份有限公司 顯示面板
TWI555150B (zh) * 2014-05-27 2016-10-21 財團法人工業技術研究院 電子元件及其製法
CN104157701B (zh) * 2014-09-02 2017-09-01 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及结构
US9391208B2 (en) 2014-10-17 2016-07-12 Industrial Technology Research Institute Electronic device and method of manufacturing the same
US9599865B2 (en) * 2015-01-21 2017-03-21 Apple Inc. Low-flicker liquid crystal display
CN104880880B (zh) * 2015-06-23 2018-01-26 合肥京东方光电科技有限公司 一种阵列基板、显示面板及其制备方法
CN105140179B (zh) * 2015-08-13 2018-12-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
CN105355630A (zh) 2015-10-10 2016-02-24 深圳市华星光电技术有限公司 阵列基板和包含其的液晶显示器
CN205452280U (zh) * 2016-03-30 2016-08-10 京东方科技集团股份有限公司 静电防护结构、阵列基板及显示装置
KR20180066937A (ko) * 2016-12-09 2018-06-20 삼성디스플레이 주식회사 표시 장치
JP2018110184A (ja) * 2017-01-04 2018-07-12 株式会社ジャパンディスプレイ 半導体装置およびその製造方法
CN106960851B (zh) * 2017-05-24 2020-02-21 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示设备
CN107505788B (zh) * 2017-09-19 2020-03-06 惠科股份有限公司 触控显示装置
JP2019074684A (ja) * 2017-10-18 2019-05-16 シャープ株式会社 表示パネル用基板の製造方法
US11957014B2 (en) 2018-07-30 2024-04-09 Sharp Kabushiki Kaisha Display device with reduced occurrences of electrostatic discharge
CN109166899B (zh) * 2018-09-04 2020-10-02 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置
CN109727972B (zh) 2019-01-02 2020-12-18 京东方科技集团股份有限公司 显示母板及其制备方法、显示基板及显示装置
JP2022160756A (ja) * 2021-04-07 2022-10-20 シャープディスプレイテクノロジー株式会社 配線基板及び表示装置
CN113611689B (zh) * 2021-08-06 2024-03-22 武汉天马微电子有限公司 一种显示面板和显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0166894B1 (ko) * 1995-02-20 1999-03-30 구자홍 액정표시장치
JP3001477B2 (ja) * 1997-09-22 2000-01-24 鹿児島日本電気株式会社 マトリクスアレイ配線基板及びその製造方法
TW440736B (en) * 1997-10-14 2001-06-16 Samsung Electronics Co Ltd Liquid crystal displays and manufacturing methods thereof
JP4516638B2 (ja) * 1997-10-14 2010-08-04 三星電子株式会社 液晶表示装置用基板、液晶表示装置及びその製造方法
JP4718677B2 (ja) * 2000-12-06 2011-07-06 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
KR100977978B1 (ko) * 2006-05-25 2010-08-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
US8330893B2 (en) * 2006-12-22 2012-12-11 Sharp Kabushiki Kaisha Active matrix substrate and display device equipped with the same
CN101285974B (zh) * 2007-04-11 2011-08-31 北京京东方光电科技有限公司 一种tft lcd面板静电放电保护电路及液晶显示器
CN101661198A (zh) * 2008-08-26 2010-03-03 北京京东方光电科技有限公司 液晶显示器阵列基板及其制造方法
JP2010230744A (ja) 2009-03-26 2010-10-14 Videocon Global Ltd 液晶表示装置及びその製造方法

Also Published As

Publication number Publication date
WO2014054482A1 (ja) 2014-04-10
JP5925901B2 (ja) 2016-05-25
CN104704546A (zh) 2015-06-10
US20150241744A1 (en) 2015-08-27
TW201417302A (zh) 2014-05-01
US9798203B2 (en) 2017-10-24
JPWO2014054482A1 (ja) 2016-08-25
KR101707755B1 (ko) 2017-02-16
CN104704546B (zh) 2017-08-08
MY168067A (en) 2018-10-11
SG11201502586QA (en) 2015-05-28
EP2905768A4 (en) 2015-10-14
KR20150046311A (ko) 2015-04-29
EP2905768A1 (en) 2015-08-12

Similar Documents

Publication Publication Date Title
TWI599049B (zh) 半導體裝置及顯示裝置
US9171866B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
US9229289B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
US11740745B2 (en) Display device
JP5940163B2 (ja) 半導体装置及び表示装置
JP6162322B2 (ja) 表示装置
US9971215B2 (en) Display device
KR20150078248A (ko) 표시소자
JP6050379B2 (ja) 表示装置
TWI539608B (zh) Semiconductor device and display device
KR20150026033A (ko) 액정 표시 장치 및 그의 제조 방법
KR20150072509A (ko) 액정표시장치 및 그의 제조방법
WO2018051878A1 (ja) 実装基板及び表示パネル

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees