KR101707755B1 - 반도체 장치 및 표시 장치 - Google Patents

반도체 장치 및 표시 장치 Download PDF

Info

Publication number
KR101707755B1
KR101707755B1 KR1020157007882A KR20157007882A KR101707755B1 KR 101707755 B1 KR101707755 B1 KR 101707755B1 KR 1020157007882 A KR1020157007882 A KR 1020157007882A KR 20157007882 A KR20157007882 A KR 20157007882A KR 101707755 B1 KR101707755 B1 KR 101707755B1
Authority
KR
South Korea
Prior art keywords
semiconductor
wiring
film
electrode
electrostatic attraction
Prior art date
Application number
KR1020157007882A
Other languages
English (en)
Other versions
KR20150046311A (ko
Inventor
유키노부 나카타
마사키 마에다
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20150046311A publication Critical patent/KR20150046311A/ko
Application granted granted Critical
Publication of KR101707755B1 publication Critical patent/KR101707755B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1365—Active matrix addressed cells in which the switching element is a two-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

어레이 기판(11b)은, 평면으로 볼 때 제1 전극부(29a, 29b)의 외측 테두리부(29a1, 29b1)에 대하여 교차하는 외측 테두리부(29d1)를 갖는 제1 반도체부(29d)를 적어도 갖는 제1 다이오드(29)와, 제1 금속막(34)을 포함하는 공통 배선(25)과, 제2 금속막(38)을 포함하고 공통 배선(25)과 교차하는 제1 단락 배선부(31)와, 제2 금속막(38) 또는 보호막(37)을 포함하고 평면으로 볼 때 공통 배선(25)에 대하여 적어도 일부가 중첩되며 또한 공통 배선(25)과 제1 단락 배선부(31)의 교차 부위 CPT보다도 상대적으로 제1 다이오드(29)의 근처에 배치됨과 함께 정전기를 유인하기 위한 정전기 유인부(52)를 적어도 갖는 정전기 보호부(51)가 구비된다.

Description

반도체 장치 및 표시 장치{SEMICONDUCTOR DEVICE, AND DISPLAY DEVICE}
본 발명은 반도체 장치 및 표시 장치에 관한 것이다.
액정 표시 장치에 사용되는 액정 패널에는, 각 화소의 동작을 제어하기 위한 스위칭 소자로서 TFT가 행렬 형상으로 다수 개 설치되어 있다. 종래에는, TFT에 사용되는 반도체막으로서는, 아몰퍼스 실리콘 등의 실리콘 반도체가 사용되는 것이 일반적이었지만, 최근에는 반도체막으로서 보다 전자 이동도가 높은 산화물 반도체를 사용하는 것이 제안되고 있다. 이러한 산화물 반도체를 사용한 TFT를 스위칭 소자로서 사용한 액정 표시 장치의 일례가 하기 특허문헌 1에 기재되어 있다.
일본 특허공개 제2010-230744호 공보
산화물 반도체는, 전자 이동도가 높기 때문에, TFT를 보다 소형화할 수 있어 액정 패널에 있어서의 개구율의 향상을 도모할 수 있는 것에 추가로, TFT가 설치된 어레이 기판 위에 다양한 회로부를 설치하는 것을 가능하게 한다. 그러나, 어레이 기판 위에 회로부를 형성하면, 예를 들어 제조 과정에 있어서 발생한 정전기가 회로부에 인가될 것이 우려되고, 그렇게 되면 회로부에 불량이 발생할 우려가 있었다.
본 발명은 상기와 같은 사정에 기초하여 완성된 것으로서, 정전기에 기인하는 불량의 발생을 억제하는 것을 목적으로 한다.
본 발명의 반도체 장치는, 기판과, 상기 기판 위에 형성되는 제1 금속막과, 적어도 상기 제1 금속막 위에 형성되는 절연막과, 상기 절연막 위에 형성되는 반도체막과, 적어도 상기 반도체막 위에 형성되어 상기 반도체막을 보호하는 보호막과, 상기 보호막 위에 형성되는 제2 금속막과, 상기 제2 금속막을 포함하는 2개의 전극부와, 상기 보호막을 포함하고 2개의 상기 전극부와 중첩되는 위치에 각각 관통하여 형성된 2개의 반도체 기능부측 개구부를 갖는 보호부와, 상기 반도체막을 포함하고 2개의 상기 반도체 기능부측 개구부를 통해 2개의 상기 전극부에 각각 접속됨과 함께 평면으로 볼 때 상기 전극부의 외측 테두리부에 대하여 교차하는 외측 테두리부를 갖는 반도체부를 적어도 갖는 반도체 기능부와, 상기 제1 금속막을 포함하고 평면으로 볼 때 상기 반도체 기능부에 대하여 인접하는 위치에 배치되고 상기 기판의 판면을 따르며 또한 2개의 상기 전극부의 배열 방향과 교차하는 방향을 따라서 연장됨과 함께 정전기를 도피시키는 것이 가능한 정전기 도피 배선부와, 상기 제2 금속막을 포함하고 2개의 상기 전극부 중 한쪽에 이어짐과 함께 상기 기판의 판면을 따르며 또한 2개의 상기 전극부의 배열 방향을 따라서 연장됨으로써 상기 정전기 도피 배선부와 교차하는 반도체 기능부 접속 배선부와, 상기 제2 금속막 또는 상기 반도체막을 포함하고 평면으로 볼 때 상기 정전기 도피 배선부에 대하여 적어도 일부가 중첩되며 또한 상기 정전기 도피 배선부와 상기 반도체 기능부 접속 배선부의 교차 부위보다도 상대적으로 상기 반도체 기능부의 근처에 배치됨과 함께 정전기를 유인하기 위한 정전기 유인부를 적어도 갖는 정전기 보호부가 구비된다.
이와 같이, 반도체 기능부는, 2개의 전극부에 접속된 반도체부가 평면으로 볼 때 전극부의 외측 테두리부에 대하여 교차하는 외측 테두리부를 갖고 있기 때문에, 반도체부의 외측 테두리부와 전극부의 외측 테두리부의 교차 위치에 있어서 하층측에 배치된 절연막의 커버리지가 국소적으로 악화되어 절연성이 저하되어버려서, 상기 교차 위치에 상기 반도체 장치의 제조 과정에서 발생한 정전기가 인가될 우려가 있다. 그 점에서, 제1 금속막을 포함하고 평면으로 볼 때 반도체 기능부에 대하여 인접하는 위치에는, 기판의 판면을 따르며 또한 2개의 전극부의 배열 방향과 교차하는 방향을 따라서 연장되는 정전기 도피 배선부가 배치됨과 함께, 그 정전기 도피 배선부에 대하여 평면으로 볼 때 적어도 일부가 중첩되도록 제2 금속막 또는 반도체막을 포함하는 정전기 유인부가 배치되어 있기 때문에, 정전기 유인부와 정전기 도피 배선부의 사이에 끼워지는 절연막의 커버리지가 국소적으로 악화되어 절연성이 낮아진다. 이에 의해, 상기 반도체 장치의 제조 과정에서 정전기가 발생하여도, 그 정전기를 정전기 유인부로 유인할 수 있고, 따라서 반도체 기능부에 정전기가 직접 인가되기 어렵게 할 수 있다. 게다가, 정전기 보호부가 갖는 정전기 유인부는, 제2 금속막을 포함하고 2개의 전극부 중 한쪽에 이어짐과 함께 기판의 판면을 따르며 또한 2개의 전극부의 배열 방향을 따라서 연장되는 반도체 기능부 접속 배선부와 정전기 도피 배선부의 교차 부위보다도 상대적으로 반도체 기능부의 근처에 배치되어 있으므로, 반도체 기능부를 향하는 정전기를 보다 적절하게 유인할 수 있고, 따라서 반도체 기능부에 정전기가 직접 인가되는 것을 더 억제할 수 있다.
본 발명의 실시 형태로서, 다음의 구성이 바람직하다.
(1) 상기 반도체막은, 산화물 반도체를 포함한다. 이와 같이 하면, 반도체막을 산화물 반도체로 하면, 제조 과정에 있어서 제2 금속막을 성막할 때 에칭되기 쉬워지거나, 또한 성막 후에 있어서도 산화 또는 환원되기 쉬운 경향이 있기는 하기는 하지만, 반도체막과 제2 금속막의 사이에는 보호막이 개재되어 있으며, 반도체막이 보호막에 의해 보호되므로, 제2 금속막을 성막할 때 에칭되기 어려워지고, 또한 성막 후에 있어서 반도체막이 산화 또는 환원되기 어려워진다.
(2) 상기 정전기 유인부는, 상기 반도체막을 포함한다. 이와 같이 하면, 정전기 유인부의 바로 아래에 배치되는 절연막의 커버리지가 보다 악화되게 되므로, 정전기 유인 효과를 더 높일 수 있다. 또한, 정전기 유인부를 반도체막을 포함하게 하면, 가령 정전기 유인부를 제2 금속막에 의해 구성한 경우에 비하면, 예를 들어 하층측의 정전기 도피 배선부의 선 폭을 충분히 확보할 수 없는 경우에도, 정전기 도피 배선부에 대하여 단락이 발생하기 어려워지므로, 수율을 향상시킬 수 있다.
(3) 상기 정전기 보호부는, 상기 제2 금속막을 포함하고 상기 정전기 유인부에 대하여 적어도 일부가 평면으로 볼 때 중첩되도록 배치됨과 함께 상기 정전기 유인부의 외측 테두리부와 교차하는 외측 테두리부를 갖는 제2 정전기 유인부를 갖는다. 이와 같이 하면, 제2 정전기 유인부가 평면으로 볼 때 정전기 유인부의 외측 테두리부에 대하여 교차하는 외측 테두리부를 갖고 있기 때문에, 제2 정전기 유인부의 외측 테두리부와 정전기 유인부의 외측 테두리부의 교차 위치에 있어서 하층측에 배치된 보호막 및 절연막의 커버리지가 국소적으로 악화되어 절연성이 저하되는 점에서, 상기 교차 위치에 정전기를 유인할 수 있다. 이에 의해, 반도체 기능부에 정전기가 직접 인가되는 것을 한층 억제할 수 있다.
(4) 상기 정전기 유인부는, 평면으로 볼 때 사각형을 이루고 있는 데 반하여, 상기 제2 정전기 유인부는, 그 외측 테두리부가 상기 정전기 유인부의 외측 테두리부에 대하여 적어도 4 위치에서 교차하도록 배치되어 있다. 이와 같이 하면, 평면으로 볼 때 사각형을 이루는 정전기 유인부의 외측 테두리부와, 제2 정전기 유인부의 외측 테두리부가 적어도 4 위치에서 교차하게 되기 때문에, 반도체 기능부에 향하는 정전기를 한층 적절하게 유인할 수 있고, 따라서 반도체 기능부에 정전기가 직접 인가될 확률을 더 한층 저하시킬 수 있다.
(5) 상기 제2 정전기 유인부는, 상기 정전기 유인부에 있어서의 4변의 각 외측 테두리부에 대하여 각각 병행하는 4개의 외측 테두리부를 적어도 가짐과 함께, 서로 병행하는 외측 테두리부 간의 거리가, 상기 정전기 유인부에 있어서의 서로 병행하는 외측 테두리부 간의 거리와는 서로 다르게 형성되어 있다. 이와 같이 하면, 제2 정전기 유인부에 있어서의 평면으로 본 형상이 간단해지기 되기 때문에, 제조 시에 수율이 양호해지는 등의 효과를 얻을 수 있다.
(6) 상기 제2 금속막을 포함하고 상기 반도체 기능부가 갖는 2개의 상기 전극부 중 다른 쪽에 이어지는 제2 반도체 기능부 접속 배선부와, 상기 절연막 및 상기 보호막을 포함하고 상기 제2 반도체 기능부 접속 배선부와 평면으로 볼 때 중첩되는 위치에 관통하여 형성되는 제2 반도체 기능부 접속 배선부측 개구부를 갖는 제2 반도체 기능부 접속 배선부측 절연부와, 상기 제1 금속막을 포함하고 상기 정전기 도피 배선부에 이어짐과 함께 평면으로 볼 때 상기 제2 반도체 기능부 접속 배선부와 적어도 일부가 중첩되도록 배치됨과 함께 상기 제2 반도체 기능부 접속 배선부측 개구부를 통해 상기 제2 반도체 기능부 접속 배선부에 접속되는 정전기 도피 배선측 접속부를 구비한다. 이와 같이 하면, 반도체 기능부가 갖는 2개의 전극부 중 한쪽이 반도체 기능부 접속 배선부에, 다른 쪽이 제2 반도체 기능부 접속 배선부에 각각 접속되고, 그 중 제2 반도체 기능부 접속 배선부가 제2 반도체 기능부 접속 배선부측 개구부를 통해 정전기 도피 배선부에 이어지는 정전기 도피 배선측 접속부에 접속되어 있기 때문에, 예를 들어 정전기에 기인하여 반도체 기능부 접속 배선부측이 정전기 도피 배선부측보다도 고전위로 된 경우에는, 반도체 기능부의 반도체부를 통해 정전기 도피 배선부측으로 전류가 흐름으로써, 발생한 전위차를 해소할 수 있다.
(7) 상기 제2 금속막을 포함하는 2개의 제2 전극부와, 상기 보호막을 포함하고 2개의 상기 제2 전극부와 중첩되는 위치에 각각 관통하여 형성된 2개의 제2 반도체 기능부측 개구부를 갖는 제2 보호부와, 상기 반도체막을 포함하고 2개의 상기 제2 반도체 기능부측 개구부를 통해 2개의 상기 제2 전극부에 각각 접속되는 제2 반도체부를 적어도 갖는 제2 반도체 기능부를 구비하고 있으며, 상기 반도체 기능부 접속 배선부가 2개의 상기 전극부 중 한쪽과 2개의 상기 제2 전극부 중 한쪽을 단락시키는 데 반하여, 상기 제2 반도체 기능부 접속 배선부가 2개의 상기 전극부 중 다른 쪽과 2개의 상기 제2 전극부 중 다른 쪽을 단락시키고 있다. 이와 같이 하면, 반도체 기능부 및 제2 반도체 기능부는, 한쪽의 전극부와 한쪽의 제2 전극부가 반도체 기능부 접속 배선부에 의해 단락되는 데 반하여, 다른 쪽의 전극부와 다른 쪽의 제2 전극부가 제2 반도체 기능부 접속 배선부에 의해 단락되어 있다. 따라서, 정전기에 기인하여 정전기 도피 배선부측과 반도체 기능부 접속 배선부측의 사이에 큰 전위차가 발생한 경우에는, 반도체 기능부의 반도체부 또는 제2 반도체 기능부의 제2 반도체부로 전류가 흐름으로써, 전위차를 해소할 수 있다.
(8) 상기 보호막 및 상기 절연막을 포함하고 상기 반도체 기능부 접속 배선부와 중첩되는 위치에 관통하여 형성되는 게이트 전극부측 개구부를 갖는 게이트 전극부측 절연부와, 상기 반도체 기능부에 구비되는 것으로서, 상기 제1 금속막을 포함하고 평면으로 볼 때 2개의 상기 전극부, 상기 반도체부 및 상기 반도체 기능부 접속 배선부의 적어도 일부와 중첩되도록 배치됨과 함께 상기 게이트 전극부측 개구부를 통해 상기 반도체 기능부 접속 배선부에 접속되는 게이트 전극부와, 상기 보호막 및 상기 절연막을 포함하고 상기 반도체 기능부 접속 배선부와 중첩되는 위치에 관통하여 형성되는 제2 게이트 전극부측 개구부를 갖는 제2 게이트 전극부측 절연부와, 상기 제2 반도체 기능부에 구비되는 것으로서, 상기 제1 금속막을 포함하고 평면으로 볼 때 2개의 상기 제2 전극부, 상기 제2 반도체부 및 상기 제2 반도체 기능부 접속 배선부의 적어도 일부와 중첩되도록 배치됨과 함께 상기 제2 게이트 전극부측 개구부를 통해 상기 제2 반도체 기능부 접속 배선부에 접속되는 제2 게이트 전극부를 구비한다. 이와 같이 하면, 게이트 전극부는, 반도체 기능부 접속 배선부에 의해 한쪽의 전극부 및 한쪽의 제2 전극부가 단락되는 데 반하여, 제2 게이트 전극부는, 제2 반도체 기능부 접속 배선부에 의해 다른 쪽의 전극부 및 다른 쪽의 제2 전극부가 단락되어 있다. 따라서, 반도체 기능부 및 제2 반도체 기능부는, 각각 트랜지스터형 다이오드를 구성하고 있다고 할 수 있으며, 그 임계값 전압을, 예를 들어 신호 배선부로 전송되는 신호에 따른 전압값보다도 높기는 하기는 하지만, 정전기가 발생했을 때 인가되는 전압값보다도 낮게 함으로써, 정전기가 발생한 경우에만 그 정전기를 정전기 도피 배선부로 도피시킬 수 있다. 게다가, 제2 게이트 전극부가 정전기 도피 배선측 접속부에 대하여 제2 반도체 기능부 접속 배선부를 개재하여 간접적으로 접속되어 있으므로, 가령 제2 게이트 전극부가 정전기 도피 배선측 접속부에 직접적으로 이어지는 구성으로 한 경우에 비하면, 정전기가 정전기 유인부로 유인되었을 때, 유인된 정전기에 기인하여 반도체 기능부 및 제2 반도체 기능부에 불량이 발생하기 어려워진다.
(9) 상기 제1 금속막을 포함하고 상기 정전기 도피 배선부에 대하여 상기 반도체 기능부측과는 반대측에 배치되는 신호 배선부와, 상기 제1 금속막을 포함하고 상기 신호 배선부의 단부에 형성되는 신호 배선측 접속부와, 상기 보호막 및 상기 절연막을 포함하고 상기 신호 배선측 접속부와 중첩되는 위치에 관통하여 형성되는 콘택트부측 개구부를 갖는 콘택트부측 절연부와, 상기 제2 금속막을 포함하고 상기 반도체 기능부 접속 배선부의 단부에 형성되어 상기 신호 배선측 접속부와 평면으로 볼 때 중첩됨과 함께 상기 콘택트부측 개구부를 통해 상기 신호 배선측 접속부에 접속되는 반도체 기능부측 접속부를 적어도 갖는 콘택트부를 구비한다. 이와 같이 하면, 제1 금속막을 포함하는 신호 배선부는, 콘택트부에 있어서 단부에 형성된 신호 배선측 접속부가 제2 금속막을 포함하고 반도체 기능부가 갖는 전극부 중 어느 한쪽에 이어지는 반도체 기능부 접속 배선부의 단부에 형성된 반도체 기능부측 접속부에 대하여 콘택트부측 절연부를 관통하는 콘택트부측 개구부를 통해 접속되고, 그것에 의해 반도체 기능부측으로부터의 신호가 신호 배선부측에 공급되게 되어 있다.
(10) 상기 콘택트부를 구성하는 상기 신호 배선측 접속부와, 상기 정전기 도피 배선부에 있어서의 대향 부위에는, 서로 접근하도록 돌출됨으로써 정전기를 유인하는 것이 가능한 돌출형 정전기 유인부가 각각 형성되어 있다. 이와 같이 하면, 상기 반도체 장치의 제조 과정에 있어서, 반도체 기능부와 콘택트부 중 어느 한쪽에서 정전기가 발생한 경우에도, 그 정전기를, 다른 쪽측에 이르는 도 중에 존재하는 돌출형 정전기 유인부로 유인할 수 있다. 이에 의해, 반도체 기능부 또는 콘택트부에 정전기에 기인하는 불량을 보다 발생하기 어렵게 할 수 있다.
(11) 상기 보호막 및 상기 절연막을 포함하고 상기 반도체 기능부 접속 배선부와 중첩되는 위치에 관통하여 형성되는 게이트 전극부측 개구부를 갖는 게이트 전극부측 절연부와, 상기 반도체 기능부에 구비되는 것으로서, 상기 제1 금속막을 포함하고 평면으로 볼 때 2개의 상기 전극부, 상기 반도체부 및 상기 반도체 기능부 접속 배선부의 적어도 일부와 중첩되도록 배치됨과 함께 상기 게이트 전극부측 개구부를 통해 상기 반도체 기능부 접속 배선부에 접속되는 게이트 전극부와, 상기 반도체부에 이어지고 평면으로 볼 때 상기 게이트 전극부와는 비중첩이 되는 위치에서, 2개의 상기 전극부 중 다른 쪽에 있어서의 외측 테두리부에 대하여 평면으로 볼 때 교차하는 외측 테두리부를 갖는 게이트 비중첩형 정전기 유인부를 구비한다. 이와 같이 하면, 반도체 기능부가 갖는 2개의 전극부 중 다른 쪽에 있어서의 외측 테두리부와, 반도체막을 포함하는 게이트 비중첩형 정전기 유인부의 외측 테두리부가 평면으로 볼 때 교차하면, 그 교차 위치에 있어서 하층측에 배치된 보호막 및 절연막의 커버리지가 국소적으로 악화되어 절연성이 저하되는 점에서, 상기 교차 위치로 정전기를 유인할 수 있다. 그리고, 다른 쪽의 전극부에 있어서의 외측 테두리부와, 게이트 비중첩형 정전기 유인부의 외측 테두리부의 교차 위치가, 게이트 전극부와는 평면으로 볼 때 비중첩이 되는 위치로 되어 있기 때문에, 상기 교차 위치에 있어서 정전기가 인가되었다고 해도, 다른 쪽의 전극부와 게이트 전극부가 단락되는 것을 피할 수 있다.
다음으로, 상기 과제를 해결하기 위해서, 본 발명의 표시 장치는, 상기한 반도체 장치와, 상기 반도체 장치와 대향하도록 배치된 대향 기판과, 상기 반도체 장치와 상기 대향 기판의 사이에 배치된 액정층과, 상기 반도체 장치에 설치됨과 함께 적어도 상기 반도체 기능부에 접속된 스위칭 소자를 구비한다.
이와 같은 표시 장치에 의하면, 상기한 반도체 장치는 정전기에 기인하는 불량의 발생이 억제된 것이기 때문에, 동작 신뢰성 등이 우수하다.
본 발명에 의하면, 정전기에 기인하는 불량의 발생을 억제할 수 있다.
도 1은, 본 발명의 실시 형태 1에 따른 드라이버를 실장한 액정 패널과 플렉시블 기판과 제어 회로 기판의 접속 구성을 나타내는 개략 평면도.
도 2는, 액정 표시 장치의 긴 변 방향을 따른 단면 구성을 나타내는 개략 단면도.
도 3은, 액정 패널의 단면 구성을 나타내는 개략 단면도.
도 4는, 어레이 기판의 표시부에 있어서의 TFT의 단면 구성을 나타내는 단면도.
도 5는, 액정 패널을 구성하는 어레이 기판의 배선 구성을 개략적으로 나타내는 평면도.
도 6은, 어레이 기판의 정전기 보호 회로부, 공통 배선, 정전기 보호부 및 콘택트부를 나타내는 평면도.
도 7은, 도 6의 vii-vii선 단면도.
도 8은, 도 6의 viii-viii선 단면도.
도 9는, 도 6의 ix-ix선 단면도.
도 10은, 도 6의 x-x선 단면도.
도 11은, 도 6의 xi-xi선 단면도.
도 12는, 도 6의 xⅱ-xⅱ선 단면도.
도 13은, 정전기 보호 회로부가 갖는 정전기 보호 회로의 회로 구성을 개략적으로 나타내는 회로도.
도 14는, 정전기 보호부를 나타내는 확대 평면도.
도 15는, 본 발명의 실시 형태 2에 따른 어레이 기판의 정전기 보호 회로부, 공통 배선, 정전기 보호부 및 콘택트부를 나타내는 평면도.
도 16은, 본 발명의 실시 형태 3에 따른 어레이 기판의 정전기 보호 회로부, 공통 배선, 정전기 보호부 및 콘택트부를 나타내는 평면도.
도 17은, 도 16의 xvii-xvii선 단면도.
도 18은, 제2 금속막을 성막하기 전의 단계에 있어서의 어레이 기판의 정전기 보호 회로부, 공통 배선, 정전기 보호부 및 콘택트부를 나타내는 평면도.
도 19는, 도 18의 xix-xix선 단면도.
도 20은, 본 발명의 실시 형태 4에 따른 어레이 기판의 정전기 보호 회로부, 공통 배선, 정전기 보호부 및 콘택트부를 나타내는 평면도.
도 21은, 도 20의 xxi-xxi선 단면도.
도 22는, 본 발명의 실시 형태 5에 따른 어레이 기판의 정전기 보호 회로부, 공통 배선, 정전기 보호부 및 콘택트부를 나타내는 평면도.
도 23은, 본 발명의 실시 형태 6에 따른 어레이 기판의 정전기 보호 회로부, 공통 배선, 정전기 보호부 및 콘택트부를 나타내는 평면도.
도 24는, 도 23의 xxiv-xxiv선 단면도.
<실시 형태 1>
본 발명의 실시 형태 1을 도 1 내지 도 14에 의해 설명한다. 본 실시 형태에서는, 액정 표시 장치(10)에 대하여 예시한다. 또한, 각 도면의 일부에는 X축, Y축 및 Z축을 나타내고 있으며, 각 축 방향이 각 도면에서 도시한 방향이 되도록 그려져 있다. 또한, 상하 방향에 대해서는, 도 2 등을 기준으로 하며, 또한 상기 도면 상측을 표측이라 함과 함께, 상기 도면 하측을 이측이라 한다.
액정 표시 장치(10)는, 도 1 및 도 2에 도시한 바와 같이, 화상을 표시 가능한 표시부 AA 및 표시부 AA 외의 비표시부 NAA를 갖는 액정 패널(표시 장치)(11)과, 액정 패널(11)을 구동하는 드라이버(패널 구동부)(21)와, 드라이버(21)에 대하여 각종 입력 신호를 외부로부터 공급하는 제어 회로 기판(외부의 신호 공급원)(12)과, 액정 패널(11)과 외부의 제어 회로 기판(12)을 전기적으로 접속하는 플렉시블 기판(외부 접속 부품)(13)과, 액정 패널(11)에 광을 공급하는 외부 광원인 백라이트 장치(조명 장치)(14)를 구비한다. 또한, 액정 표시 장치(10)는, 서로 조립한 액정 패널(11) 및 백라이트 장치(14)를 수용/유지하기 위한 표리 한 쌍의 외장 부재(15, 16)도 구비하고 있으며, 이 중 표측의 외장 부재(15)에는, 액정 패널(11)의 표시부 AA에 표시된 화상을 외부로부터 시인시키기 위한 개구부(15a)가 형성되어 있다. 본 실시 형태에 따른 액정 표시 장치(10)는, 휴대형 정보 단말기(전자북이나 PDA 등을 포함함), 휴대 전화(스마트폰 등을 포함함), 노트북 컴퓨터(태블릿형 노트북 컴퓨터 등을 포함함), 디지털 포토프레임, 휴대형 게임기, 전자 잉크 페이퍼 등의 각종 전자 기기(도시생략)에 사용되는 것이다. 이로 인해, 액정 표시 장치(10)를 구성하는 액정 패널(11)의 화면 사이즈는, 수 인치 내지 수십 인치 정도로 되고, 일반적으로는 소형 또는 중소형으로 분류되는 크기로 되어 있다.
먼저 백라이트 장치(14)에 대하여 간단히 설명한다. 백라이트 장치(14)는, 도 2에 도시한 바와 같이, 표측(액정 패널(11)측)을 향해 개구한 대략 상자형을 이루는 새시(14a)와, 새시(14a) 내에 배치된 도시를 생략한 광원(예를 들어 냉음극관, LED, 유기 EL 등)과, 새시(14a)의 개구부를 덮는 형태로 배치되는 도시를 생략한 광학 부재를 구비한다. 광학 부재는, 광원으로부터 발해지는 광을 면 형상으로 변환하는 등의 기능을 갖는 것이다.
계속해서, 액정 패널(11)에 대하여 설명한다. 액정 패널(11)은, 도 1에 도시한 바와 같이, 전체적으로 세로로 긴 사각형(직사각형)을 이루고 있으며, 그 긴 변 방향에 있어서의 한쪽 단부측(도 1에 도시한 상측)에 치우친 위치에 표시부(액티브 에리어) AA가 배치됨과 함께, 긴 변 방향에 있어서의 다른 쪽의 단부측(도 1에 도시한 하측)에 치우친 위치에 드라이버(21) 및 플렉시블 기판(13)이 각각 부착되어 있다. 이 액정 패널(11)에 있어서 표시부 AA 외의 영역이, 화상이 표시되지 않은 비표시부(논액티브 에리어) NAA로 되고, 이 비표시부 NAA는, 표시부 AA를 둘러싸는 대략 프레임 형상의 영역(후술하는 CF 기판(11a)에 있어서의 프레임 부분)과, 긴 변 방향의 다른 쪽 단부측에 확보된 영역(후술하는 어레이 기판(11b) 중 CF 기판(11a)과는 중첩되지 않고 노출되는 부분)을 포함하고, 이 중 긴 변 방향의 다른 쪽 단부측에 확보된 영역에 드라이버(21) 및 플렉시블 기판(13)의 실장 영역(부착 영역)이 포함되어 있다. 액정 패널(11)에 있어서의 짧은 변 방향이 각 도면의 X축 방향과 일치하고, 긴 변 방향이 각 도면의 Y축 방향과 일치하고 있다. 또한, 도 1에서는, CF 기판(11a)보다도 한 단계 작은 프레임 형상의 일점쇄선이 표시부 AA의 외형을 나타내고 있으며, 상기 실선보다도 외측의 영역이 비표시부 NAA로 되어 있다.
계속해서, 액정 패널(11)에 접속되는 부재에 대하여 설명한다. 제어 회로 기판(12)은, 도 1 및 도 2에 도시한 바와 같이, 백라이트 장치(14)에 있어서의 새시(14a)의 이면(액정 패널(11)측과는 반대측의 외면)에 나사 등에 의해 부착되어 있다. 이 제어 회로 기판(12)은, 종이 페놀 내지는 유리 에폭시 수지제의 기판 위에, 드라이버(21)에 각종 입력 신호를 공급하기 위한 전자 부품이 실장됨과 함께, 도시를 생략한 소정 패턴의 배선(도전로)이 배정 형성되어 있다. 이 제어 회로 기판(12)에는, 플렉시블 기판(13)의 한쪽 단부(일단부측)가 도시를 생략한 ACF(Anisotropic Conductive Film)를 개재하여 전기적으로 또한 기계적으로 접속되어 있다.
플렉시블 기판(13: FPC 기판)은, 도 2에 도시한 바와 같이, 절연성 및 가요성을 갖는 합성 수지 재료(예를 들어 폴리이미드계 수지 등)를 포함하는 기재를 구비하고, 그 기재 위에 다수 개의 배선 패턴(도시생략)을 갖고 있으며, 길이 방향에 대한 한쪽 단부가 전술한 바와 같이 새시(14a)의 이면측에 배치된 제어 회로 기판(12)에 접속되는 데 반하여, 다른 쪽의 단부(타단부측)가 액정 패널(11)에 있어서의 어레이 기판(11b)에 접속되어 있기 때문에, 액정 표시 장치(10) 내에서는 단면 형상이 대략 U형이 되도록 접는 형상으로 굴곡되어 있다. 플렉시블 기판(13)에 있어서의 길이 방향에 대한 양단부에서는, 배선 패턴이 외부에 노출되어 단자부(도시생략)를 구성하고 있으며, 이들 단자부가 각각 제어 회로 기판(12) 및 액정 패널(11)에 대하여 전기적으로 접속되어 있다. 이에 의해, 제어 회로 기판(12)측으로부터 공급되는 입력 신호를 액정 패널(11)측으로 전송하는 것이 가능하게 되어 있다.
드라이버(21)는, 도 1에 도시한 바와 같이, 내부에 구동 회로를 갖는 LSI 칩을 포함하게 되고, 신호 공급원인 제어 회로 기판(12)으로부터 공급되는 신호에 기초하여 작동함으로써, 신호 공급원인 제어 회로 기판(12)으로부터 공급되는 입력 신호를 처리하여 출력 신호를 생성하고, 그 출력 신호를 액정 패널(11)의 표시부 AA를 향해 출력하게 된다. 이 드라이버(21)는, 평면으로 볼 때 가로로 긴 사각형을 이루는(액정 패널(11)의 짧은 변을 따라 길이 형상을 이루는) 동시에, 액정 패널(11)(후술하는 어레이 기판(11b))의 비표시부 NAA에 대하여 직접 실장되고, 즉 COG(Chip On Glass) 실장되어 있다. 또한, 드라이버(21)의 긴 변 방향이 X축 방향(액정 패널(11)의 짧은 변 방향)과 일치하고, 동일한 짧은 변 방향이 Y축 방향(액정 패널(11)의 긴 변 방향)과 일치하고 있다.
재차 액정 패널(11)에 대하여 설명한다. 액정 패널(11)은, 도 3에 도시한 바와 같이, 한 쌍의 기판(11a, 11b)과, 양 기판(11a, 11b) 사이에 개재되고, 전계 인가에 수반하여 광학 특성이 변화하는 물질인 액정 분자를 포함하는 액정층(11c)을 구비하며, 양 기판(11a, 11b)이 액정층(11c)의 두께만큼의 갭을 유지한 상태에서 도시를 생략한 시일제에 의해 접합되어 있다. 본 실시 형태에 따른 액정 패널(11)은, 동작 모드가 IPS(In-Plane Switching) 모드를 더 개량한 FFS(Fringe Field Switching) 모드이며, 한 쌍의 기판(11a, 11b) 중 어레이 기판(11b) 측에 후술하는 화소 전극(18) 및 공통 전극(22)을 모두 형성하며, 또한 이들 화소 전극(18)과 공통 전극(22)을 서로 다른 층에 배치하여 이루어지는 것이다. 한 쌍의 기판(11a, 11b) 중 표측(정면측)이 CF 기판(11a: 대향 기판)으로 되고, 이측(배면측)이 어레이 기판(11b: 반도체 장치)으로 된다. 이들 CF 기판(11a) 및 어레이 기판(11b)은, 거의 투명한(높은 투광성을 갖는) 유리 기판 GS를 구비하고 있으며, 상기 유리 기판 GS 위에 각종 막을 적층 형성하여 이루어지게 된다. 이 중, CF 기판(11a)은, 도 1 및 도 2에 도시한 바와 같이, 짧은 변 치수가 어레이 기판(11b)과 대략 동등하기는 하지만, 긴 변 치수가 어레이 기판(11b)보다도 작게 됨과 함께, 어레이 기판(11b)에 대하여 긴 변 방향에 대한 한쪽(도 1에 도시한 상측)의 단부를 일치시킨 상태로 접합되어 있다. 따라서, 어레이 기판(11b) 중 긴 변 방향에 대한 다른 쪽(도 1에 도시한 하측)의 단부는, 소정 범위에 걸쳐 CF 기판(11a)이 중첩되지 않고, 표리 양 판면이 외부에 노출된 상태로 되어 있으며, 여기에 드라이버(21) 및 플렉시블 기판(13)의 실장 영역이 확보되어 있다. 또한, 양 기판(11a, 11b)의 내면측에는, 액정층(11c)에 포함되는 액정 분자를 배향시키기 위한 배향막(11d, 11e)이 각각 형성되어 있다. 또한, 양 기판(11a, 11b)의 외면측에는, 각각 편광판(11f, 11g)이 부착되어 있다.
우선, 어레이 기판(11b)의 내면측(액정층(11c)측, CF 기판(11a)과의 대향면측)에 기지의 포토리소그래피법에 의해 적층 형성된 각종 막에 대하여 설명한다. 어레이 기판(11b)에는, 도 4에 도시한 바와 같이, 하층(유리 기판 GS)측부터 순서대로 제1 금속막(34: 게이트 금속막), 게이트 절연막(35: 절연막), 반도체막(36), 보호막(37), 제2 금속막(38: 소스 금속막), 제1 층간 절연막(39), 유기 절연막(40), 제1 투명 전극막(23), 제2 층간 절연막(41), 제2 투명 전극막(24)이 적층 형성되어 있다.
제1 금속막(34)은, 티타늄(Ti) 및 구리(Cu)의 적층막에 의해 형성되어 있다. 이 제1 금속막(34)은, 표시부 AA에 있어서는 후술하는 게이트 배선(19)이나 TFT(17)의 게이트 전극(17a) 등을 구성하는 데 반하여, 비표시부 NAA에 있어서는 후술하는 공통 배선(25), 게이트 배선(19)의 단부(게이트 배선측 접속부(48)), 정전기 보호 회로부(26)가 갖는 다이오드(29, 30)의 일부(게이트 전극부(29e, 30e)) 등을 구성하고 있다. 게이트 절연막(35)은, 질화실리콘(SiNx)을 포함하는 하층측 게이트 절연막(35a)과, 산화실리콘(SiO2)을 포함하는 상층측 게이트 절연막(35b)의 적층막에 의해 형성되어 있다. 반도체막(36)은, 산화물 반도체의 일종인 인듐(In), 갈륨(Ga) 및 아연(Zn)을 포함하는 산화물 박막을 포함하게 된다. 반도체막(36)을 이루는 인듐(In), 갈륨(Ga) 및 아연(Zn)을 포함하는 산화물 박막은, 비정질 또는 결정질로 되어 있다. 이 반도체막(36)은, 표시부 AA에 있어서는 후술하는 TFT(17)의 채널부(17d) 등을 구성하는 데 반하여, 비표시부 NAA에 있어서는 후술하는 정전기 보호 회로부(26)가 갖는 다이오드(29, 30)의 일부(반도체부(29d, 30d)) 등을 구성하고 있다. 보호막(37)은, 산화실리콘(SiO2)을 포함하게 되어 있다.
제2 금속막(38)은, 티타늄(Ti) 및 구리(Cu)의 적층막에 의해 형성되어 있다. 이 제2 금속막(38)은, 표시부 AA에 있어서는 후술하는 소스 배선(20)이나 TFT(17)의 소스 전극(17b) 및 드레인 전극(17c)을 구성하는 데 반하여, 비표시부 NAA에 있어서는 후술하는 제1 단락 배선부(31), 제2 단락 배선부(33), 정전기 보호 회로부(26)가 갖는 다이오드(29, 30)의 일부(전극부(29a, 30a, 29b, 30b)) 등을 구성하고 있다. 제1 층간 절연막(39)은 산화실리콘(SiO2)을 포함한다. 유기 절연막(40)은, 유기 재료인 아크릴 수지(예를 들어 폴리메타크릴산메틸 수지(PMMA))나 폴리이미드 수지를 포함한다. 제1 투명 전극막(23) 및 제2 투명 전극막(24)은, ITO(Indium Tin Oxide) 혹은 ZnO(Zinc Oxide) 등의 투명 전극 재료를 포함한다. 제2 층간 절연막(41)은 질화실리콘(SiNx)을 포함한다. 상기한 각 막 중, 제1 투명 전극막(23) 및 제2 투명 전극막(24)은, 어레이 기판(11b)의 표시부 AA에만 형성되고, 비표시부 NAA에는 형성되어 있지 않은 데 반하여, 게이트 절연막(35), 보호막(37), 제1 층간 절연막(39), 유기 절연막(40) 및 제2 층간 절연막(41)과 동일한 절연 재료를 포함하는 막에 대해서는, 어레이 기판(11b)의 거의 전체면에 걸치는 솔리드 형상의 패턴으로서 형성되어 있다. 또한, 제1 금속막(34), 반도체막(36) 및 제2 금속막(38)은, 어레이 기판(11b)의 표시부 AA 및 비표시부 NAA의 양쪽에 소정 패턴을 갖고 형성되어 있다.
계속해서, 어레이 기판(11b)에 있어서의 표시부 AA 내에 존재하는 구성에 대하여 순차적으로 상세히 설명한다. 어레이 기판(11b)의 표시부 AA에는, 도 3에 도시한 바와 같이, 스위칭 소자인 TFT(17: Thin Film Transistor) 및 화소 전극(18)이 다수 개씩 매트릭스 형상으로 배열하여 설치됨과 함께, 이들 TFT(17) 및 화소 전극(18)의 주위에는, 격자 형상을 이루는 게이트 배선(19: 신호 배선부, 행 제어선, 주사선) 및 소스 배선(20: 열 제어선, 데이터선)을 둘러싸도록 하여 배치되어 있다. 다시 말하자면, 격자 형상을 이루는 게이트 배선(19) 및 소스 배선(20)의 교차부에, TFT(17) 및 화소 전극(18)이 행렬 형상으로 병렬 배치되어 있다. 게이트 배선(19)은, 제1 금속막(34)을 포함하는 데 반하여, 소스 배선(20)은, 제2 금속막(38)을 포함하고, 상호 교차 부위 사이에는 게이트 절연막(35) 및 보호막(37)이 개재되는 형태로 배치되어 있다. 게이트 배선(19)과 소스 배선(20)이, 도 4에 도시한 바와 같이, 각각 TFT(17)의 게이트 전극(17a)과 소스 전극(17b)에 접속되고, 화소 전극(18)이 TFT(17)의 드레인 전극(17c)에 접속되어 있다. 이 TFT(17)는, 소스 전극(17b)과 드레인 전극(17c)을 걸쳐 양 전극(17b, 17c) 사이에서의 전자의 이동을 가능하게 하는 반도체막(36)을 포함하는 채널부(17d)를 갖는다. 여기서, 채널부(17d)를 이루는 반도체막(36)은, 인듐(In), 갈륨(Ga) 및 아연(Zn)을 포함하는 산화물 박막이며, 이 인듐(In), 갈륨(Ga) 및 아연(Zn)을 포함하는 산화물 박막은, 전자 이동도가 아몰퍼스 실리콘 박막 등에 비하면, 예를 들어 20배 내지 50배 정도로 높게 되어 있으므로, TFT(17)를 용이하게 소형화하여 화소 전극(18)의 투과 광량을 극대화할 수 있고, 따라서 고정밀화 및 저소비 전력화 등을 도모하는 데 적합하게 된다. 이러한 인듐(In), 갈륨(Ga) 및 아연(Zn)을 포함하는 산화물 박막을 갖는 TFT(17)는, 게이트 전극(17a)이 최하층에 배치되고, 그 상층측에 게이트 절연막(35)을 개재하여 채널부(17d)가 적층되어 이루어지는, 역 스태거형으로 되어 있으며, 일반적인 아몰퍼스 실리콘 박막을 갖는 TFT와 마찬가지의 적층 구조로 된다. 그 한편, 인듐(In), 갈륨(Ga) 및 아연(Zn)을 포함하는 산화물 박막은, 산화물이기 때문에 산화 또는 환원되기 쉽고, 나아가 소스 전극(17b) 및 드레인 전극(17c)을 형성할 때 행해지는 에칭 처리에 의해 에칭되기 쉽다고 하는 성질을 갖고 있다. 따라서, 본 실시 형태에 따른 TFT(17)는, 반도체막(36)(인듐(In), 갈륨(Ga) 및 아연(Zn)을 포함하는 산화물 박막)을 포함하는 채널부(17d)와, 소스 전극(17b) 및 드레인 전극(17c)의 사이에 산화실리콘(SiO2)을 포함하는 보호막(37)을 구비하고 있으며, 그것에 의해 채널부(17d)가 산화 또는 환원되어 전기적 특성이 변화되는 것을 억제할 수 있음과 함께, 소스 전극(17b) 및 드레인 전극(17c)을 형성할 때 에칭되기 어렵게 할 수 있다. 또한, 보호막(37) 중 소스 전극(17b) 및 드레인 전극(17c)과 평면으로 볼 때 중첩되는 위치에는, 개구부가 형성되어 있으며, 이 개구부를 통해 소스 전극(17b) 및 드레인 전극(17c)이 채널부(17d)에 접속되어 있다.
화소 전극(18)은, 제2 투명 전극막(24)을 포함하고, 게이트 배선(19)과 소스 배선(20)으로 둘러싸인 영역에서 전체적으로 평면으로 볼 때 세로로 긴 사각형(직사각형)을 이루는 동시에, 도시를 생략한 슬릿이 복수 개 설치됨으로써 대략 빗살 모양으로 형성되어 있다. 이 화소 전극(18)은, 도 4에 도시한 바와 같이, 제2 층간 절연막(41) 위에 형성되어 있으며, 후술하는 공통 전극(22)과의 사이에 제2 층간 절연막(41)이 개재되어 있다. 화소 전극(18)은, 제1 층간 절연막(39), 유기 절연막(40) 및 제2 층간 절연막(41)에 형성된 콘택트 홀 CH를 통해 TFT(17)의 드레인 전극(17c)에 접속되어 있으므로, TFT(17)를 구동시킴으로써, 화소 전극(18)에 소정 전위를 인가할 수 있다. 공통 전극(22)은, 제1 투명 전극막(23)을 포함하고, 어레이 기판(11b)의 표시부 AA에 있어서의 거의 전체면에 걸치는, 소위 솔리드 형상의 패턴으로 된다. 공통 전극(22)은, 유기 절연막(40) 위에 형성되어 있다. 공통 전극(22)에는, 후술하는 공통 배선(25: 정전기 도피 배선부)으로부터 공통 전위(기준 전위)가 인가되므로, 상기와 같이 TFT(17)에 의해 화소 전극(18)에 인가되는 전위를 제어함으로써, 양 전극(18, 22) 사이에 소정 전위차를 발생시킬 수 있다. 양 전극(18, 22) 사이에 전위차가 발생하면, 액정층(11c)에는, 화소 전극(18)의 슬릿에 의해 어레이 기판(11b)의 판면을 따르는 성분 외에, 어레이 기판(11b)의 판면에 대한 법선 방향의 성분을 포함하는 프린지 전계(기울기 전계)가 인가되므로, 액정층(11c)에 포함되는 액정 분자 중, 슬릿에 존재하는 것 외에, 화소 전극(18) 위에 존재하는 것도 그 배향 상태를 적절히 스위칭할 수 있다. 따라서, 액정 패널(11)의 개구율이 높아져서 충분한 투과 광량이 얻어짐과 함께, 높은 시야각 성능을 얻을 수 있다. 또한, 어레이 기판(11b)에는, 게이트 배선(19)에 병행함과 함께 화소 전극(18)을 가로지르면서, 게이트 절연막(35), 보호막(37), 제1 층간 절연막(39), 유기 절연막(40) 및 제2 층간 절연막(41)을 개재하여 중첩되는 용량 배선(도시생략)을 설치하는 것도 가능하다.
계속해서, CF 기판(11a)에 있어서의 표시부 AA 내에 존재하는 구성에 대하여 상세히 설명한다. CF 기판(11a)에는, 도 3에 도시한 바와 같이, R(적색), G(녹색), B(청색) 등의 각 착색부가, 어레이 기판(11b) 측의 각 화소 전극(18)과 평면으로 볼 때 중첩되도록 다수 개 매트릭스 형상으로 병렬하여 배치된 컬러 필터(11h)가 설치되어 있다. 컬러 필터(11h)를 이루는 각 착색부 간에는, 혼색을 방지하기 위한 대략 격자 형상의 차광층(11i: 블랙 매트릭스)이 형성되어 있다. 차광층(11i)은, 상기한 게이트 배선(19) 및 소스 배선(20)과 평면으로 볼 때 중첩되는 배치로 된다. 컬러 필터(11h) 및 차광층(11i)의 표면에는, 배향막(11d)이 설치되어 있다. 또한, 상기 액정 패널(11)에 있어서는, R(적색), G(녹색), B(청색)의 3색의 착색부 및 그들과 대향하는 3개의 화소 전극(18)의 조에 의해 표시 단위인 하나의 표시 화소가 구성되어 있다. 표시 화소는, R의 착색부를 갖는 적색 화소와, G의 착색부를 갖는 녹색 화소와, B의 착색부를 갖는 청색 화소를 포함한다. 이들 각 색의 화소는, 액정 패널(11)의 판면에 있어서 행 방향(X축 방향)을 따라 반복 배열하여 배치됨으로써, 화소군을 구성하고 있으며, 이 화소군이 열 방향(Y축 방향)을 따라 다수 배열하여 배치되어 있다.
다음으로, 어레이 기판(11b)에 있어서의 비표시부 NAA 내에 존재하는 구성에 대하여 상세히 설명한다. 어레이 기판(11b)의 비표시부 NAA에는, 도 5에 도시한 바와 같이, 표시부 AA를 둘러싸는 형태로 환 형상(프레임 형상, 링 형상)을 이루는 공통 배선(25)이 설치되어 있다. 이 공통 배선(25)은, 공통 전극(22)에 대하여 도시를 생략한 콘택트 부위를 개재하여 접속됨으로써, 드라이버(21)로부터 공급되는 공통 전위를 공통 전극(22)에 인가할 수 있다. 어레이 기판(11b)의 비표시부 NAA 중, 표시부 AA에 있어서의 짧은 변부에 인접하는 위치에는, 열 제어 회로부(27)가 설치되어 있는 데 반하여, 표시부 AA에 있어서의 긴 변부에 인접하는 위치에는, 정전기 보호 회로부(26) 및 행 제어 회로부(28)가 설치되어 있다. 열 제어 회로부(27) 및 행 제어 회로부(28)는, 드라이버(21)로부터의 출력 신호를 TFT(17)에 공급하기 위한 제어를 행하는 것이 가능하게 되어 있다. 정전기 보호 회로부(26)는, 표시부 AA의 TFT(17)를 정전 파괴로부터 보호하는 것이 가능해진다. 정전기 보호 회로부(26), 열 제어 회로부(27) 및 행 제어 회로부(28)는, TFT(17)와 동일한 인듐(In), 갈륨(Ga) 및 아연(Zn)을 포함하는 산화물 박막(반도체막(36))을 베이스로 하여 어레이 기판(11b) 위에 모놀리식으로 형성되어 있으며, 그것에 의해 TFT(17)에의 출력 신호의 공급을 제어하기 위한 제어 회로나 정전기 보호 회로(후술하는 다이오드(29, 30))를 갖고 있다. 이들 공통 배선(25), 정전기 보호 회로부(26), 열 제어 회로부(27) 및 행 제어 회로부(28)는, 어레이 기판(11b)의 제조 공정에 있어서 TFT(17) 등을 패터닝할 때 기지의 포토리소그래피법에 의해 동시에 어레이 기판(11b) 위에 패터닝되어 있다.
이 중, 열 제어 회로부(27)는, 도 5에 도시한 바와 같이, 표시부 AA에 있어서의 도 5에 도시한 하측의 짧은 변부에 인접하는 위치, 다시 말하자면 Y축 방향에 대하여 표시부 AA와 드라이버(21)의 사이가 되는 위치에 배치되어 있으며, X축 방향을 따라서 연장되는 가로로 긴 사각형의 범위에 형성되어 있다. 이 열 제어 회로부(27)는, 표시부 AA에 배치된 소스 배선(20)에 접속됨과 함께, 드라이버(21)로부터의 출력 신호에 포함되는 화상 신호를, 각 소스 배선(20)에 할당하는 스위치 회로(RGB 스위치 회로)를 갖고 있다. 구체적으로는, 소스 배선(20)은, 어레이 기판(11b)의 표시부 AA에 있어서 X축 방향을 따라서 다수 개가 병렬 배치됨과 함께, R(적색), G(녹색), B(청색)의 각 색의 화소를 이루는 각 TFT(17)에 각각 접속되어 있는 데 반하여, 열 제어 회로부(27)는, 스위치 회로에 의해 드라이버(21)로부터의 화상 신호를 R, G, B의 각 소스 배선(20)에 할당하여 공급하고 있다. 또한, 열 제어 회로부(27)는, 레벨 시프터 회로 등의 부속 회로를 구비하는 것도 가능하다.
이에 반하여, 행 제어 회로부(28)는, 도 5에 도시한 바와 같이, 표시부 AA에 있어서의 도 5에 도시한 좌측의 긴 변부와의 사이에서 정전기 보호 회로부(26)를 끼워 넣는 위치에 배치되어 있으며, Y축 방향을 따라서 연장되는 세로 길이의 범위에 형성되어 있다. 행 제어 회로부(28)는, 표시부 AA에 배치된 게이트 배선(19)에 접속됨과 함께, 드라이버(21)로부터의 출력 신호에 포함되는 제어 신호를, 각 게이트 배선(19)에 소정 타이밍에 공급하여 각 게이트 배선(19)을 순차적으로 주사하는 주사 회로를 갖고 있다. 구체적으로는, 게이트 배선(19)은, 어레이 기판(11b)의 표시부 AA에 있어서 Y축 방향을 따라서 다수 개가 병렬 배치되어 있는 데 반하여, 행 제어 회로부(28)는, 주사 회로에 의해 드라이버(21)로부터의 제어 신호(주사 신호)를 표시부 AA에 있어서 도 5에 도시한 상단부 위치의 게이트 배선(19)으로부터 하단부 위치의 게이트 배선(19)에 이르기까지 순차적으로 공급함으로써, 게이트 배선(19)의 주사를 행하고 있다. 또한, 행 제어 회로부(28)에는, 레벨 시프터 회로나 버퍼 회로 등의 부속 회로를 구비하는 것도 가능하다. 또한, 열 제어 회로부(27) 및 행 제어 회로부(28)는, 어레이 기판(11b) 위에 형성된 접속 배선에 의해 드라이버(21)에 접속되어 있다.
정전기 보호 회로부(26)는, 도 5에 도시한 바와 같이, 표시부 AA에 있어서의 도 5에 도시한 좌측의 긴 변부에 대하여 인접하는 위치에 배치되어 있으며, 행 제어 회로부(28)와 마찬가지로 Y축 방향을 따라서 연장되는 세로 길이의 범위에 형성되어 있다. 정전기 보호 회로부(26)는, 게이트 배선(19), 공통 배선(25) 및 행 제어 회로부(28)에 대하여 전기적으로 접속되어 있다. 상세하게는, 정전기 보호 회로부(26)는, 도 6에 도시한 바와 같이, 각 게이트 배선(19)마다, 정전기 보호 회로로서 2개씩의 다이오드(29, 30)를 링 형상으로 배치하여 구비하고 있으며, 이 2개의 다이오드(29, 30)가 각각 갖는 2개의 한쪽의 전극부(29a, 30a)가 각 게이트 배선(19) 및 행 제어 회로부(28)에 대하여 각각 접속됨과 함께, 2개의 다른 쪽의 전극부(29b, 30b)가 공통 배선(25)에 각각 접속됨으로써, 게이트 배선(19)이나 행 제어 회로부(28)에서 발생한 정전기(ESD(Electro-Static Discharge))를 공통 배선(25)으로 도피시켜서 표시부 AA의 TFT(17)가 정전 파괴되는 것을 방지하는 것이 가능해진다. 따라서, 정전기 보호 회로를 이루는 2개의 다이오드(29, 30)의 세트는, 게이트 배선(19)의 배열 방향인 Y축 방향을 따라서, 게이트 배선(19)의 개수만큼 배열하여 배치되어 있다.
더 상세하게는, 정전기 보호 회로부(26)는, 도 6에 도시한 바와 같이, 2개의 다이오드(29, 30)에 있어서의 한쪽의 전극부(29a, 30a)끼리가 제1 단락 배선부(31: 반도체 기능부 접속 배선부)에 의해 단락되어 있으며, 이 제1 단락 배선부(31)의 일단부측(도 6에 도시한 좌측 단부측)이 도 6에서는 도시를 생략한 행 제어 회로부(28)에, 타단부측(도 6에 도시한 우측 단부측)이 게이트 배선(19)에 각각 접속되어 있다. 제1 단락 배선부(32)와 게이트 배선(19)의 접속 부분에는, 콘택트부(32)가 설치되어 있다. 콘택트부(32)는, 정전기 보호 회로부(26)에 대하여 공통 배선(25)을 사이에 두고 도 6에서는 도시를 생략한 표시부 AA측(행 제어 회로부(28)측과는 반대측)의 위치에 배치되어 있다. 정전기 보호 회로부(26)는, 2개의 다이오드(29, 30)에 있어서의 다른 쪽의 전극부(29b, 30b)끼리가 제2 단락 배선부(33: 제2 반도체 기능부 접속 배선부)에 의해 단락되어 있으며, 이 제2 단락 배선부(33)가 공통 배선(25)에 접속되어 있다.
계속해서, 정전기 보호 회로부(26), 각 단락 배선부(31, 33), 콘택트부(32), 공통 배선(25) 등의 상세한 구조에 대하여 순차로 설명한다. 정전기 보호 회로부(26)는, 도 6에 도시한 바와 같이, 링 형상으로 서로 접속되는 2개의 다이오드(29, 30)의 세트를 게이트 배선(19)의 개수만큼 갖고 있다. 2개의 다이오드(29, 30) 중, 한쪽(도 6에 도시한 하측)이 제1 다이오드(29: 반도체 기능부)로 되는 데 반하여, 다른 쪽(도 6에 도시한 상측)이 제2 다이오드(30: 제2 반도체 기능부)로 된다. 이들 제1 다이오드(29)와 제2 다이오드(30)의 배열 방향은, 어레이 기판(11b)을 구성하는 유리 기판 GS의 판면을 따름과 아울러 Y축 방향(게이트 배선(19)의 배열 방향, 공통 배선(25)의 연장 방향)과 일치하고 있다.
제1 다이오드(29)는, 도 7에 도시한 바와 같이, 제2 금속막(38)을 포함하는 2개의 제1 전극부(29a, 29b: 전극부)와, 보호막(37)을 포함하고 제1 전극부(29a, 29b)와 평면으로 볼 때 중첩되는 위치에 2개의 제1 다이오드측 개구부(29c1, 29c2: 반도체 기능부측 개구부)가 관통 형성된 제1 보호부(29c: 보호부)와, 반도체막(36)을 포함하고 제1 다이오드측 개구부(29c1, 29c2)를 통해 2개의 제1 전극부(29a, 29b)에 각각 접속되는 제1 반도체부(29d: 반도체부)를 갖는다. 2개의 제1 전극부(29a, 29b)의 배열 방향 및 제1 반도체부(29d)의 길이 방향은, 어레이 기판(11b)을 구성하는 유리 기판 GS의 판면을 따름과 아울러 X축 방향(2개의 다이오드(29, 30)의 배열 방향과 직교하는 방향)과 일치하고 있다. 나아가, 제1 다이오드(29)는, 제1 금속막(34)을 포함하고 2개의 제1 전극부(29a, 29b) 및 제1 반도체부(29d)와 평면으로 볼 때 중첩되는 제1 게이트 전극부(29e: 게이트 전극부)와, 게이트 절연막(35)을 포함하고 제1 게이트 전극부(29e)와 제1 반도체부(29d)를 절연하는 제1 절연층(29f)을 갖는다. 제1 게이트 전극부(29e)에는, 제2 금속막(38)을 포함하는 제1 단락 배선부(31)와 평면으로 볼 때 중첩되는 제1 단락 배선부측 접속부(42: 반도체 기능부 접속 배선부측 접속부)가 이어져 있으며, 이 제1 단락 배선부측 접속부(42)가 제1 단락 배선부(31)에 대하여 접속되어 있다. 제1 단락 배선부측 접속부(42)는, 제1 게이트 전극부(29e)와 동일한 제1 금속막(34)을 포함하고, 도 9에 도시한 바와 같이, 제1 단락 배선부(31)와의 사이에 개재되는 제1 게이트 전극부측 절연부(43: 게이트 전극부측 절연부)에 관통 형성된 제1 게이트 전극부측 개구부(43a: 게이트 전극부측 개구부)를 통해 제1 단락 배선부(31)에 접속되어 있다. 또한, 제1 게이트 전극부측 절연부(43)는, 게이트 절연막(35) 및 보호막(37)을 포함한다. 제1 다이오드(29)가 갖는 한쪽(도 6에 도시한 좌측)의 제1 전극부(29a)는, 동일한 제2 금속막(38)을 포함하는 제1 단락 배선부(31)에 이어져 있다. 즉, 제1 다이오드(29)는, 한쪽의 제1 전극부(29a)와 제1 게이트 전극부(29e)가 제1 단락 배선부(31)에 의해 단락되어 있으므로, 구조로서는 트랜지스터형이기는 하지만, 전기적으로는 다이오드로서 기능하게 되어 있다.
제1 단락 배선부(31)는, 제2 금속막(38)을 포함하고, 도 6에 도시한 바와 같이, X축 방향에 대하여 행 제어 회로부(28)측으로부터 콘택트부(32)측으로 돌아들어감과 함께 그 도중에 정전기 보호 회로부(26) 및 공통 배선(25)을 가로지르고 있다. 제1 단락 배선부(31)는, 그 일단부측이 행 제어 회로부(28)에, 타단부측이 콘택트부(32)를 개재하여 게이트 배선(19)에 각각 접속되어 있다. 제1 단락 배선부(31) 중, 정전기 보호 회로부(26)가 갖는 2개의 다이오드(29, 30)에 대하여 도 6에 도시한 좌측에 인접하는 부분이, 제1 게이트 전극부(29e)에 이어지는 제1 단락 배선부측 접속부(42)에 대하여 평면으로 볼 때 중첩되어 있어 제1 게이트 전극부측 절연부(43)의 제1 게이트 전극부측 개구부(43a)를 통해 접속됨과 함께, 2개의 다이오드(29, 30)가 갖는 한쪽의 전극부(29a, 30a)가 이어져 있다.
제2 다이오드(30)는, 도 8에 도시한 바와 같이, 제2 금속막(38)을 포함하는 2개의 제2 전극부(30a, 30b: 제2 전극부)와, 보호막(37)을 포함하고 제2 전극부(30a, 30b)와 평면으로 볼 때 중첩되는 위치에 2개의 제2 다이오드측 개구부(30c1, 30c2: 제2 반도체 기능부측 개구부)가 관통 형성된 제2 보호부(30c: 제2 보호부)와, 반도체막(36)을 포함하고 제2 다이오드측 개구부(30c1, 30c2)를 통해 2개의 제2 전극부(30a, 30b)에 각각 접속되는 제2 반도체부(30d: 제2 반도체부)를 갖는다. 2개의 제2 전극부(30a, 30b)의 배열 방향 및 제2 반도체부(30d)의 길이 방향은, Y축 방향, 즉 제1 전극부(29a, 29b)의 배열 방향 및 제1 반도체부(29d)의 길이 방향과 일치하고 있다. 나아가, 제2 다이오드(30)는, 제1 금속막(34)을 포함하고 2개의 제2 전극부(30a, 30b) 및 제2 반도체부(30d)와 평면으로 볼 때 중첩되는 제2 게이트 전극부(30e: 제2 게이트 전극부)와, 게이트 절연막(35)을 포함하고 제2 게이트 전극부(30e)와 제2 반도체부(30d)를 절연하는 제2 절연층(30f)을 갖는다. 제2 게이트 전극부(30e)에는, 제2 금속막(38)을 포함하는 제2 단락 배선부(33)의 일부와 평면으로 볼 때 중첩되는 제2 단락 배선부측 접속부(44: 제2 반도체 기능부 접속 배선부측 접속부)에 이어져 있으며, 이 제2 단락 배선부측 접속부(44)가 제2 단락 배선부(33)에 대하여 접속되어 있다. 제2 단락 배선부측 접속부(44)는, 제2 게이트 전극부(30e)와 동일한 제1 금속막(34)을 포함하고, 도 10에 도시한 바와 같이, 제2 단락 배선부(33)와의 사이에 개재되는 제2 게이트 전극부측 절연부(45: 제2 게이트 전극부측 절연부)에 관통 형성된 제2 게이트 전극부측 개구부(45a: 제2 게이트 전극부측 개구부)를 통해 제2 단락 배선부(33)에 접속되어 있다. 또한, 제2 게이트 전극부측 절연부(45)는, 게이트 절연막(35) 및 보호막(37)을 포함한다. 제2 다이오드(30)가 갖는 다른 쪽(도 6에 도시한 우측)의 제2 전극부(30b)는, 동일한 제2 금속막(38)을 포함하는 제2 단락 배선부(33)에 이어져 있다. 즉, 제2 다이오드(30)는, 다른 쪽의 제2 전극부(30a)와 제2 게이트 전극부(30e)가 제2 단락 배선부(33)에 의해 단락되어 있으므로, 구조로서는 트랜지스터형이기는 하지만, 전기적으로는 다이오드로서 기능하게 되어 있다.
제2 단락 배선부(33)는, 제2 금속막(38)을 포함하고, 도 6에 도시한 바와 같이, X축 방향에 대하여 공통 배선(25)에 대하여 콘택트부(32)측과는 반대측에 인접하는 형태로 배치되어 있으며, 또한 Y축 방향에 대해서는 인접하는 2개의 제1 단락 배선부(31)의 사이에 끼워 넣어지는 형태로 배치되어 있다. 제2 단락 배선부(33)는, 정전기 보호 회로부(26)가 갖는 2개의 다이오드(29, 30)와 공통 배선(25)의 사이에 배치됨과 함께, 제2 게이트 전극부(30e)에 이어지는 제2 단락 배선부측 접속부(44)에 대하여 평면으로 볼 때 중첩되어 있어 제2 게이트 전극부측 절연부(45)의 제2 게이트 전극부측 개구부(45a)를 통해 접속되고, 나아가 2개의 다이오드(29, 30)가 갖는 다른 쪽의 전극부(29b, 30b)가 이어져 있다. 이 제2 단락 배선부측 접속부(44)는, 공통 배선(25)에는 직접 이어지는 경우가 없게 된다. 상세하게는, 공통 배선(25) 중 정전기 보호 회로부(26)측의 측연부로부터는, 공통 배선측 접속부(46: 정전기 도피 배선측 접속부)가 돌출되는 형태로 설치되어 있으며, 이 공통 배선측 접속부(46)가 제2 단락 배선부(33) 중 제2 단락 배선부측 접속부(44)와는 비중첩이 되는 부분에 대하여 평면으로 볼 때 중첩되는 형태로 배치되어 있다. 공통 배선측 접속부(46)와 제2 단락 배선부(33)의 사이에 개재되는 제2 단락 배선측 절연부(47: 제2 반도체 기능부 접속 배선부측 절연부)에는, 제2 단락 배선측 개구부(47a: 제2 반도체 기능부 접속 배선부측 개구부)가 관통하여 형성되어 있으므로, 이 제2 단락 배선측 개구부(47a)를 통해 제2 단락 배선부(33)가 공통 배선측 접속부(46)에 대하여 접속되어 있다.
다시 정전기 보호 회로부(26)가 갖는 2개의 다이오드(29, 30)의 접속 형태에 대하여, 도 13에 도시한 회로도를 이용하여 설명한다. 제1 다이오드(29)의 한쪽의 제1 전극부(29a), 제1 게이트 전극부(29e) 및 제2 다이오드(30)의 한쪽의 제2 전극부(30a)는, 도 13에 도시한 바와 같이, 제1 단락 배선부(31)에 의해 단락됨과 함께 게이트 배선(19)에 접속되어 있다. 한편, 제1 다이오드(29)의 다른 쪽의 제1 전극부(29b), 제2 다이오드(30)의 다른 쪽의 제2 전극부(30b) 및 제2 게이트 전극부(30e)는, 제2 단락 배선부(33)에 의해 단락됨과 함께 공통 배선(25)에 접속되어 있다. 그리고, 모두 트랜지스터형을 이루는 2개의 다이오드(29, 30)는, 그 임계값 전압이, 행 제어 회로부(28)로부터 제1 단락 배선부(31)를 개재하여 게이트 배선(19)으로 전송되는 신호에 따른 전압값보다도 높기는 하기는 하지만, 정전기가 발생했을 때 인가되는 전압값보다는 낮아지도록 설정되어 있다. 이에 의해, 액정 패널(11)을 구동할 때에는, 2개의 다이오드(29, 30)가 작동하지 않아, 행 제어 회로부(28)로부터의 신호가 게이트 배선(19)으로 정상적으로 전송되기는 하지만, 예를 들어 정전기가 게이트 배선(19)에 인가되어 게이트 배선(19)측이 공통 배선(25)측보다도 고전위가 될 때에는, 2개의 다이오드(29, 30)가 작동함으로써 정전기를 공통 배선(25)으로 도피시킬 수 있게 된다. 또한, 공통 배선(25)에 정전기가 인가되어 게이트 배선(19)측이 공통 배선(25)측보다도 저전위가 된 경우에도, 상기와 마찬가지로 2개의 다이오드(29, 30)가 작동함으로써 정전기를 도피시킬 수 있다.
다음으로, 콘택트부(32)에 대하여 설명한다. 콘택트부(32)는, 도 6에 도시한 바와 같이, X축 방향에 대하여 공통 배선(25)과 표시부 AA의 사이에 끼워 넣어지는 위치에 배치되어 있다. 콘택트부(32)는, 도 11에 도시한 바와 같이, 제1 금속막(34)을 포함하고 게이트 배선(19)의 단부에 형성되는 게이트 배선측 접속부(48: 신호 배선측 접속부)와, 게이트 절연막(35) 및 보호막(37)을 포함하고 게이트 배선측 접속부(48)와 평면으로 볼 때 중첩되는 위치에 관통 형성되는 콘택트부측 개구부(49a)를 갖는 콘택트부측 절연부(49)와, 제2 금속막(38)을 포함하고 제1 단락 배선부(31)의 타단부측에 형성됨과 함께 콘택트부측 개구부(49a)를 통해 게이트 배선측 접속부(48)에 접속되는 다이오드측 접속부(50: 반도체 기능부측 접속부)를 갖고 있다. 이 다이오드측 접속부(50)는, 제1 단락 배선부(31)를 개재하여 정전기 보호 회로부(26)가 갖는 2개의 다이오드(29, 30)의 한쪽의 전극부(29a, 30a) 및 제1 게이트 전극부(29e)에 단락되어 있다. 게이트 배선측 접속부(48) 및 다이오드측 접속부(50)는, 모두 게이트 배선(19) 및 제1 단락 배선부(31)로부터 도 6에 도시한 상측을 향해 연장되는 형태로 설치되어 있으며, 정전기 보호 회로부(26)에 대하여 공통 배선(25)을 사이에 두고 X축 방향을 따라서 배열되어 있다. 콘택트부측 개구부(49a)는, 게이트 배선측 접속부(48) 및 다이오드측 접속부(50)와 중첩되는 위치에 3개 설치되어 있으며, 그것에 의해 게이트 배선측 접속부(48) 및 다이오드측 접속부(50)의 접속 부분이 3곳으로 되어 있다.
계속해서, 공통 배선(25)에 대하여 설명한다. 공통 배선(25)은, 제1 금속막(34)을 포함하고, 도 6에 도시한 바와 같이, X축 방향에 대하여 정전기 보호 회로부(26)와 콘택트부(32)의 사이를 구획하는 위치에 배치됨과 함께, 다수 개의 제1 단락 배선부(31)를 가로지르도록 Y축 방향을 따라 연장되어 있다. 이 공통 배선(25)에는, 전술한 제2 단락 배선부(33)의 일부와 평면으로 볼 때 중첩되는 공통 배선측 접속부(46)가 이어져 있다. 다시 말하자면, 공통 배선(25)은, 정전기 보호 회로부(26)와 대향 형상을 이루는 측연부가 정전기 보호 회로부(26)측(콘택트부(32)측과는 반대측)을 향해 부분적으로 돌출되어 있으며, 그 돌출 부분에 의해 공통 배선측 접속부(46)가 구성되어 있다. 또한, 공통 배선(25)은, 상기한 돌출 부분을 Y축 방향에 대하여 도 6에 도시한 상하로 끼워 넣는 형태로 배치된 제1 단락 배선부(31)에 대하여 교차하고 있으며, 거기에 교차 부위 CPT를 형성하고 있다.
그런데, 정전기 보호 회로부(26)가 갖는 2개의 다이오드(29, 30)에는, 어레이 기판(11b)의 제조 과정에 있어서 발생하는 정전기가 직접 인가됨으로써, 정전 파괴가 발생할 우려가 있다. 구체적으로는, 제1 다이오드(29)는, 도 6 및 도 14에 도시한 바와 같이, 2개의 제1 전극부(29a, 29b)에 있어서의 X축 방향을 따라서 연장되는 한 쌍씩의 외측 테두리부(29a1, 29b1)와, 제1 반도체부(29d)에 있어서의 Y축 방향을 따라서 연장되는 한 쌍의 외측 테두리부(29d1)가 2부분에서 평면으로 볼 때 직교(교차)하고 있으며, 서로 교차하는 외측 테두리부(29a1, 29b1, 29d1)가 이루는 내각이 약 270°로 되어 있다. 이와 같이, 반도체막(36)과 제2 금속막(38)이 서로 교차함과 함께 그 내각이 180°이상으로 되면, 그 교차 위치 CP1에 있어서 하층측에 배치된 게이트 절연막(35)의 커버리지가 국소적으로 악화되어 절연성이 저하될 가능성이 있다. 그리고, 절연성이 저하된 교차 위치 CP1에는, 어레이 기판(11b)의 제조 과정에서 발생한 정전기가 선택적으로 직접 인가될 가능성이 높게 되어 있으며, 정전기가 교차 위치 CP1에 인가되면, 제1 금속막(34)을 포함하는 제1 게이트 전극부(29e)와, 제1 전극부(29a, 29b) 및 제1 반도체부(29d)가 단락될 우려가 있었다. 상기한 정전 파괴는, 제2 다이오드(30)를 구성하는 제2 전극부(30a, 30b)에 있어서의 외측 테두리부(30a1, 30b1)와, 제2 반도체부(30d)에 있어서의 외측 테두리부(30d1)의 교차 위치 CP1에도 마찬가지로 발생할 우려가 있다. 또한, 각 다이오드(29, 30)의 각 전극부(29a, 29b, 30a, 30b)가 상기한 교차 위치 CP1을 2부분씩 갖고 있는 점에서, 정전기 보호 회로부(26)는, 상기 교차 위치 CP1을 합계 8곳 갖고 있게 된다.
따라서, 공통 배선(25)에 대하여 적어도 일부가 평면으로 볼 때(유리 기판 GS의 판면에 대한 법선 방향에서 볼 때) 중첩되며, 또한 제1 단락 배선부(31)와 공통 배선(25)의 교차 부위 CPT보다도 상대적으로 정전기 보호 회로부(26)의 근처가 되는 위치에는, 도 6에 도시한 바와 같이, 어레이 기판(11b)의 제조 과정에 있어서 발생한 정전기로부터 정전기 보호 회로부(26)를 보호하기 위한 정전기 보호부(51)가 설치되어 있다. 또한, 공통 배선(25)은, 정전기 보호부(51)와 평면으로 볼 때 중첩되는 부분이 비중첩으로 되는 부분보다도 폭이 넓어지게 된다. 정전기 보호부(51)는, 도 7, 도 8 및 도 12에 도시한 바와 같이, 반도체막(36)을 포함하는 정전기 유인부(52)와, 제2 금속막(38)을 포함하는 제2 정전기 유인부(53)를 갖고 있으며, 이 정전기 유인부(52, 53)에 의해 어레이 기판(11b)의 제조 과정에서 발생하는 정전기를 유인함으로써, 정전기 보호 회로부(26)를 이루는 다이오드(29, 30)에 정전기가 직접 인가할 확률을 저하시킬 수 있다. 이하, 정전기 유인부(52) 및 제2 정전기 유인부(53)의 구성에 대하여 상세히 설명한다.
반도체막(36)을 포함하는 정전기 유인부(52)는, 도 14에 도시한 바와 같이, 공통 배선(25)의 연장 방향인 Y축 방향을 따라서 소정 길이에 걸쳐 연장됨과 함께 평면으로 볼 때 세로로 긴 사각형을 이루고 있으며, 합계 4변의 외측 테두리부(52a 내지 52d)(한 쌍의 긴 변측의 외측 테두리부(52a, 52b) 및 한 쌍의 짧은 변측의 외측 테두리부(52c, 52d))를 갖고 있다. 정전기 유인부(52)는, 그 전역이 공통 배선(25)의 폭 확대 부분과 평면으로 볼 때 중첩되는 형태로 배치되어 있으며, 4변의 외측 테두리부(52a 내지 52d)가 모두 공통 배선(25)의 폭 확대 부분 위에 배치되어 있다. 정전기 유인부(52)의 Y축 방향(길이 방향)에 대한 형성 범위는, 정전기 보호 회로부(26)가 갖는 다이오드(29, 30)의 제1 전극부(29a, 29b)(제1 다이오드측 개구부(29c1, 29c2)) 및 제2 전극부(30a, 30b)(제2 다이오드측 개구부(30c1, 30c2))의 동일 형성 범위와 거의 동일하거나 그보다 약간 넓게 된다. 정전기 유인부(52)의 X축 방향(폭 방향)에 대한 형성 범위는, 공통 배선(25)의 폭 확대 부분보다도 약간 좁은 정도로 되고, 한 쌍의 긴 변측의 외측 테두리부(52a, 52b)가 상기 폭 확대 부분의 양 측연부보다도 내측에 배치되어 있다. 이와 같은 구성의 정전기 유인부(52)가 공통 배선(25)과 평면으로 볼 때 중첩되는 형태로 배치됨으로써, 정전기 유인부(52)와 공통 배선(25)의 사이에 끼워지는 게이트 절연막(35)의 커버리지가 정전기 유인부(52)의 중첩 부위에 대해서만 국소적으로 악화되어 절연성이 저하되게 되어 있으며, 따라서 발생한 정전기를 유인하는 것이 가능해진다. 여기에서 설명하는 「게이트 절연막(35)의 커버리지 악화」란, 예를 들어 게이트 절연막(35)의 단차 부분에 있어서, 막 두께가 얇아지는 등으로 막 두께의 균일성이 손상되거나, 하지(공통 배선(25))에 대한 부착력이 저하되는(박리되기 쉬워지는) 것을 의미한다.
제2 금속막(38)을 포함하는 제2 정전기 유인부(53)는, 도 14에 도시한 바와 같이, 공통 배선(25) 및 정전기 유인부(52)의 양쪽에 대하여 평면으로 볼 때 중첩되는 형태로 배치되어 있다. 제2 정전기 유인부(53)는, 공통 배선(25) 및 정전기 유인부(52)의 연장 방향인 Y축 방향을 따라서 소정 길이에 걸쳐 연장됨과 함께 평면으로 볼 때 세로로 긴 사각형을 이루는 사각 형상부(54)와, 상기 사각 형상부(54)로부터 정전기 보호 회로부(26)측을 향해 돌출되어 제2 단락 배선부(33)에 이어지는 돌출부(55)를 갖고 있으며, 전체로서 평면으로 볼 때 대략 갈고리형을 이루고 있다. 제2 정전기 유인부(53)는, 사각 형상부(54)를 이루는 4변의 외측 테두리부(54a 내지 54d)(한 쌍의 긴 변측의 외측 테두리부(54a, 54b) 및 한 쌍의 짧은 변측의 외측 테두리부(54c, 54d))와, 돌출부(55)를 이루는 2변의 외측 테두리부(55a, 55b)를 갖고 있으며, 이 중 사각 형상부(54)를 이루는 도 14에 도시한 하측의 외측 테두리부(54d)와 돌출부(55)에 있어서의 도 14에 도시한 하측의 외측 테두리부(55b)가 일직선 형상을 이루고 있다. 즉, 돌출부(55)는, 사각 형상부(54)에 있어서의 도 14에 도시한 하측의 단부 근처에 편재되어 있다. 사각 형상부(54)를 이루는 한 쌍의 긴 변측의 외측 테두리부(54a, 54b)는, 정전기 유인부(52)를 이루는 한 쌍의 긴 변측의 외측 테두리부(52a, 52b)에 병행하고 있는 데 반하여, 사각 형상부(54)를 이루는 한 쌍의 짧은 변측의 외측 테두리부(54c, 54d) 및 돌출부(55)를 이루는 한 쌍의 외측 테두리부(55a, 55b)는, 정전기 유인부(52)를 이루는 한 쌍의 짧은 변측의 외측 테두리부(52c, 52d)에 병행하고 있다.
그리고, 제2 정전기 유인부(53)는, 사각 형상부(54)의 X축 방향(폭 방향)에 대한 형성 범위가, 정전기 유인부(52)의 동일 형성 범위보다도 좁기는 하지만, 사각 형상부(54)의 Y축 방향(길이 방향)에 대한 형성 범위가 정전기 유인부(52)의 동일 형성 범위보다도 넓게 되어 있다. 다시 말하자면, 사각 형상부(54)를 이루는 한 쌍의 긴 변측의 외측 테두리부(54a, 54b) 간의 거리는, 정전기 유인부(52)를 이루는 한 쌍의 긴 변측의 외측 테두리부(52a, 52b) 간의 거리보다도 작아지게 되어 있는 데 반하여, 사각 형상부(54)를 이루는 한 쌍의 짧은 변측의 외측 테두리부(54c, 54d) 간의 거리는, 정전기 유인부(52)를 이루는 한 쌍의 짧은 변측의 외측 테두리부(52c, 52d) 간의 거리보다도 커지게 되어 있다. 따라서, 사각 형상부(54)가 갖는 4코너의 코너부와, 정전기 유인부(52)가 갖는 4코너의 코너부가 서로 평면으로 볼 때 어긋난 배치로 되어 있다. 나아가, 제2 정전기 유인부(53)는, 돌출부(55)가 사각 형상부(54)에 대하여 도 14에 도시한 하측의 외측 테두리부(54d, 55b)끼리가 동일 형상으로 일치되는 배치로 되어 있다. 이에 의해, 제2 정전기 유인부(53)의 사각 형상부(54)가 갖는 한 쌍의 긴 변측의 외측 테두리부(54a, 54b)가, 정전기 유인부(52)가 갖는 도 14에 도시한 상측의 짧은 변측의 외측 테두리부(52c)에 대하여 각각 교차함과 함께, 사각 형상부(54)가 갖는 상기 도면 우측의 긴 변측의 외측 테두리부(54b)가, 정전기 유인부(52)가 갖는 상기 도면 우측의 긴 변측의 외측 테두리부(52b)와 교차하고, 나아가, 돌출부(55)가 갖는 상기 도면 상측의 외측 테두리부(55a)가, 정전기 유인부(52)가 갖는 상기 도면 좌측의 긴 변측의 외측 테두리부(52a)와 교차하고 있다. 즉, 정전기 유인부(52)와 제2 정전기 유인부(53)는, 합계 4부분의 교차 위치 CP2를 갖고 있게 된다. 이들 4부분의 교차 위치 CP2에 있어서 서로 교차하는 외측 테두리부(52a, 52c, 52d, 54a, 54b, 55a)가 이루는 내각이 약 270°(180°이상)으로 되어 있으므로, 상기 교차 위치 CP2에 있어서 하층측에 배치된 게이트 절연막(35) 및 보호막(37)의 커버리지가 국소적으로 악화되어 절연성이 저하되어 있다. 따라서, 4부분의 교차 위치 CP2에는, 어레이 기판(11b)의 제조 과정에서 발생한 정전기가 유인되기 쉬워지게 되어 있다. 또한, 4부분의 교차 위치 CP2는, Y축 방향에 대하여 비대칭이 되는 배치로 되어 있다.
한편, 공통 배선(25)에 있어서의 콘택트부(32)와의 대향 부위와, 콘택트부(32)를 구성하는 게이트 배선측 접속부(48)에 있어서의 공통 배선(25)과의 대향 부위에는, 도 6에 도시한 바와 같이, 서로 접근하도록 돌출된 돌출형 정전기 유인부(56)가 각각 쌍을 이루는 형태로 형성되어 있다. 이 돌출형 정전기 유인부(56)에 의해 어레이 기판(11b)의 제조 과정 중 제2 금속막(38)을 성막하기 전의 단계에 있어서 정전기 보호 회로부(26)와 콘택트부(32) 중 어느 한쪽에서 발생한 정전기로부터 다른 쪽측을 보호하는 것이 가능하게 되어 있다. 돌출형 정전기 유인부(56)는, 모두 제1 금속막(34)을 포함하고, 그 돌출 기단부측으로부터 돌출 선단측을 향해 끝이 가는 형상으로 형성되어 있으며, 평면으로 볼 때 대략 삼각형을 이루고 있다. 쌍을 이루는 돌출형 정전기 유인부(56)에 있어서의 돌출 선단부는, 서로 Y축 방향에 대한 위치가 거의 일치함과 함께, X축 방향에 대하여 근소한 거리를 두고서 대향 형상으로 배치되어 있다. 쌍을 이루는 돌출형 정전기 유인부(56)는, X축 방향을 따라서 배열하여 배치되어 있다고 할 수 있다. 한 쌍의 돌출형 정전기 유인부(56) 중, 공통 배선(25)에 이어지는 돌출형 정전기 유인부(56)는, 정전기 유인부(52)에 대하여 인접하는 위치에 배치되어 있다. 돌출형 정전기 유인부(56)는, Y축 방향에 대하여 정전기 유인부(52)에 있어서의 연장 방향의 거의 중앙 위치에 배치되어 있다.
상기와 같은 구성의 정전기 보호부(51)가 갖는 정전기 유인부(52) 및 돌출형 정전기 유인부(56)에 의해 다음의 작용 및 효과를 얻을 수 있다. 즉, 어레이 기판(11b)의 제조는, 기지의 포토리소그래피법에 의해 유리 기판 GS 위에 전술한 각 막을 하층측부터 순서대로 성막함으로써 행해진다. 이 성막을 반복하여 행할 때에는, 각종 제조 장치로 유리 기판 GS를 반송할 필요가 있으며, 그 과정에서는, 유리 기판 GS 및 그때까지 성막된 막의 최외표면에 박리 대전 등에 의해 정전기가 발생하는 경우가 있다. 특히, 제2 금속막(38)의 성막을 마친 단계에서는, 정전기 보호 회로부(26)는, 도 6에 도시한 바와 같이, 2개의 다이오드(29, 30)가 갖는 제2 금속막(38)을 포함하는 각 전극부(29a, 29b, 30a, 30b)의 각 외측 테두리부(29a1, 29b1, 30a1, 30b1)와, 반도체막(36)을 포함하는 각 반도체부(29d, 30d)의 각 외측 테두리부(29d, 30d)가 각각 교차함으로써, 합계 8곳의 각 교차 위치 CP1을 갖고 있기 때문에, 이들 교차 위치 CP1 중 어느 하나에 정전기가 직접 인가될 것이 우려된다.
그 점, 본 실시 형태에서는, 공통 배선(25)에 대하여 적어도 일부가 평면으로 볼 때 중첩되며, 또한 제1 단락 배선부(31)와 공통 배선(25)의 교차 부위 CPT보다도 상대적으로 정전기 보호 회로부(26)의 근처가 되는 위치에는, 도 6 및 도 14에 도시한 바와 같이, 정전기 유인부(52, 53)를 갖는 정전기 보호부(51)가 설치되어 있기 때문에, 어레이 기판(11b)의 제조 과정에 있어서 정전기가 발생한 경우에도, 그 정전기를 정전기 유인부(52, 53)로 유인함으로써, 정전기가 정전기 보호 회로부(26)를 이루는 각 다이오드(29, 30)에 직접 인가될 확률을 저하시킬 수 있다. 상세하게는, 정전기 유인부(52)는, 반도체막(36)을 포함함과 함께, 제1 금속막(34)을 포함하는 공통 배선(25)과 평면으로 볼 때 중첩되는 형태로 배치되어 있으므로, 그 사이에 개재되는 게이트 절연막(35)의 커버리지를 국소적으로 악화시켜 절연성을 저하시킬 수 있다. 이에 의해, 어레이 기판(11b)의 제조 과정에 있어서 발생한 정전기를, 정전기 유인부(52) 및 공통 배선(25) 중 정전기 유인부(52)의 중첩 부위로 적절하게 유인할 수 있다. 게다가, 정전기 보호부(51)는, 정전기 유인부(52)의 외측 테두리부(52a, 52c, 52d)와, 제2 금속막(38)을 포함하는 제2 정전기 유인부(53)의 외측 테두리부(54a, 54b, 55a)가 교차함으로써, 합계 4부분의 교차 위치 CP2를 갖고 있으며, 이들 교차 위치 CP2에서는, 하층측에 배치된 게이트 절연막(35) 및 보호막(37)의 커버리지가 국소적으로 악화되어 절연성이 저하되게 된다. 이에 의해, 어레이 기판(11b)의 제조 과정에 있어서 발생한 정전기를, 4부분의 교차 위치 CP2 중 어느 하나로 적절하게 유인할 수 있다. 이상에 의해, 어레이 기판(11b)의 제조 과정에 있어서 발생한 정전기가, 정전기 보호 회로부(26)의 각 다이오드(29, 30)가 갖는 각 교차 위치 CP1에 직접 인가될 확률이 저하되고, 따라서 정전기 보호 회로부(26)에 정전 파괴에 수반되는 불량이 발생하기 어려워지게 되어 있다. 나아가, 정전기 보호부(51)가 갖는 정전기 유인부(52, 53)는, 제1 단락 배선부(31)와 공통 배선(25)의 교차 부위 CPT보다도 상대적으로 정전기 보호 회로부(26)의 근처가 되는 위치에 배치되어 있기 때문에, 각 다이오드(29, 30)를 향하는 정전기를 보다 적절하게 유인하여 각 다이오드(29, 30)에 정전기가 직접 인가되는 것을 한층 발생하기 어렵게 할 수 있음과 함께, 정전기가 제1 단락 배선부(31)와 공통 배선(25)의 교차 부위 CPT에 직접 인가되기 어렵게 할 수 있다.
이상 설명한 바와 같이 본 실시 형태의 어레이 기판(11b: 반도체 장치)은, 기판(유리 기판) GS와, 유리 기판 GS 위에 형성되는 제1 금속막(34)과, 적어도 제1 금속막(34) 위에 형성되는 게이트 절연막(35: 절연막)과, 게이트 절연막(35) 위에 형성되는 반도체막(36)과, 적어도 반도체막(36) 위에 형성되어 반도체막(36)을 보호하는 보호막(37)과, 보호막(37) 위에 형성되는 제2 금속막(38)과, 제2 금속막(38)을 포함하는 2개의 제1 전극부(29a, 29b: 전극부)와, 보호막(37)을 포함하고 2개의 제1 전극부(29a, 29b)와 중첩되는 위치에 각각 관통하여 형성된 2개의 제1 다이오드측 개구부(29c1, 29c2: 반도체 기능부측 개구부)를 갖는 제1 보호부(29c: 보호부)와, 반도체막(36)을 포함하고 2개의 제1 다이오드측 개구부(29c1, 29c2)를 통해 2개의 제1 전극부(29a, 29b)에 각각 접속됨과 함께 평면으로 볼 때 제1 전극부(29a, 29b)의 외측 테두리부(29a1, 29b1)에 대하여 교차하는 외측 테두리부(29d1)를 갖는 제1 반도체부(29d: 반도체부)를 적어도 갖는 제1 다이오드(29: 반도체 기능부)와, 제1 금속막(34)을 포함하고 평면으로 볼 때 제1 다이오드(29)에 대하여 인접하는 위치에 배치되고 유리 기판 GS의 판면을 따르며 또한 2개의 제1 전극부(29a, 29b)의 배열 방향과 교차하는 방향을 따라서 연장됨과 함께 정전기를 도피시키는 것이 가능한 공통 배선(25: 정전기 도피 배선부)과, 제2 금속막(38)을 포함하고 2개의 제1 전극부(29a, 29b) 중 한쪽으로 이어짐과 함께 유리 기판 GS의 판면을 따르며 또한 2개의 제1 전극부(29a, 29b)의 배열 방향을 따라서 연장됨으로써 공통 배선(25)과 교차하는 제1 단락 배선부(31: 반도체 기능부 접속 배선부)와, 제2 금속막(38) 또는 반도체막(36)을 포함하고 평면으로 볼 때 공통 배선(25)에 대하여 적어도 일부가 중첩되며 또한 공통 배선(25)과 제1 단락 배선부(31)의 교차 부위 CPT보다도 상대적으로 제1 다이오드(29)의 근처에 배치됨과 함께 정전기를 유인하기 위한 정전기 유인부(52)를 적어도 갖는 정전기 보호부(51)가 구비된다.
이와 같이, 제1 다이오드(29)는, 2개의 제1 전극부(29a, 29b)에 접속된 제1 반도체부(29d)가 평면으로 볼 때 제1 전극부(29a, 29b)의 외측 테두리부(29a1, 29b1)에 대하여 교차하는 외측 테두리부(29d1)를 갖고 있기 때문에, 제1 반도체부(29d)의 외측 테두리부(29d1)와 제1 전극부(29a, 29b)의 외측 테두리부(29a1, 29b1)의 교차 위치 CP1에 있어서 하층측에 배치된 게이트 절연막(35)의 커버리지가 국소적으로 악화되어 절연성이 저하되어버려서, 상기 교차 위치 CP1에 상기 어레이 기판(11b)의 제조 과정에서 발생한 정전기가 인가될 우려가 있다. 그 점, 제1 금속막(34)을 포함하고 평면으로 볼 때 제1 다이오드(29)에 대하여 인접하는 위치에는, 유리 기판 GS의 판면을 따르며 또한 2개의 제1 전극부(29a, 29b)의 배열 방향과 교차하는 방향을 따라서 연장되는 공통 배선(25)이 배치됨과 함께, 그 공통 배선(25)에 대하여 평면으로 볼 때 적어도 일부가 중첩되도록 제2 금속막(38) 또는 반도체막(36)을 포함하는 정전기 유인부(52)가 배치되어 있기 때문에, 정전기 유인부(52)와 공통 배선(25)의 사이에 끼워지는 게이트 절연막(35)의 커버리지가 국소적으로 악화되어 절연성이 낮아진다. 이에 의해, 상기 어레이 기판(11b)의 제조 과정에서 정전기가 발생하여도, 그 정전기를 정전기 유인부(52)로 유인할 수 있고, 따라서 제1 다이오드(29)에 정전기가 직접 인가되기 어렵게 할 수 있다. 게다가, 정전기 보호부(51)가 갖는 정전기 유인부(52)는, 제2 금속막(38)을 포함하고 2개의 제1 전극부(29a, 29b) 중 한쪽에 이어짐과 함께 유리 기판 GS의 판면을 따르며 또한 2개의 제1 전극부(29a, 29b)의 배열 방향을 따라서 연장되는 제1 단락 배선부(31)와 공통 배선(25)의 교차 부위 CPT보다도 상대적으로 제1 다이오드(29)의 근처에 배치되어 있으므로, 제1 다이오드(29)를 향하는 정전기를 보다 적절하게 유인할 수 있고, 따라서 제1 다이오드(29)에 정전기가 직접 인가되는 것을 더 억제할 수 있다. 본 실시 형태에 의하면, 정전기에 기인하는 불량의 발생을 억제할 수 있다.
또한, 반도체막(36)은, 산화물 반도체를 포함한다. 이와 같이 하면, 반도체막(36)을 산화물 반도체로 하면, 제조 과정에 있어서 제2 금속막(38)을 성막할 때 에칭되기 쉬워지거나, 또한 성막 후에 있어서도 산화 또는 환원되기 쉬운 경향이 있기는 하기는 하지만, 반도체막(36)과 제2 금속막(38)의 사이에는 보호막(37)이 개재되어 있으며, 반도체막(36)이 보호막(37)에 의해 보호되므로, 제2 금속막(38)을 성막할 때 에칭되기 어려워지고, 또한 성막 후에 있어서 반도체막(36)이 산화 또는 환원되기 어려워진다.
또한, 정전기 유인부(52)는, 반도체막(36)을 포함한다. 이와 같이 하면, 정전기 유인부(52)의 바로 아래에 배치되는 게이트 절연막(35)의 커버리지가 보다 악화되게 되므로, 정전기 유인 효과를 더 높일 수 있다. 또한, 정전기 유인부(52)를 반도체막(36)을 포함하게 하면, 가령 정전기 유인부를 제2 금속막(38)에 의해 구성한 경우에 비하면, 예를 들어 하층측의 공통 배선(25)의 선 폭을 충분히 확보할 수 없는 경우에도, 공통 배선(25)에 대하여 단락이 발생하기 어려워지므로, 수율을 향상시킬 수 있다.
또한, 정전기 보호부(51)는, 제2 금속막(38)을 포함하고 정전기 유인부(52)에 대하여 적어도 일부가 평면으로 볼 때 중첩되도록 배치됨과 함께 정전기 유인부(52)의 외측 테두리부(52a, 52c, 52d)와 교차하는 외측 테두리부(54a, 54b, 55a)를 갖는 제2 정전기 유인부(53)를 갖는다. 이와 같이 하면, 제2 정전기 유인부(53)가 평면으로 볼 때 정전기 유인부(52)의 외측 테두리부(52a, 52c, 52d)에 대하여 교차하는 외측 테두리부(54a, 54b, 55a)를 갖고 있기 때문에, 제2 정전기 유인부(53)의 외측 테두리부(54a, 54b, 55a)와 정전기 유인부(52)의 외측 테두리부(52a, 52c, 52d)의 교차 위치 CP2에 있어서 하층측에 배치된 보호막(37) 및 게이트 절연막(35)의 커버리지가 국소적으로 악화되어 절연성이 저하되는 점에서, 상기 교차 위치 CP2로 정전기를 유인할 수 있다. 이에 의해, 제1 다이오드(29)에 정전기가 직접 인가되는 것을 한층 억제할 수 있다.
또한, 정전기 유인부(52)는, 평면으로 볼 때 사각형을 이루고 있는 데 반하여, 제2 정전기 유인부(53)는, 그 외측 테두리부(54a, 54b, 55a)가 정전기 유인부(52)의 외측 테두리부(52a, 52c, 52d)에 대하여 적어도 4 위치에서 교차하도록 배치되어 있다. 이와 같이 하면, 평면으로 볼 때 사각형을 이루는 정전기 유인부(52)의 외측 테두리부(52a, 52c, 52d)와, 제2 정전기 유인부(53)의 외측 테두리부(54a, 54b, 55a)가 4 위치에서 교차하게 되기 때문에, 제1 다이오드(29)를 향하는 정전기를 한층 적절하게 유인할 수 있고, 따라서 제1 다이오드(29)에 정전기가 직접 인가될 확률을 더 한층 저하시킬 수 있다.
또한, 제2 정전기 유인부(53)는, 정전기 유인부(52)에 있어서의 4변의 각 외측 테두리부(52a 내지 52d)에 대하여 각각 병행하는 4개의 외측 테두리부(54a 내지 54d)를 적어도 가짐과 함께, 서로 병행하는 외측 테두리부[52a, 52b(52c, 52d)] 간의 거리가, 정전기 유인부(52)에 있어서의 서로 병행하는 외측 테두리부[54a, 54b (54c, 54d)] 간의 거리와는 서로 다르게 형성되어 있다. 이와 같이 하면, 제2 정전기 유인부(53)에 있어서의 평면으로 본 형상이 간단해지기 때문에, 제조 시에 수율이 양호해지는 등의 효과를 얻을 수 있다.
또한, 제2 금속막(38)을 포함하고 제1 다이오드(29)가 갖는 2개의 제1 전극부(29a, 29b) 중 다른 쪽에 이어지는 제2 단락 배선부(33: 제2 반도체 기능부 접속 배선부)와, 게이트 절연막(35) 및 보호막(37)을 포함하고 제2 단락 배선부(33)와 평면으로 볼 때 중첩되는 위치에 관통하여 형성되는 제2 단락 배선측 개구부(47a: 제2 반도체 기능부 접속 배선부측 개구부)를 갖는 제2 단락 배선측 절연부(47: 제2 반도체 기능부 접속 배선부측 절연부)와, 제1 금속막(34)을 포함하고 공통 배선(25)에 이어짐과 함께 평면으로 볼 때 제2 단락 배선부(33)와 적어도 일부가 중첩되도록 배치됨과 함께 제2 단락 배선측 개구부(47a)를 통해 제2 단락 배선부(33)에 접속되는 공통 배선측 접속부(46: 정전기 도피 배선측 접속부)를 구비한다. 이와 같이 하면, 제1 다이오드(29)가 갖는 2개의 제1 전극부(29a, 29b) 중 한쪽이 제1 단락 배선부(31)에, 다른 쪽이 제2 단락 배선부(33)에 각각 접속되며, 그 중 제2 단락 배선부(33)가 제2 단락 배선측 개구부(47a)를 통해 공통 배선(25)에 이어지는 공통 배선측 접속부(46)에 접속되어 있기 때문에, 예를 들어 정전기에 기인하여 제1 단락 배선부(31)측이 공통 배선(25)측보다도 고전위로 된 경우에는, 제1 다이오드(29)의 제1 반도체부(29d)를 통해 공통 배선(25)측으로 전류가 흐름으로써 발생한 전위차를 해소할 수 있다.
또한, 제2 금속막(38)을 포함하는 2개의 제2 전극부(30a, 30b: 제2 전극부)와, 보호막(37)을 포함하고 2개의 제2 전극부(30a, 30b)와 중첩되는 위치에 각각 관통하여 형성된 2개의 제2 다이오드측 개구부(30c1, 30c2: 제2 반도체 기능부측 개구부)를 갖는 제2 보호부(30c: 제2 보호부)와, 반도체막(36)을 포함하고 2개의 제2 다이오드측 개구부(30c1, 30c2)를 통해 2개의 제2 전극부(30a, 30b)에 각각 접속되는 제2 반도체부(30d: 제2 반도체부)를 적어도 갖는 제2 다이오드(30: 제2 반도체 기능부)를 구비하고 있고, 제1 단락 배선부(31)가 2개의 제1 전극부(29a, 29b) 중 한쪽과 2개의 제2 전극부(30a, 30b) 중 한쪽을 단락시키는 데 반하여, 제2 단락 배선부(33)가 2개의 제1 전극부(29a, 29b) 중 다른 쪽과 2개의 제2 전극부(30a, 30b) 중 다른 쪽을 단락시키고 있다. 이와 같이 하면, 제1 다이오드(29) 및 제2 다이오드(30)는, 한쪽의 제1 전극부(29a)와 한쪽의 제2 전극부(30a)가 제1 단락 배선부(31)에 의해 단락되는데 반하여, 다른 쪽의 제1 전극부(29b)와 다른 쪽의 제2 전극부(30b)가 제2 단락 배선부(33)에 의해 단락되어 있다. 따라서, 정전기에 기인하여 공통 배선(25)측과 제1 단락 배선부(31)측의 사이에 큰 전위차가 발생한 경우에는, 제1 다이오드(29)의 제1 반도체부(29d) 또는 제2 다이오드(30)의 제2 반도체부(30d)로 전류가 흐름으로써 전위차를 해소할 수 있다.
또한, 보호막(37) 및 게이트 절연막(35)을 포함하고 제1 단락 배선부(31)와 중첩되는 위치에 관통하여 형성되는 제1 게이트 전극부측 개구부(43a: 게이트 전극부측 개구부)를 갖는 제1 게이트 전극부측 절연부(43: 게이트 전극부측 절연부)와, 제1 다이오드(29)에 구비되는 것으로서, 제1 금속막(34)을 포함하고 평면으로 볼 때 2개의 제1 전극부(29a, 29b), 제1 반도체부(29d) 및 제1 단락 배선부(31)의 적어도 일부와 중첩되도록 배치됨과 함께 제1 게이트 전극부측 개구부(43a)를 통해 제1 단락 배선부(31)에 접속되는 제1 게이트 전극부(29e: 게이트 전극부)와, 보호막(37) 및 게이트 절연막(35)을 포함하고 제1 단락 배선부(31)와 중첩되는 위치에 관통하여 형성되는 제2 게이트 전극부측 개구부(45a: 제2 게이트 전극부측 개구부)를 갖는 제2 게이트 전극부측 절연부(45: 제2 게이트 전극부측 절연부)와, 제2 다이오드(30)에 구비되는 것으로서, 제1 금속막(34)을 포함하고 평면으로 볼 때 2개의 제2 전극부(30a, 30b), 제2 반도체부(30d) 및 제2 단락 배선부(33)의 적어도 일부와 중첩되도록 배치됨과 함께 제2 게이트 전극부측 개구부(45a)를 통해 제2 단락 배선부(33)에 접속되는 제2 게이트 전극부(30e: 제2 게이트 전극부)를 구비한다. 이와 같이 하면, 제1 게이트 전극부(29e)는, 제1 단락 배선부(31)에 의해 한쪽의 제1 전극부(29a) 및 한쪽의 제2 전극부(30a)에 단락되는 데 반하여, 제2 게이트 전극부(30e)는, 제2 단락 배선부(33)에 의해 다른 쪽의 제1 전극부(29b) 및 다른 쪽의 제2 전극부(30b)에 단락되어 있다. 따라서, 제1 다이오드(29) 및 제2 다이오드(30)는, 각각 트랜지스터형 다이오드를 구성하고 있다고 할 수 있으며, 그 임계값 전압을, 예를 들어 신호 배선부로 전송되는 신호에 따른 전압값보다도 높기는 하기는 하지만, 정전기가 발생했을 때 인가되는 전압값보다도 낮게 함으로써 정전기가 발생한 경우에만 그 정전기를 공통 배선(25)으로 도피시킬 수 있다. 게다가, 제2 게이트 전극부(30e)가 공통 배선측 접속부(46)에 대하여 제2 단락 배선부(33)를 개재하여 간접적으로 접속되어 있으므로, 가령 제2 게이트 전극부가 공통 배선측 접속부(46)에 직접적으로 이어지는 구성으로 한 경우에 비하면, 정전기가 정전기 유인부(52)로 유인되었을 때, 유인된 정전기에 기인하여 제1 다이오드(29) 및 제2 다이오드(30)에 불량이 발생하기 어려워진다.
또한, 제1 금속막(34)을 포함하고 공통 배선(25)에 대하여 제1 다이오드(29)측과는 반대측에 배치되는 게이트 배선(19: 신호 배선부)와, 제1 금속막(34)을 포함하고 게이트 배선(19)의 단부에 형성되는 게이트 배선측 접속부(48: 신호 배선측 접속부)와, 보호막(37) 및 게이트 절연막(35)을 포함하고 게이트 배선측 접속부(48)와 중첩되는 위치에 관통하여 형성되는 콘택트부측 개구부(49a)를 갖는 콘택트부측 절연부(49)와, 제2 금속막(38)을 포함하고 제1 단락 배선부(31)의 단부에 형성되어 게이트 배선측 접속부(48)와 평면으로 볼 때 중첩함과 함께 콘택트부측 개구부(49a)를 통해 게이트 배선측 접속부(48)에 접속되는 다이오드측 접속부(50: 반도체 기능부측 접속부)를 적어도 갖는 콘택트부(32)를 구비한다. 이와 같이 하면, 제1 금속막(34)을 포함하는 게이트 배선(19)은, 콘택트부(32)에 있어서 단부에 형성된 게이트 배선측 접속부(48)가 제2 금속막(38)을 포함하고 제1 다이오드(29)가 갖는 제1 전극부(29a, 29b) 중 어느 한쪽에 이어지는 제1 단락 배선부(31)의 단부에 형성된 다이오드측 접속부(50)에 대하여 콘택트부측 절연부(49)를 관통하는 콘택트부측 개구부(49a)를 통해 접속되고, 그것에 의해 제1 다이오드(29)측으로부터의 신호가 게이트 배선(19)측에 공급되게 되어 있다.
또한, 콘택트부(32)를 구성하는 게이트 배선측 접속부(48)와, 공통 배선(25)에 있어서의 대향 부위에는, 서로 접근하도록 돌출됨으로써 정전기를 유인하는 것이 가능한 돌출형 정전기 유인부(56)가 각각 형성되어 있다. 이와 같이 하면, 상기 어레이 기판(11b)의 제조 과정에 있어서, 제1 다이오드(29)와 콘택트부(32) 중 어느 한쪽에서 정전기가 발생한 경우에도, 그 정전기를, 다른 쪽측에 이르는 도중에 존재하는 돌출형 정전기 유인부(56)로 유인할 수 있다. 이에 의해, 제1 다이오드(29) 또는 콘택트부(32)에 정전기에 기인하는 불량을 보다 발생하기 어렵게 할 수 있다.
나아가서는, 본 실시 형태에 따른 액정 패널(11: 표시 장치)은, 상기한 어레이 기판(11b)과, 어레이 기판(11b)과 대향하도록 배치된 CF 기판(11a: 대향 기판)과, 어레이 기판(11b)과 대향 기판(11a)의 사이에 배치된 액정층(11c)과, 어레이 기판(11b)에 설치됨과 함께 적어도 제1 다이오드(29)에 접속된 TFT(17: 스위칭 소자)를 구비한다. 이러한 액정 패널(11)에 의하면, 상기한 어레이 기판(11b)이 정전기에 기인하는 불량의 발생을 억제할 수 있기 때문에, 동작 신뢰성 등이 우수하다.
<실시 형태 2>
본 발명의 실시 형태 2를 도 15에 의해 설명한다. 이 실시 형태 2에서는, 다이오드(129, 130)가 게이트 비중첩형 정전기 유인부(57, 58)를 구비하는 구성으로 한 것을 나타낸다. 또한, 상기한 실시 형태 1과 마찬가지의 구조, 작용 및 효과에 대하여 중복되는 설명은 생략한다.
본 실시 형태에 따른 다이오드(129, 130)는, 도 15에 도시한 바와 같이, 각 반도체부(129d, 130d)에 이어지고 평면으로 볼 때 각 게이트 전극부(129e, 130e)와는 비중첩이 되는 위치에서 각 전극부(129b, 130a)의 외측 테두리부(129b1, 130a1)에 대하여 평면으로 볼 때 교차하는 외측 테두리부(57b, 58b)를 갖는 게이트 비중첩형 정전기 유인부(57, 58)를 구비하고 있다. 상세하게는, 제1 다이오드(129)가 갖는 제1 게이트 비중첩형 정전기 유인부(57)는, 제1 반도체부(129d) 중 다른 쪽의 제1 전극부(129b)와 평면으로 볼 때 중첩되는 단부, 즉 제1 게이트 전극부(129e)에 있어서의 제1 단락 배선부측 접속부(142)측과는 반대측(도 15에 도시한 우측)의 단부로부터 X축 방향(제1 반도체부(129d)의 길이 방향)을 따라 연장됨으로써, 제1 게이트 전극부(129e)와는 비중첩이 되는 위치에까지 이르고 있다. 제1 게이트 비중첩형 정전기 유인부(57)는, 제1 반도체부(129d)에 있어서의 폭 방향(Y축 방향)의 양단부에 이어지는 형태로 한 쌍 설치되어 있으며, 평면으로 볼 때 두 갈래 형상을 이루고 있다. 한 쌍의 제1 게이트 비중첩형 정전기 유인부(57)는, 그 길이 방향(X축 방향)을 따른 한 쌍의 외측 테두리부(57a)가 제1 반도체부(129d)의 단부에 있어서의 양 외측 테두리부와 일직선 형상을 이루는 데 반하여, 폭 방향(Y축 방향)을 따른 외측 테두리부(57b)가 다른 쪽의 제1 전극부(129b)에 있어서의 X축 방향을 따른 외측 테두리부(129b1)와 직교(교차)하고 있으며, 그 교차 위치 CP3이 평면으로 볼 때 제1 게이트 배선부(129e)와는 겹치지 않고, 비중첩이 되는 배치로 되어 있다.
한편, 제2 다이오드(130)가 갖는 제2 게이트 비중첩형 정전기 유인부(58)는, 제2 반도체부(130d) 중 한쪽의 제2 전극부(130a)와 평면으로 볼 때 중첩되는 단부, 즉 제2 게이트 전극부(130e)에 있어서의 제2 단락 배선부측 접속부(144)측과는 반대측(도 15에 도시한 좌측)의 단부로부터 X축 방향(제2 반도체부(130d)의 길이 방향)을 따라 연장됨으로써, 제2 게이트 전극부(130e)와는 비중첩이 되는 위치에까지 이르고 있다. 제2 게이트 비중첩형 정전기 유인부(58)는, 제2 반도체부(130d)에 있어서의 폭 방향(Y축 방향)의 양단부에 이어지는 형태로 한 쌍 설치되어 있으며, 평면으로 볼 때 두갈래 형상을 이루고 있다. 한 쌍의 제2 게이트 비중첩형 정전기 유인부(58)는, 그 길이 방향(X축 방향)을 따른 한 쌍의 외측 테두리부(58a)가 제2 반도체부(130d)의 단부에 있어서의 양 외측 테두리부와 일직선 형상을 이루는 데 반하여, 폭 방향(Y축 방향)을 따른 외측 테두리부(58b)가 한쪽의 제2 전극부(130a)에 있어서의 X축 방향을 따른 외측 테두리부(130a1)와 직교(교차)하고 있으며, 그 교차 위치 CP3이 평면으로 볼 때 제2 게이트 배선부(130e)와는 겹치지 않고, 비중첩이 되는 배치로 되어 있다.
상기한 바와 같이 반도체막(36)을 포함하는 각 게이트 비중첩형 정전기 유인부(57, 58)의 외측 테두리부(57b, 58b)가, 각 게이트 전극부(129e, 130e)와는 평면으로 볼 때 비중첩이 되는 위치에 있어서, 각 전극부(129b, 130a)의 외측 테두리부(129b1, 130a1)에 대하여 평면으로 볼 때 교차하는 배치 구성으로 되어 있으므로, 그 교차 위치 CP3에 있어서 하층측에 배치된 보호막(37) 및 게이트 절연막(35) (모두 도시를 생략함)의 커버리지가 국소적으로 악화되어 절연성이 저하된다. 이에 의해, 어레이 기판의 제조 과정에서 발생한 정전기를 상기한 교차 위치 CP3에도 유인할 수 있다. 이들 교차 위치 CP3에 정전기가 인가되었다고 해도, 교차 위치 CP3이 각 게이트 전극부(129e, 130e)와는 평면으로 볼 때 비중첩이 되는 배치로 되어 있으므로, 각 전극부(129b, 130a)가 각 게이트 전극부(129e, 130e)와 단락되는 사태가 방지되어 있다.
이상 설명한 바와 같이 본 실시 형태에 의하면, 보호막(37) 및 게이트 절연막(35)을 포함하고 제1 단락 배선부(131)와 중첩되는 위치에 관통하여 형성되는 제1 게이트 전극부측 개구부(143a)를 갖는 제1 게이트 전극부측 절연부(도시생략)와, 제1 다이오드(129)에 구비되는 것으로서, 제1 금속막(34)을 포함하고 평면으로 볼 때 2개의 제1 전극부(129a, 129b), 제1 반도체부(129d) 및 제1 단락 배선부(131)의 적어도 일부와 중첩되도록 배치됨과 함께 제1 게이트 전극부측 개구부(143a)를 통해 제1 단락 배선부(131)에 접속되는 제1 게이트 전극부(129e)와, 제1 반도체부(129d)에 이어지고 평면으로 볼 때 제1 게이트 전극부(129e)와는 비중첩이 되는 위치에서, 2개의 제1 전극부(129a, 129b) 중 다른 쪽에 있어서의 외측 테두리부(129b1)에 대하여 평면으로 볼 때 교차하는 외측 테두리부(57b)를 갖는 제1 게이트 비중첩형 정전기 유인부(57: 게이트 비중첩형 정전기 유인부)를 구비한다. 이와 같이 하면, 제1 다이오드(129)가 갖는 2개의 제1 전극부(129a, 129b) 중 다른 쪽에 있어서의 외측 테두리부(129b1)와, 반도체막(36)을 포함하는 제1 게이트 비중첩형 정전기 유인부(57)의 외측 테두리부(57b)가 평면으로 볼 때 교차하면, 그 교차 위치 CP3에 있어서 하층측에 배치된 보호막(37) 및 게이트 절연막(35)의 커버리지가 국소적으로 악화되어 절연성이 저하되는 점에서, 상기 교차 위치 CP3으로 정전기를 유인할 수 있다. 그리고, 다른 쪽의 전극부(129b)에 있어서의 외측 테두리부(129b1)와, 제1 게이트 비중첩형 정전기 유인부(57)의 외측 테두리부(57b)의 교차 위치 CP3이, 제1 게이트 전극부(129e)와는 평면으로 볼 때 비중첩이 되는 위치로 되어 있기 때문에, 상기 교차 위치 CP3에 있어서 정전기가 인가되었다고 해도, 다른 쪽의 전극부(129b)와 제1 게이트 전극부(129e)가 단락되는 것을 방지할 수 있다.
<실시 형태 3>
본 발명의 실시 형태 3을 도 16 내지 도 19에 의해 설명한다. 이 실시 형태 3에서는, 제2 금속막(38)을 성막하기 전의 단계에 있어서 발생한 정전기를 정전기 유인부(252)에 의해 유인할 수 있도록 한 것을 나타낸다. 또한, 상기한 실시 형태 1과 마찬가지의 구조, 작용 및 효과에 대하여 중복되는 설명은 생략한다.
본 실시 형태에 따른 정전기 유인부(252)와 제2 정전기 유인부(253)의 사이에 개재되는 형태로 배치되는 보호막(37)은, 도 16 및 도 17에 도시한 바와 같이, 정전기 유인 개구부(59a)가 관통하여 형성된 유인부 보호부(59)로 되어 있다. 제2 정전기 유인부(253)는, 정전기 유인 개구부(59a)를 통과함으로써 정전기 유인부(252)에 대하여 접속되어 있다. 이에 의해, 정전기 유인부(252)가 정전기 유인 개구부(59a)를 통해 제1 층간 절연막(39)측으로 노출되는 것을 피할 수 있다.
유인부 보호부(59)는, 도 16 및 도 17에 도시한 바와 같이, 정전기 유인 개구부(59a)의 형성 부위를 제외하고 정전기 유인부(252)의 대부분을 덮는 형태로 배치된다. 정전기 유인 개구부(59a)는, 정전기 유인부(252)의 연장 방향(Y축 방향)을 따라 4개가 간헐적으로 배열하여 배치되어 있다. 정전기 유인 개구부(59a)의 배열 간격은, 거의 등간격으로 된다. 4개의 정전기 유인 개구부(59a) 중, Y축 방향에 대한 양단부에 위치하는 2개의 정전기 유인 개구부(59a)는, 정전기 보호 회로부(226)가 갖는 다이오드(229, 230)의 제1 전극부(229a, 229b)(제1 다이오드측 개구부(229c1, 229c2)) 및 제2 전극부(230a, 230b)(제2 다이오드측 개구부(230c1, 230c2))보다도 Y축 방향에 대하여 외부 근처(제1 단락 배선부(231)에 있어서의 X축 방향을 따라서 연장되는 부분 근처)에 배치되어 있다. 도 16에 도시한 평면도에 있어서, 상기한 4개의 정전기 유인 개구부(59a)를 연결한 선분은, 정전기 보호 회로부(226)가 갖는 각 다이오드측 개구부(229c1, 229c2, 230c1, 230c2)와, 콘택트부(232)가 갖는 3개의 각 콘택트부측 개구부(249a)를 연결한 선분 중 어느 것에 대해서도 교차하는 관계로 된다.
상기와 같이 정전기 유인부(252)와 제2 정전기 유인부(253)의 사이에 개재되는 형태로 배치되는 보호막(37)에 정전기 유인 개구부(59a)를 관통 형성함으로써 다음의 작용 및 효과를 얻을 수 있다. 즉, 어레이 기판(211b)의 제조는, 기지의 포토리소그래피법에 의해 유리 기판 GS 위에 전술한 각 막을 하층측부터 순서대로 성막함으로써 행해진다. 유리 기판 GS 위에 제1 금속막(34), 게이트 절연막(35), 반도체막(36) 및 보호막(37)을 성막한 상태에서는, 도 18 및 도 19에 도시한 바와 같이, 비표시부 NAA에 있어서는, 정전기 보호 회로부(226)의 각 반도체부(229d, 230d)가 각 보호부(229c, 230c)의 각 다이오드측 개구부(229c1, 229c2, 230c1, 230c2)를 통해 외부로 노출됨과 함께, 콘택트부(232)의 게이트 배선측 접속부(248)가 콘택트부측 절연부(도시생략)의 3개의 콘택트부측 개구부(249a)를 통해 외부로 노출되어 있다(도 11을 참조). 이 상태로부터 제2 금속막(38)을 성막할 때까지의 동안에 각 제조 장치로 유리 기판 GS를 반송할 때에는, 유리 기판 GS 및 그때까지 성막된 막의 최외표면에 박리 대전 등에 의해 정전기가 발생하는 경우가 있다. 이때, 유리 기판 GS의 표면은, 대부분이 절연 재료를 포함하는 보호막(37)에 의해 덮여 있기는 하지만, 비표시부 NAA에 있어서는 상기한 각 개구부(229c1, 229c2, 230c1, 230c2, 249a)를 통해 도전 재료를 포함하는 각 반도체부(229d, 230d) 및 게이트 배선측 접속부(248)가 노출되어 있기 때문에, 각 반도체부(229d, 230d)와 게이트 배선측 접속부(248) 중 어느 한쪽으로부터 다른 쪽측으로 정전기가 인가될 것이 우려된다.
그 점, 본 실시 형태에서는, 도 18에 도시한 바와 같이, 정전기 보호 회로부(226)와 콘택트부(232)의 사이에 정전기 보호부(251)가 설치되어 있으며, 도 19에 도시한 바와 같이, 정전기 보호부(251)의 정전기 유인부(252)가 정전기 유인 개구부(253a)를 통해 외부로 노출되어 있기 때문에, 각 반도체부(229d, 230d)와 게이트 배선측 접속부(248) 중 어느 한쪽으로부터 다른 쪽측을 향하는 정전기를 그 도중에 정전기 유인 개구부(253a)를 통해 정전기 유인부(252)로 유인할 수 있다. 이에 의해, 각 다이오드(229, 230)가 정전 파괴되어 각 반도체부(229d, 230d)가 각 게이트 전극부(229e, 230e)에 단락되는 사태나, 콘택트부(232)가 정전 파괴되어 게이트 배선측 접속부(248)와 다이오드측 접속부(250)가 접속 불가능하게 되는 사태가 발생하는 것을 억제할 수 있다. 특히, 정전기 유인부(252)는, 각 다이오드(229, 230)가 갖는 각 반도체부(229d, 230d)와 동일한 반도체막(36)을 포함하게 되어 있기 때문에, 콘택트부(232)의 게이트 배선측 접속부(248) 측에서 정전기가 발생한 경우에 그 정전기를 정전기 유인부(252)로 더 효과적으로 유인할 수 있고, 따라서 정전기가 각 반도체부(229d, 230d)에 인가되는 것을 보다 적절하게 방지할 수 있다. 정전기 유인부(252)로 정전기가 유인되면, 거기에서 정전 파괴가 발생하여 정전기 유인부(252)와 공통 배선(225)이 단락되는 경우가 있고, 그 경우에는 정전기를 공통 배선(225)으로 도피시킬 수 있다.
<실시 형태 4>
본 발명의 실시 형태 4를 도 20 또는 도 21에 의해 설명한다. 이 실시 형태 4에서는, 상기한 실시 형태 1 내지 제2 정전기 유인부(53)를 제거하고, 정전기 유인부(352)의 형상을 변경한 것을 나타낸다. 또한, 상기한 실시 형태 1과 마찬가지의 구조, 작용 및 효과에 대하여 중복되는 설명은 생략한다.
본 실시 형태에 따른 정전기 보호부(351)는, 도 20에 도시한 바와 같이, 정전기 유인부(352)를 갖고 있기는 하지만, 상기한 실시 형태 1에 기재한 제2 정전기 유인부(53)에 대해서는 갖지 않는 구성으로 된다. 정전기 유인부(352)는, 평면으로 볼 때 세로로 긴 사각형을 이루는 사각 형상부(60)와, 사각 형상부(60)에 있어서의 한 쌍의 짧은 변측의 외측 테두리부(60a, 60b)로부터 Y축 방향을 따라서 돌출된 한 쌍의 돌출부(61)로 구성되어 있다. 사각 형상부(60)가 갖는 짧은 변측의 외측 테두리부(60a, 60b)는, X축 방향에 병행하는 데 반하여, 각 돌출부(61)가 갖는 외측 테두리부 중 상기 쪽 형상부(60)의 외측 테두리부(60a, 60b)에 이어지는 외측 테두리부(61a, 61b)는, Y축 방향에 병행하고 있으며, 상기 사각 형상부(60)의 외측 테두리부(60a, 60b)에 대하여 직교(교차)하고 있다. 사각 형상부(60)가 갖는 짧은 변측의 외측 테두리부(60a, 60b)와, 각 돌출부(61)가 갖는 외측 테두리부(61a, 61b)는, 그 교차 위치 CP4에 있어서 이루는 각도가 약 270°로 되어 있으므로, 상기 교차 위치 CP4에 있어서 하층측에 배치된 게이트 절연막(35) 및 보호막(37)의 커버리지가 국소적으로 악화되어 절연성이 저하되어 있다. 따라서, 이들 교차 위치 CP4에는, 어레이 기판(311b)의 제조 과정에서 발생한 정전기가 유인되기 쉽게 되어 있다.
<실시 형태 5>
본 발명의 실시 형태 5를 도 22에 의해 설명한다. 이 실시 형태 5에서는, 제2 정전기 유인부(453)가 제2 단락 배선부(433)로부터 분리된 것을 나타낸다. 또한, 상기한 실시 형태 1과 마찬가지의 구조, 작용 및 효과에 대하여 중복되는 설명은 생략한다.
본 실시 형태에 따른 제2 정전기 유인부(453)는, 도 22에 도시한 바와 같이, 사각 형상부(454)만을 포함하고, 상기한 실시 형태 1에 기재한 돌출부(55)를 갖지 않는다. 따라서, 제2 정전기 유인부(453)는, 제2 단락 배선부(433)로부터 분리되어 있다. 제2 정전기 유인부(453)는, 그 한 쌍의 긴 변측의 외측 테두리부(454a, 454b)가, 정전기 유인부(452)에 있어서의 한 쌍의 짧은 변측의 외측 테두리부(452c, 452d)에 대하여 2부분씩으로 교차하고 있다. 따라서, 정전기 유인부(452)의 외측 테두리부(452c, 452d)와 제2 정전기 유인부(453)의 외측 테두리부(454a, 454b)에 있어서의 4부분의 교차 위치 CP2는, X축 방향 및 Y축 방향에 대하여 모두 대칭이 되는 배치로 되어 있다.
<실시 형태 6>
본 발명의 실시 형태 6을 도 23 또는 도 24에 의해 설명한다. 이 실시 형태 6에서는, 상기한 실시 형태 1로부터 정전기 유인부(52)를 제거한 것을 나타낸다. 또한, 상기한 실시 형태 1과 마찬가지의 구조, 작용 및 효과에 대하여 중복되는 설명은 생략한다.
본 실시 형태에 따른 정전기 보호부(551)는, 도 23 및 도 24에 도시한 바와 같이, 제2 정전기 유인부(553)를 갖고 있기는 하지만, 상기한 실시 형태 1에 기재한 정전기 유인부(52)에 대해서는 갖지 않는 구성으로 된다. 이러한 구성으로도, 제2 정전기 유인부(553)에 의해 정전기를 적절하게 유인할 수 있다.
<다른 실시 형태>
본 발명은 상기 기술 및 도면에 의해 설명한 실시 형태에 한정되는 것이 아니라, 예를 들어 다음과 같은 실시 형태도 본 발명의 기술적 범위에 포함된다.
(1) 상기한 각 실시 형태에서는, 정전기 보호 회로부에 설치하는 정전기 보호 회로 소자(반도체 기능 소자)로서 TFT형 다이오드를 예시하였지만, 그 이외에도, 예를 들어 제너 다이오드나 배리스터 등을 사용하는 것도 가능하다. 그 경우, 정전기 보호 회로 소자(제너 다이오드 또는 배리스터)를 2개의 전극부, 2개의 반도체 기능부측 개구부를 갖는 보호부, 및 각 반도체 기능부측 개구부를 통해 각 전극부에 접속되는 반도체부를 갖기는 하지만, 게이트 전극부를 갖지 않는 구성으로 할 수 있다.
(2) 상기한 각 실시 형태 이외에도, 정전기 유인부 및 제2 정전기 유인부의 설치 수, 평면으로 본 크기(X축 방향에 대한 형성 범위, Y축 방향에 대한 형성 범위), 평면 형상, 외측 테두리부끼리의 교차 위치의 수 등은 적절하게 변경 가능하다. 구체적으로는, 평면으로 본 크기에 대해서는, 예를 들어, 정전기 유인부의 폭 치수가 제2 정전기 유인부의 폭 치수보다도 작고, 정전기 유인부의 길이 치수가 제2 정전기 유인부의 길이 치수보다도 크다고 한 설정으로 하는 것도 가능하다. 또한, 평면 형상에 대해서는, 예를 들어, 정전기 유인부의 평면 형상을 삼각형으로 하고, 제2 정전기 유인부의 평면 형상을 사각형으로 하는 등으로 할 수도 있다. 또한, 외측 테두리부끼리의 교차 위치의 수에 대해서는, 3개 이하로 하거나, 5개 이상으로 하는 것도 가능하다.
(3) 상기한 각 실시 형태에서는, 정전기 유인부의 전역이 공통 배선에 대하여 평면으로 볼 때 중첩되는 구성의 것을 나타내었지만, 정전기 유인부가 공통 배선에 대하여 평면으로 볼 때 중첩되는 중첩 부분과, 공통 배선과는 평면으로 볼 때 비중첩이 되는 비중첩 부분을 갖는 구성으로 한 것도 본 발명에 포함된다.
(4) 상기한 실시 형태 3에 기재한 정전기 유인 개구부의 설치 수, 평면으로 본 크기(형성 범위), 평면 형상 등은 적절하게 변경 가능하다.
(5) 상기한 실시 형태 4에 있어서, 정전기 유인부의 평면 형상을 상기한 실시 형태 1에 기재한 정전기 유인부와 동일하게 하는 것도 가능하다.
(6) 상기한 각 실시 형태에서는, 제2 게이트 전극부에 이어지는 제2 단락 배선부측 접속부가 공통 배선과는 분리되어 있으며, 제2 단락 배선부측 접속부가 제2 단락 배선부 및 공통 배선측 접속부를 개재하여 공통 배선에 접속되는 구성의 것을 나타내었지만, 예를 들어, 제2 단락 배선부측 접속부를 공통 배선에 직접 잇는 구성, 즉 제2 단락 배선부측 접속부가 공통 배선측 접속부를 겸용하는 구성으로 하는 것도 가능하다. 그 경우, 제2 게이트 전극부측 절연부가, 제2 단락 배선측 절연부를 겸용함과 함께, 제2 게이트 전극부측 개구부가, 제2 단락 배선측 개구부를 겸용하게 된다.
(7) 상기한 각 실시 형태에서는, 정전기 보호 회로부를 공통 배선에 대하여 전기적으로 접속하는 구성으로 한 것을 나타내었지만, 정전기 보호 회로부를 공통 배선에 대하여 전기적으로 접속하지 않는 구성으로 하는 것도 가능하다. 그 경우, 정전기 보호 회로부 중, 각 다이오드의 한쪽의 전극부가 접속된 제1 단락 배선부와는 Y축 방향에 대하여 반대측에 배치된 서로 다른 제1 단락 배선부에 대하여 다른 쪽의 전극부를 접속하고, 정전기를 다른 제1 단락 배선부로 도피시키도록 하면 된다.
(8) 상기한 각 실시 형태에서는, 반도체막에 사용하는 산화물 반도체를 인듐(In), 갈륨(Ga) 및 아연(Zn)을 포함하는 산화물 박막으로 한 경우를 나타내었지만, 다른 종류의 산화물 반도체를 사용하는 것도 가능하다. 구체적으로는, 인듐(In), 실리콘(Si) 및 아연(Zn)을 포함하는 산화물, 인듐(In), 알루미늄(Al) 및 아연(Zn)을 포함하는 산화물, 주석(Sn), 실리콘(Si) 및 아연(Zn)을 포함하는 산화물, 주석(Sn), 알루미늄(Al) 및 아연(Zn)을 포함하는 산화물, 주석(Sn), 갈륨(Ga) 및 아연(Zn)을 포함하는 산화물, 갈륨(Ga), 실리콘(Si) 및 아연(Zn)을 포함하는 산화물, 갈륨(Ga), 알루미늄(Al) 및 아연(Zn)을 포함하는 산화물, 인듐(In), 구리(Cu) 및 아연(Zn)을 포함하는 산화물, 주석(Sn), 구리(Cu) 및 아연(Zn)을 포함하는 산화물 등을 사용할 수 있다.
(9) 상기한 각 실시 형태에서는, TFT, 열 제어 회로부 및 행 제어 회로부가 반도체막으로서 인듐(In), 갈륨(Ga) 및 아연(Zn)을 포함하는 산화물 박막을 갖는 구성의 것을 나타내었지만, 그 이외에도, 예를 들어, 아몰퍼스 실리콘(a-Si) 또는 다결정 실리콘 등을 포함하는 반도체막을 사용하는 것도 가능하다. 다결정 실리콘으로서는, 예를 들어 CG 실리콘(Continuous Grain Silicon) 박막을 사용할 수 있다.
(10) 상기한 각 실시 형태에서는, 동작 모드가 FFS 모드로 된 액정 패널에 대하여 예시하였지만, 그 이외에도 IPS(In-Plane Switching) 모드 또는 VA(Vertical Alignment: 수직 배향) 모드 등의 다른 동작 모드로 된 액정 패널에 대해서도 본 발명은 적용 가능하다.
(11) 상기한 각 실시 형태에서는, 제1 금속막 및 제2 금속막이 티타늄(Ti) 및 구리(Cu)의 적층막에 의해 형성되는 경우를 나타내었지만, 예를 들어 티타늄 대신에 몰리브덴(Mo), 질화몰리브덴(MoN), 질화티타늄(TiN), 텅스텐(W), 니오븀(Nb), 몰리브덴-티타늄 합금(MoTi), 몰리브덴-텅스텐합금(MoW) 등을 사용하는 것도 가능하다. 그 이외에도, 티타늄, 구리, 알루미늄 등의 단층의 금속막을 사용하는 것도 가능하다.
(12) 상기한 각 실시 형태 이외에도, 제1 단락 배선부, 제2 단락 배선부, 공통 배선 등의 구체적인 평면 형상이나 배정 경로 등은 적절하게 변경 가능하다. 또한, 각 다이오드의 X축 방향 및 Y축 방향에 대한 배치, 각 다이오드가 갖는 각 전극부의 배치, 각 다이오드가 갖는 각 반도체부의 폭 치수나 길이 치수 등도 적절하게 변경 가능하다. 또한, 콘택트부에 있어서의 접속 개소의 배치나 수 등도 적절하게 변경 가능하다.
(13) 상기한 각 실시 형태에서는, 드라이버를 어레이 기판 위에 직접 COG 실장한 것을 나타내었지만, 어레이 기판에 대하여 ACF를 개재하여 접속한 플렉시블 기판 위에 드라이버를 실장하도록 한 것도 본 발명에 포함된다.
(14) 상기한 각 실시 형태에서는, 어레이 기판의 비표시부에 열 제어 회로부 및 행 제어 회로부를 설치하도록 한 경우를 나타내었지만, 열 제어 회로부 및 행 제어 회로부를 생략하고, 그 기능을 드라이버에 맡기는 것도 가능하다.
(15) 상기한 각 실시 형태에서는, 세로로 긴 사각형을 이루는 액정 패널을 예시하였지만, 가로로 긴 사각형을 이루는 액정 패널이나 정사각형을 이루는 액정 패널에도 본 발명은 적용 가능하다.
(16) 상기한 각 실시 형태에 기재한 액정 패널에 대하여 터치 패널이나 시차 배리어 패널(스위치 액정 패널) 등의 기능성 패널을 적층하는 형태로 설치하도록 한 것도 본 발명에 포함된다.
(17) 상기한 각 실시 형태에서는, 액정 표시 장치가 구비하는 백라이트 장치로서 에지 라이트형의 것을 예시하였지만, 직하형 백라이트 장치를 사용하도록 한 것도 본 발명에 포함된다.
(18) 상기한 각 실시 형태에서는, 외부 광원인 백라이트 장치를 구비한 투과형 액정 표시 장치를 예시하였지만, 본 발명은 외광을 이용하여 표시를 행하는 반사형 액정 표시 장치에도 적용 가능하며, 그 경우에는 백라이트 장치를 생략할 수 있다.
(19) 상기한 각 실시 형태에서는, 액정 표시 장치의 스위칭 소자로서 TFT를 사용하였지만, TFT 이외의 스위칭 소자(예를 들어 박막 다이오드(TFD))를 사용한 액정 표시 장치에도 적용 가능하며, 또한 컬러 표시하는 액정 표시 장치 이외에도, 흑백 표시하는 액정 표시 장치에도 적용 가능하다.
(20) 상기한 각 실시 형태에서는, 표시 패널로서 액정 패널을 사용한 액정 표시 장치를 예시하였지만, 다른 종류의 표시 패널(PDP(플라즈마 디스플레이 패널)이나 유기 EL 패널 등)을 사용한 표시 장치에도 본 발명은 적용 가능하다. 그 경우, 백라이트 장치를 생략하는 것이 가능하다.
(21) 상기한 각 실시 형태에서는, 소형 또는 중소형으로 분류되고, 휴대형 정보 단말기, 휴대 전화, 노트북 컴퓨터, 디지털 포토 프레임, 휴대형 게임기, 전자 잉크 페이퍼 등의 각종 전자 기기 등에 이용되는 액정 패널을 예시하였지만, 화면 사이즈가 예를 들어 20인치 내지 90인치이고, 중형 또는 대형(초대형)으로 분류되는 액정 패널에도 본 발명은 적용 가능하다. 그 경우, 액정 패널을 텔레비전 수신 장치, 전자 간판(디지털 사이니지), 전자 흑판 등의 전자 기기에 사용하는 것이 가능해진다.
11: 액정 패널(표시 장치)
11a: CF 기판(대향 기판)
11b, 311b: 어레이 기판(반도체 장치)
11c: 액정층
17: TFT(스위칭 소자)
19: 게이트 배선(신호 배선부)
25, 225: 공통 배선(정전기 도피 배선부)
29, 129, 229: 제1 다이오드(반도체 기능부)
29a, 229a: 한쪽의 제1 전극부(한쪽의 전극부)
29b, 129b, 229b: 다른 쪽의 제1 전극부(다른 쪽의 전극부)
29c, 229c: 제1 보호부(보호부)
29c1, 29c2, 229c1, 229c2: 제1 다이오드측 개구부(반도체 기능부측 개구부)
29d, 129d: 제1 반도체부(반도체부)
29e, 129e: 게이트 전극부 (게이트 전극부)
30, 130, 230: 제2 다이오드(제2 반도체 기능부)
30a, 130a, 230a: 한쪽의 제2 전극부(한쪽의 제2 전극부)
30b, 230b: 다른 쪽의 제2 전극부(다른 쪽의 제2 전극부)
30c, 230c: 제2 보호부(제2 보호부)
30c1, 30c2, 230c1, 230c2: 제2 다이오드측 개구부(반도체 기능부측 개구부)
30d, 130d: 제2 반도체부(제2 반도체부)
30e, 130e: 제2 게이트 전극부(제2 게이트 전극부)
31, 131, 231: 제1 단락 배선부(반도체 기능부측 배선부)
32, 232: 콘택트부
33, 433: 제2 단락 배선부(제2 반도체 기능부측 배선부)
34: 제1 금속막
35: 게이트 절연막(절연막)
36: 반도체막
37: 보호막
38: 제2 금속막
43: 제1 게이트 전극부측 절연부(게이트 전극부측 절연부)
43a, 143a: 제1 게이트 전극부측 개구부(게이트 전극부측 개구부)
45: 제2 게이트 전극부측 절연부(제2 게이트 전극부측 절연부)
45a: 제2 게이트 전극부측 개구부(제2 게이트 전극부측 개구부)
46, 146: 공통 배선측 접속부(정전기 도피 배선측 접속부)
47: 제2 단락 배선측 절연부(제2 반도체 기능부 접속 배선부측 절연부)
47a: 제2 단락 배선측 개구부(제2 반도체 기능부 접속 배선부측 개구부)
48, 248: 게이트 배선측 접속부(신호 배선측 접속부)
49: 콘택트부측 절연부
49a, 249a: 콘택트부측 개구부
50, 250: 다이오드측 접속부(반도체 기능부측 접속부)
51, 251, 351, 551: 정전기 보호부
52, 252, 352, 452: 정전기 유인부
52a, 52c, 52d, 452c, 452d: 외측 테두리부
53, 253, 453, 553: 제2 정전기 유인부
54a, 54b, 55a, 454a, 454b: 외측 테두리부
56: 돌출형 정전기 유인부
57: 제1 게이트 비중첩형 정전기 유인부(게이트 비중첩형 정전기 유인부)
57b: 외측 테두리부
129b1: 외측 테두리부
CP1, CP2, CP3: 교차 위치
CPT: 교차 부위
GS: 유리 기판(기판)

Claims (13)

  1. 기판과,
    상기 기판 위에 형성되는 제1 금속막과,
    적어도 상기 제1 금속막 위에 형성되는 절연막과,
    상기 절연막 위에 형성되는 반도체막과,
    적어도 상기 반도체막 위에 형성되어 상기 반도체막을 보호하는 보호막과,
    상기 보호막 위에 형성되는 제2 금속막과,
    상기 제2 금속막을 포함하는 2개의 전극부와, 상기 보호막을 포함하고 2개의 상기 전극부와 중첩되는 위치에 각각 관통하여 형성된 2개의 반도체 기능부측 개구부를 갖는 보호부와, 상기 반도체막을 포함하고 2개의 상기 반도체 기능부측 개구부를 통해 2개의 상기 전극부에 각각 접속됨과 함께 평면으로 볼 때 상기 전극부의 외측 테두리부에 대하여 교차하는 외측 테두리부를 갖는 반도체부를 적어도 갖는 반도체 기능부와,
    상기 제1 금속막을 포함하고 평면으로 볼 때 상기 반도체 기능부에 대하여 인접하는 위치에 배치되어 상기 기판의 판면을 따르며 또한 2개의 상기 전극부의 배열 방향과 교차하는 방향을 따라서 연장됨과 함께 정전기를 도피시키는 것이 가능한 정전기 도피 배선부와,
    상기 제2 금속막을 포함하고 2개의 상기 전극부 중 한쪽에 이어짐과 함께 상기 기판의 판면을 따르며 또한 2개의 상기 전극부의 배열 방향을 따라서 연장됨으로써 상기 정전기 도피 배선부와 교차하는 반도체 기능부 접속 배선부와,
    상기 제2 금속막 또는 상기 반도체막을 포함하고 평면으로 볼 때 상기 정전기 도피 배선부에 대하여 적어도 일부가 중첩되며 또한 상기 정전기 도피 배선부와 상기 반도체 기능부 접속 배선부의 교차 부위보다도 상대적으로 상기 반도체 기능부의 근처에 배치됨과 함께 정전기를 유인하기 위한 정전기 유인부를 적어도 갖는 정전기 보호부
    를 구비하는 반도체 장치.
  2. 제1항에 있어서,
    상기 반도체막은, 산화물 반도체를 포함하는, 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 정전기 유인부는, 상기 반도체막을 포함하는, 반도체 장치.
  4. 제3항에 있어서,
    상기 정전기 보호부는, 상기 제2 금속막을 포함하고 상기 정전기 유인부에 대하여 적어도 일부가 평면으로 볼 때 중첩되도록 배치됨과 함께 상기 정전기 유인부의 외측 테두리부와 교차하는 외측 테두리부를 갖는 제2 정전기 유인부를 갖는, 반도체 장치.
  5. 제4항에 있어서,
    상기 정전기 유인부는, 평면으로 볼 때 사각형을 이루고 있는 데 반하여, 상기 제2 정전기 유인부는, 그 외측 테두리부가 상기 정전기 유인부의 외측 테두리부에 대하여 적어도 4 위치에서 교차하도록 배치되어 있는, 반도체 장치.
  6. 제5항에 있어서,
    상기 제2 정전기 유인부는, 상기 정전기 유인부에 있어서의 4변의 각 외측 테두리부에 대하여 각각 병행하는 4개의 외측 테두리부를 적어도 가짐과 함께, 서로 병행하는 외측 테두리부 간의 거리가, 상기 정전기 유인부에 있어서의 서로 병행하는 외측 테두리부 간의 거리와는 서로 다르게 형성되어 있는, 반도체 장치.
  7. 제1항 또는 제2항에 있어서,
    상기 제2 금속막을 포함하고 상기 반도체 기능부가 갖는 2개의 상기 전극부 중 다른 쪽에 이어지는 제2 반도체 기능부 접속 배선부와,
    상기 절연막 및 상기 보호막을 포함하고 상기 제2 반도체 기능부 접속 배선부와 평면으로 볼 때 중첩되는 위치에 관통하여 형성되는 제2 반도체 기능부 접속 배선부측 개구부를 갖는 제2 반도체 기능부 접속 배선부측 절연부와,
    상기 제1 금속막을 포함하고 상기 정전기 도피 배선부에 이어짐과 함께 평면으로 볼 때 상기 제2 반도체 기능부 접속 배선부와 적어도 일부가 중첩되도록 배치됨과 함께 상기 제2 반도체 기능부 접속 배선부측 개구부를 통해 상기 제2 반도체 기능부 접속 배선부에 접속되는 정전기 도피 배선측 접속부를 구비하는
    반도체 장치.
  8. 제7항에 있어서,
    상기 제2 금속막을 포함하는 2개의 제2 전극부와, 상기 보호막을 포함하고 2개의 상기 제2 전극부와 중첩되는 위치에 각각 관통하여 형성된 2개의 제2 반도체 기능부측 개구부를 갖는 제2 보호부와, 상기 반도체막을 포함하고 2개의 상기 제2 반도체 기능부측 개구부를 통해 2개의 상기 제2 전극부에 각각 접속되는 제2 반도체부를 적어도 갖는 제2 반도체 기능부를 구비하고 있으며,
    상기 반도체 기능부 접속 배선부가 2개의 상기 전극부 중 한쪽과 2개의 상기 제2 전극부 중 한쪽을 단락시키는 데 반하여, 상기 제2 반도체 기능부 접속 배선부가 2개의 상기 전극부 중 다른 쪽과 2개의 상기 제2 전극부 중 다른 쪽을 단락시키고 있는, 반도체 장치.
  9. 제8항에 있어서,
    상기 보호막 및 상기 절연막을 포함하고 상기 반도체 기능부 접속 배선부와 중첩되는 위치에 관통하여 형성되는 게이트 전극부측 개구부를 갖는 게이트 전극부측 절연부와,
    상기 반도체 기능부에 구비되는 것으로서, 상기 제1 금속막을 포함하고 평면으로 볼 때 2개의 상기 전극부, 상기 반도체부 및 상기 반도체 기능부 접속 배선부의 적어도 일부와 중첩되도록 배치됨과 함께 상기 게이트 전극부측 개구부를 통해 상기 반도체 기능부 접속 배선부에 접속되는 게이트 전극부와,
    상기 보호막 및 상기 절연막을 포함하고 상기 반도체 기능부 접속 배선부와 중첩되는 위치에 관통하여 형성되는 제2 게이트 전극부측 개구부를 갖는 제2 게이트 전극부측 절연부와,
    상기 제2 반도체 기능부에 구비되는 것으로서, 상기 제1 금속막을 포함하고 평면으로 볼 때 2개의 상기 제2 전극부, 상기 제2 반도체부 및 상기 제2 반도체 기능부 접속 배선부의 적어도 일부와 중첩되도록 배치됨과 함께 상기 제2 게이트 전극부측 개구부를 통해 상기 제2 반도체 기능부 접속 배선부에 접속되는 제2 게이트 전극부
    를 구비하는 반도체 장치.
  10. 제1항 또는 제2항에 있어서,
    상기 제1 금속막을 포함하고 상기 정전기 도피 배선부에 대하여 상기 반도체 기능부측과는 반대측에 배치되는 신호 배선부와,
    상기 제1 금속막을 포함하고 상기 신호 배선부의 단부에 형성되는 신호 배선측 접속부와, 상기 보호막 및 상기 절연막을 포함하고 상기 신호 배선측 접속부와 중첩되는 위치에 관통하여 형성되는 콘택트부측 개구부를 갖는 콘택트부측 절연부와, 상기 제2 금속막을 포함하고 상기 반도체 기능부 접속 배선부의 단부에 형성되어서 상기 신호 배선측 접속부와 평면으로 볼 때 중첩함과 함께 상기 콘택트부측 개구부를 통해 상기 신호 배선측 접속부에 접속되는 반도체 기능부측 접속부를 적어도 갖는 콘택트부
    를 구비하는 반도체 장치.
  11. 제10항에 있어서,
    상기 콘택트부를 구성하는 상기 신호 배선측 접속부와, 상기 정전기 도피 배선부와에 있어서의 대향 부위에는, 서로 접근하도록 돌출됨으로써 정전기를 유인하는 것이 가능한 돌출형 정전기 유인부가 각각 형성되어 있는, 반도체 장치.
  12. 제1항 또는 제2항에 있어서,
    상기 보호막 및 상기 절연막을 포함하고 상기 반도체 기능부 접속 배선부와 중첩되는 위치에 관통하여 형성되는 게이트 전극부측 개구부를 갖는 게이트 전극부측 절연부와,
    상기 반도체 기능부에 구비되는 것으로서, 상기 제1 금속막을 포함하고 평면으로 볼 때 2개의 상기 전극부, 상기 반도체부 및 상기 반도체 기능부 접속 배선부의 적어도 일부와 중첩되도록 배치됨과 함께 상기 게이트 전극부측 개구부를 통해 상기 반도체 기능부 접속 배선부에 접속되는 게이트 전극부와,
    상기 반도체부에 이어지고 평면으로 볼 때 상기 게이트 전극부와는 비중첩이 되는 위치에서, 2개의 상기 전극부 중 다른 쪽에 있어서의 외측 테두리부에 대하여 평면으로 볼 때 교차하는 외측 테두리부를 갖는 게이트 비중첩형 정전기 유인부
    를 구비하는 반도체 장치.
  13. 제1항 또는 제2항에 기재된 반도체 장치와, 상기 반도체 장치와 대향하도록 배치된 대향 기판과, 상기 반도체 장치와 상기 대향 기판의 사이에 배치된 액정층과, 상기 반도체 장치에 설치됨과 함께 적어도 상기 반도체 기능부에 접속된 스위칭 소자를 구비하는 표시 장치.
KR1020157007882A 2012-10-02 2013-09-25 반도체 장치 및 표시 장치 KR101707755B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012220489 2012-10-02
JPJP-P-2012-220489 2012-10-02
PCT/JP2013/075853 WO2014054482A1 (ja) 2012-10-02 2013-09-25 半導体装置及び表示装置

Publications (2)

Publication Number Publication Date
KR20150046311A KR20150046311A (ko) 2015-04-29
KR101707755B1 true KR101707755B1 (ko) 2017-02-16

Family

ID=50434810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157007882A KR101707755B1 (ko) 2012-10-02 2013-09-25 반도체 장치 및 표시 장치

Country Status (9)

Country Link
US (1) US9798203B2 (ko)
EP (1) EP2905768A4 (ko)
JP (1) JP5925901B2 (ko)
KR (1) KR101707755B1 (ko)
CN (1) CN104704546B (ko)
MY (1) MY168067A (ko)
SG (1) SG11201502586QA (ko)
TW (1) TWI599049B (ko)
WO (1) WO2014054482A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI572963B (zh) * 2014-02-12 2017-03-01 友達光電股份有限公司 顯示面板
TWI555150B (zh) * 2014-05-27 2016-10-21 財團法人工業技術研究院 電子元件及其製法
CN104157701B (zh) * 2014-09-02 2017-09-01 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及结构
US9391208B2 (en) 2014-10-17 2016-07-12 Industrial Technology Research Institute Electronic device and method of manufacturing the same
US9599865B2 (en) * 2015-01-21 2017-03-21 Apple Inc. Low-flicker liquid crystal display
CN104880880B (zh) 2015-06-23 2018-01-26 合肥京东方光电科技有限公司 一种阵列基板、显示面板及其制备方法
CN105140179B (zh) * 2015-08-13 2018-12-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板和显示装置
CN105355630A (zh) * 2015-10-10 2016-02-24 深圳市华星光电技术有限公司 阵列基板和包含其的液晶显示器
CN205452280U (zh) * 2016-03-30 2016-08-10 京东方科技集团股份有限公司 静电防护结构、阵列基板及显示装置
KR20180066937A (ko) * 2016-12-09 2018-06-20 삼성디스플레이 주식회사 표시 장치
JP2018110184A (ja) * 2017-01-04 2018-07-12 株式会社ジャパンディスプレイ 半導体装置およびその製造方法
CN106960851B (zh) * 2017-05-24 2020-02-21 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板和显示设备
CN107505788B (zh) * 2017-09-19 2020-03-06 惠科股份有限公司 触控显示装置
JP2019074684A (ja) * 2017-10-18 2019-05-16 シャープ株式会社 表示パネル用基板の製造方法
US11957014B2 (en) 2018-07-30 2024-04-09 Sharp Kabushiki Kaisha Display device with reduced occurrences of electrostatic discharge
CN109166899B (zh) * 2018-09-04 2020-10-02 合肥鑫晟光电科技有限公司 显示基板及其制作方法、显示装置
CN109727972B (zh) 2019-01-02 2020-12-18 京东方科技集团股份有限公司 显示母板及其制备方法、显示基板及显示装置
JP2022160756A (ja) * 2021-04-07 2022-10-20 シャープディスプレイテクノロジー株式会社 配線基板及び表示装置
CN113611689B (zh) * 2021-08-06 2024-03-22 武汉天马微电子有限公司 一种显示面板和显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081307A (en) 1995-02-20 2000-06-27 Lg Electronics Inc. Liquid crystal display device with shorting bar connected with asymmetrical floating gate transistors
JP2002176139A (ja) 2000-12-06 2002-06-21 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3001477B2 (ja) * 1997-09-22 2000-01-24 鹿児島日本電気株式会社 マトリクスアレイ配線基板及びその製造方法
US6587160B2 (en) * 1997-10-14 2003-07-01 Samsung Electronics Co., Ltd. Liquid crystal displays
JP4516638B2 (ja) * 1997-10-14 2010-08-04 三星電子株式会社 液晶表示装置用基板、液晶表示装置及びその製造方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
KR100977978B1 (ko) * 2006-05-25 2010-08-24 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
JP4723654B2 (ja) * 2006-12-22 2011-07-13 シャープ株式会社 アクティブマトリクス基板及びそれを備えた表示パネル
CN101285974B (zh) * 2007-04-11 2011-08-31 北京京东方光电科技有限公司 一种tft lcd面板静电放电保护电路及液晶显示器
CN101661198A (zh) * 2008-08-26 2010-03-03 北京京东方光电科技有限公司 液晶显示器阵列基板及其制造方法
JP2010230744A (ja) 2009-03-26 2010-10-14 Videocon Global Ltd 液晶表示装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081307A (en) 1995-02-20 2000-06-27 Lg Electronics Inc. Liquid crystal display device with shorting bar connected with asymmetrical floating gate transistors
JP2002176139A (ja) 2000-12-06 2002-06-21 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Also Published As

Publication number Publication date
WO2014054482A1 (ja) 2014-04-10
JP5925901B2 (ja) 2016-05-25
US20150241744A1 (en) 2015-08-27
CN104704546B (zh) 2017-08-08
US9798203B2 (en) 2017-10-24
KR20150046311A (ko) 2015-04-29
EP2905768A4 (en) 2015-10-14
SG11201502586QA (en) 2015-05-28
MY168067A (en) 2018-10-11
TW201417302A (zh) 2014-05-01
EP2905768A1 (en) 2015-08-12
CN104704546A (zh) 2015-06-10
TWI599049B (zh) 2017-09-11
JPWO2014054482A1 (ja) 2016-08-25

Similar Documents

Publication Publication Date Title
KR101707755B1 (ko) 반도체 장치 및 표시 장치
KR101709420B1 (ko) 반도체 장치 및 표시 장치
US9171866B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
US9229289B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
CN108352138B (zh) 显示基板以及显示装置
US9116407B2 (en) Array substrate and manufacturing method thereof and display device
JP6162322B2 (ja) 表示装置
JP6193401B2 (ja) 表示装置
US20120112200A1 (en) Liquid crystal panel and liquid crystal display
JP6050379B2 (ja) 表示装置
KR20150078248A (ko) 표시소자
US9366933B2 (en) Semiconductor display device comprising an upper and lower insulator arranged in a non-display area
US20160004110A1 (en) Display panel and method of producing display panel
CN109716421B (zh) 安装基板及显示面板
WO2014054558A1 (ja) 半導体装置及び表示装置
JP2014106322A (ja) 液晶表示装置
CN113325647B (zh) 显示面板和显示装置
KR101881119B1 (ko) 액정표시장치용 어레이 기판
CN110783344B (zh) 薄膜晶体管基板和薄膜晶体管基板的制造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant