JP4404072B2 - 液晶パネル - Google Patents

Description

本発明は、液晶パネルに係り、色度調整等のために画素の開口面積を調整する場合に適用可能な液晶パネルに関する。

図１１〜図１３に、従来のＴＮ（Twisted Nematic）モード液晶パネル１３０Ｔの表示領域の４画素分の平面視構造（レイアウト）を示す。なお、わかりやすくするために、図１１には図１２から画素電極１５２を取り除いた状態を図示し、図１２には図１３からブラックマトリクス（ＢＭ）１６２を取り除いた状態を図示している。

液晶パネル１３０Ｔにおいて、画素Ｐは、ブラックマトリクス１６２の開口部に対応し、当該開口部の形状によって輪郭が形成されている。画素Ｐは隣接するドレイン配線１４６間に設けられている。液晶パネル１３０Ｔの各画素Ｐは同じ大きさである。隣接するドレイン配線１４６間の領域１４６Ｂそれぞれに、画素Ｐ用の画素ＴＦＴ（Thin Film Transistor）１７０、保持容量１７２および画素電極１５２が配置されている。

図１４〜図１７に、従来のＦＦＳ（Fringe Field Switching）モード液晶パネル１３０Ｆの表示領域の４画素分の平面視構造（レイアウト）を示す。なお、わかりやすくするために、図１４には図１５から画素電極１５２を取り除いた状態を図示し、図１５は図１６から共通電極１６０を取り除いた状態を図示し、図１６には図１７からブラックマトリクス１６２を取り除いた状態を図示している。

液晶パネル１３０Ｆでは、共通電極１６０がアレイ基板に設けられ画素電極１５２に重ねて配置されており、共通電極１６０と画素電極１５２との間に共通電極１６０のスリットを介して生じる電界によって液晶の配向状態が制御される。液晶パネル１３０Ｆにおいても、画素Ｐは、ブラックマトリクス１６２の開口部によって形成され、隣接するドレイン配線１４６間に設けられている。液晶パネル１３０Ｆの各画素Ｐは同じ大きさである。隣接するドレイン配線１４６間の領域１４６Ｂそれぞれに、画素Ｐ用の画素ＴＦＴ１７０、画素電極１５２および共通電極１６０が配置されている。また、ブラックマトリクス１６２の開口部には、カラーフィルタが形成されている。

例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）およびシアン（Ｃ）の４色によって色再現領域を拡大する広色域化技術が知られている。広色域化技術では色度を調整するために特定の色の画素の開口面積を低減する必要が生じることがあり、例えば対向基板のブラックマトリクスやＴＦＴ基板のメタル配線を利用して画素Ｐの一部を遮光して画素開口面積を減少させている。

この従来の色度調整方法について、図１８（ａ）に色度調整前の状態を示し、図１８（ｂ）に色度調整後の状態を示す。図１８には各画素の開口率が色度調整前は全て６０％であり、色度調整のために所定表示色の画素Ｑの画素開口面積を隣接する画素Ｐの半分にする場合を例示しており、この場合、ブラックマトリクス等を利用して画素Ｑの開口率は３０％に設定される。

特開昭６１−２８１２０２号公報 特開２００５−２５８０９４号公報 特開２００６−５３４０２号公報

ところで、色度調整等のために画素を遮光すると、液晶パネルの全体の輝度も低下する場合がある。図１８の例では、色度調整後においてパネル開口率は４５％に低下し、結果として液晶パネル全体の輝度が低下する。

本発明の目的は、色度調整等のために画素の開口面積を低減する場合に液晶パネル全体の輝度低下を回避可能な液晶パネルを提供することである。

本発明に係る液晶パネルは、隣接する第１の表示色を表示する第１画素と前記第１の表示色とは異なる第２の表示色を表示する第２画素との間に延在するドレイン配線と、前記ドレイン配線に対して前記第１画素の側に設けられた前記第１画素用の第１トランジスタと、前記第２画素用の第２トランジスタと、前記第１画素用の第１画素電極と、前記第２画素用の第２画素電極と、を備え、前記第２画素用の第２トランジスタは前記第１トランジスタとともに前記ドレイン配線に対して前記第１画素の側に設けられ、前記第１画素電極は前記ドレイン配線に対して前記第１画素の側において前記第１トランジスタに接続され、前記第２画素電極は前記ドレイン配線を跨いで前記第１画素の側に広がり、前記ドレイン配線に対して前記第１画素の側において前記第２トランジスタに接続されていることを特徴とする。ここで、請求項１に記載の液晶パネルであって、前記ドレイン配線と交差する方向に延在するゲート配線をさらに備え、前記第１トランジスタおよび前記第２トランジスタのそれぞれのソースおよびドレインは前記ゲート配線に対し一方側に設けられていることが好ましい。また、前記第１トランジスタのソースおよびドレインは前記ゲート配線に対し一方側に設けられ、前記第２トランジスタのソースおよびドレインは前記ゲート配線に対し他方側に設けられていることが好ましい。また、前記ドレイン配線に対して前記第１画素の側に設けられた前記第１画素用の第１保持容量と、前記第１保持容量とともに前記ドレイン配線に対して前記第１画素の側に設けられた前記第２画素用の第２保持容量と、をさらに備え、前記第１保持容量および前記第２保持容量は前記ゲート配線に対し一方側に設けられていることが好ましい。また、前記第１画素用の第１画素電極および第１共通電極と、前記第２画素用の第２画素電極および第２共通電極と、をさらに備え、前記第１画素電極および前記第１共通電極は絶縁膜を介して第１保持容量を形成し、前記第２画素電極および前記第２共通電極は絶縁膜を介して第２保持容量を形成していることが好ましい。また、前記第１画素電極および前記第２画素電極は前記ドレイン配線に対して前記第１画素の側においてそれぞれ前記第１トランジスタおよび前記第２トランジスタに接続されていることが好ましい。

また、前記第１画素は前記第２画素よりも強度の強い波長を含む表示色を表示する画素であることが好ましい。

また、前記第１画素はシアンまたは緑の表示色を表示する画素であることが好ましい。また、前記第２画素は赤または青の表示色を表示する画素であることが好ましい。また、前記第１トランジスタと前記第１画素電極との間および前記第２トランジスタと前記第２画素電極との間には平坦化膜が設けられ、前記第１画素電極は前記ドレイン配線に対して前記第１画素の側に配置された前記平坦化膜のコンタクトホールを介して前記第１トランジスタに接続され、前記第２画素電極は前記ドレイン配線に対して前記第１画素の側に配置された前記平坦化膜のコンタクトホールを介して前記第２トランジスタに接続されていることが好ましい。

上記構成により、色度調整等のために画素の開口面積を低減する場合に液晶パネル全体の輝度低下を回避可能な液晶パネルを提供することができる。

以下に図面を用いて本発明に係る実施の形態について詳細に説明する。

図１に本発明に係る液晶パネルの画素を説明する模式図を示す。図１（ｂ）が本発明に係る液晶パネルの模式図であり、色度調整等のために画素Ｐ１，Ｐ２の画素開口面積を異ならせている。なお、図１（ａ）は色度調整をしていない比較用の液晶パネルの模式図であり、全ての画素Ｐの開口面積が等しい。

ここで、画素は、一般的に、液晶パネルの表示面の平面視において明るさを調整可能な最小単位の領域として視認される。各画素は例えばカラーフィルタ（ＣＦ）によって着色領域が設定され、それぞれ所定の表示色、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）およびシアン（Ｃ）のいずれかの表示色を表示する。なお、近接した各色の上記画素の集合体によってカラー表示のための１単位が構成され当該集合体が画素（ピクセル）と呼ばれる場合もあるが、この場合には明るさが変化する最小単位としての上記画素はサブピクセルと呼ばれることもある。

具体的な構造は後述するが、各画素の開口部は、ブラックマトリクス等によって輪郭、大きさ等が規定可能である。後述のアレイ基板に設けられた複数のドレイン配線の中心線間の領域（配線間領域と呼ぶことにする）内に複数の画素がドレイン配線の延在方向に並んでいる。配線間領域内に並んだ複数の画素はブラックマトリクス等によって区切られている。すなわち、各配線間領域はドレイン配線の延在方向において複数の領域に区画され、その各区画に画素が設けられている。ここでは、当該区画を画素配置領域と呼ぶことにする。画素配置領域は液晶パネルの表示領域において、例えばマトリクス状に規定され、この場合、マトリクス状に画素が配置される。

この画素配置領域のうちでブラックマトリクスの配置部分と画素内に存在する遮光性の要素、例えばＴＦＴ、保持容量、配線等の配置部分とを除いた部分が画素の開口部になり、その面積が画素開口面積になる。

図１（ａ）に示すように比較用の液晶パネルでは各画素Ｐは同じ構成をしており、画素Ｐの開口部の画素配置領域に対する面積比、すなわち画素開口率が６０％の場合を例示している。このとき、液晶パネル全体での開口率（パネル開口率）もほぼ６０％になる。

これに対して、図１（ｂ）に示すように、本発明に係る液晶パネルにおける画素Ｐ２は、上記画素Ｐ内に存在していた遮光性要素の一部を隣接する画素Ｐ１に移動させた構成を有している。これにより、画素Ｐ２は画素Ｐよりも画素開口面積、換言すれば画素開口率を増加させることができる。他方、画素Ｐ１は、色度調整等のために画素Ｐ２よりも画素開口面積、換言すれば画素開口率が低く設定される所定表示色の画素に設定され、画素開口面積の低減に、追加された上記遮光性要素の一部を利用している。

ここで、上記で設定された画素Ｐ１は画素Ｐ２よりも強度の強い波長を含む表示色を表示する画素であり、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）およびシアン（Ｃ）の４色によりカラー表示を行う液晶パネルの場合、画素Ｐ１の表示色は緑またはシアンであり、画素Ｐ２の表示色は青または赤である。これにより色度が調整される。

例えば色度調整のために画素Ｐ１の画素開口面積を画素Ｐ２の画素開口面積の半分にする場合、画素Ｐ内に存在する遮光性要素の２０％を画素Ｐ１に設けることによって、画素Ｐ２および画素Ｐ１の画素開口率を８０％および４０％に設定することができる。この例によれば、従来の色度調整方法（図１８（ｂ）参照）と比較して、画素Ｐ２の開口面積が増加し、かつ、画素Ｐ２の開口面積の増加に伴って画素Ｐ１の開口面積の低減量が小さくて済むことが分かる。

また、上記の例によればパネル開口率は６０％であり、色度調整をしない液晶パネル（図１（ａ）参照）と同じである。つまり、本発明に係る液晶パネルによれば、液晶パネル全体での輝度を低下させることなく、色度調整をすることができる。あるいは、従来の色度調整方法と比較して、液晶パネル全体での輝度を向上させることも可能である。

図２に本発明に係る液晶パネルの一例であるＴＮモード液晶パネル３０Ｔについてアレイ基板３２Ｔを説明する断面図を示し、図３〜図５に液晶パネル３０Ｔの表示領域の４画素分を説明する平面図（レイアウト図）を示す。なお、図２は図３中の２−２線における断面図にあたる。

液晶パネル３０Ｔは、対向配置されたアレイ基板３２Ｔと不図示の対向基板と間に不図示の液晶が封入された構成を有している。液晶パネル３０Ｔでは、アレイ基板３２Ｔの画素電極５２と対向基板の不図示の共通電極との間の電界によって液晶の配向状態が制御されて、画素の明るさが調整される。液晶パネル３０Ｔは、ＴＮモードだけでなく、ＶＡ（Vertical Alignment）モードやＥＣＢ（Electrically Controled Birefringence）モード等にも適用可能である。

まず、図２を参照しつつ、アレイ基板３２Ｔの断面構造を説明する。

アレイ基板３２Ｔは、透光性基板３４と、半導体層３６と、ゲート絶縁膜３８と、ゲート配線４０と、保持容量配線４２と、層間絶縁膜４４と、ドレイン配線４６と、ソース電極４８と、平坦化膜５０と、画素電極５２とを含んで構成されている。

透光性基板３４は例えばガラスによって構成される。半導体層３６は例えばポリシリコンによって構成され、透過性基板３４上に配置されている。ゲート絶縁膜３８は、例えば酸化シリコン、窒化シリコン等で構成され、半導体層３６を覆って基板３４上に配置されている。ゲート配線４０は、例えばＭｏ、Ａｌ等の金属で構成され、半導体層３６に対向してゲート絶縁膜３８上に配置され、ゲート絶縁膜３８および半導体層３６とともに画素ＴＦＴ７０を構成している。なお、ゲート配線は走査線とも呼ばれる。保持容量配線４２は、例えばゲート配線４０と同じ材料で構成され、半導体層３６に対向してゲート絶縁膜３８上に配置され、ゲート絶縁膜３８および半導体層３６とともに保持容量７２を構成している。

層間絶縁膜４４は、例えば酸化シリコン、窒化シリコン等で構成され、ゲート配線４０および保持容量配線４２を覆ってゲート絶縁膜３８上に配置されている。層間絶縁膜４４およびゲート絶縁膜３８を貫いてコンタクトホールが設けられており、当該コンタクトホールは半導体層３６のうちで画素ＴＦＴ７０のソースおよびドレインにあたる位置に設けられている。ドレイン配線４６は、例えばＭｏ、Ａｌ、Ｔｉ等の金属で構成され、層間絶縁膜４４上に配置されているとともに一方の上記コンタクトホールを介して半導体層３６に接続している。なお、ドレイン配線は信号線とも呼ばれる。ソース電極４８は、例えばドレイン配線４６と同じ材料で構成され、層間絶縁膜４４上に配置されているとともに他方の上記コンタクトホールを介して半導体層３６に接続している。

ここでは、半導体層３６において、ドレイン配線４６が接続する部分を画素ＴＦＴ７０のドレインとし、ソース電極４８を介して画素電極５２が接続する部分を画素ＴＦＴ７０のソースとするが、ドレインとソースとを上記とは逆に呼ぶことも可能である。また、保持容量７２が画素ＴＦＴ７０のソースと接続されるように、半導体層３６のソース側において保持容量配線４２が半導体層３６に対向している。

平坦化膜５０は、例えばアクリル等の絶縁性透明樹脂等で構成され、ドレイン配線４６およびソース電極４８を覆って層間絶縁膜４４上に配置されている。平坦化膜５０を貫いてソース電極４８上にコンタクトホールが設けられている。画素電極５２は、例えばＩＴＯ（Indium Tin Oxide）等の透明導電材料で構成され、平坦化膜５０上に配置されているとともに上記コンタクトホールを介してソース電極４８に接触している。

上記構成により、液晶パネル３０Ｔでは、ドレイン配線４６と画素電極５２および保持容量７２とが画素ＴＦＴ７０およびソース電極４８を介して電気的に（回路的に）接続されている。したがって、ドレイン配線４６に印加された電位が画素ＴＦＴ７０およびソース電極４８を介して画素電極５２および保持容量７２に印加される。

次に、図３〜図５を参照しつつ、液晶パネル３０Ｔの表示領域の４画素分の平面視構造（レイアウト）を説明する。なお、わかりやすくするために、図３には図４から画素電極５２を取り除いた状態を図示し、図４には図５からブラックマトリクス６２を取り除いた状態を図示し、図３〜図５では基板３４等を省略し、図４では画素電極５２を太い一点鎖線で図示している。

液晶パネル３０Ｔにおいて、複数のドレイン配線４６は、それぞれが直線状に延在し（図示の例では縦方向に延在）、延在方向に交差する方向（ここでは直交する方向であり、図示の例では横方向）に配列され互いに並行に配列されている。ここでは、各ドレイン配線４６の配列ピッチは複数のドレイン配線４６全体において同じ場合を例示する。また、各ドレイン配線４６の幅（当該配線４８の配列方向における寸法）も同じとする。また、図面ではドレイン配線４６が直線状の場合を図示しているが、例えば局所的に蛇行部を有し全体として上記延在方向に延在していてもよい。また、画素配列としては、ストライプ配列、デルタ配列、モザイク配列等を形成してもよい。

複数のドレイン配線４６によりドレイン配線４６の配列方向に複数の画素配置領域４６Ｂが規定される。これら複数の画素配置領域４６Ｂに対して１つおきに画素ＴＦＴ７０が２個配置されている。すなわち、画素ＴＦＴ７０が配置された画素配置領域４６Ｂと画素ＴＦＴ７０が配置されていない画素配置領域４６Ｂとがドレイン配線４６の配列方向に交互に並んでおり、画素ＴＦＴ７０が配置された画素配置領域４６Ｂ内には画素ＴＦＴ７０が２個配置されている。なお、ドレイン配線４６の延在方向に並んだ画素配置領域４６Ｂの全てが、画素ＴＦＴ７０が配置されていない画素配置領域４６Ｂである必要はなく、例えば画素ＴＦＴ７０が配置された画素配置領域４６Ｂと画素ＴＦＴ７０が配置されていない画素配置領域４６Ｂとがドレイン配線４６の延在方向に交互に並んでいてもよい。

図示の例では、各画素ＴＦＴ７０について、半導体層３６は略Ｕ字型に延在しており（図面では当該略Ｕ字型が上下反転している）、当該略Ｕ字型の２本の腕部を横切ってゲート配線４０がドレイン配線４６の配列方向に延在している。この構成では画素ＴＦＴ７０のソースおよびドレインはゲート配線４０に対して同じ側に位置している。これにより、画素ＴＦＴ７０では、ゲート配線４０がソースとドレインとの間で半導体層３６に２回交差する構成、換言すれば半導体層３６のソースとドレインとの間にゲート電極が２個設けられた構成を有している。なお、ゲート配線４０は上記２個の画素ＴＦＴ７０に共通に設けられている。

なお、図面では、上記２個の画素ＴＦＴ７０について、一方の（図中では左側の）画素ＴＦＴ７０の半導体層３６はその一部をドレイン配線４６に重ねて配置され、他方の（図中では右側の）画素ＴＦＴ７０の半導体層３６はドレイン配線４６に重ねずに配置された場合を例示しているが、両方の半導体層３６をドレイン配線４６に重ねてまたは重ねずに配置してもよい。

上記２個の画素ＴＦＴ７０は、画素配置領域４６Ｂにおいてドレイン配線４６の配列方向に並んでいる。上記２個の画素ＴＦＴ７０それぞれについて、ソースは画素配置領域４６Ｂの中央寄りに設けられ、ドレインはドレイン配線４６の側に設けられている。ドレインは直近のドレイン配線４６に接続され、ソースはソース電極４８を介して画素電極５２に接続されているとともに保持容量７２に接続されている。各画素ＴＦＴ７０のそれぞれに接続された画素電極５２および保持容量７２は互いに接触していない。

一方の（図中では左側の）画素ＴＦＴ７０に接続された画素電極５２はその全体が上記２個の画素ＴＦＴ７０が配置された画素配置領域４６Ｂ内に設けられている。なお、図面では、当該画素電極５２のエッジがドレイン配線４６に重なっていない場合を例示しているが、ドレイン配線４６に重なる大きさにしてもよい。

他方の（図中では右側の）画素ＴＦＴ７０に接続された画素電極５２は、上記２個の画素ＴＦＴ７０が配置された画素配置領域４６Ｂにおいて当該他方の画素ＴＦＴ７０に接続され、当該画素ＴＦＴ７０が接続されたドレイン配線４６を跨いで、隣接する上記画素ＴＦＴ７０が配置されていない画素配置領域４６Ｂへ至り、当該隣接する画素配置領域４６Ｂ内に広がっている。すなわち、当該画素電極５２は略Ｌ字型をしている（図では、上下反転したＬ字型）。また、Ｌ字型の画素電極５２において、画素ＴＦＴ７０が配置されていない画素配置領域４６Ｂ内の部分は、２個の画素ＴＦＴ７０が配置された画素配置領域４６Ｂ内に配置された上記画素電極５２よりも、ドレイン配線４６の延在方向に長く、このため広い。なお、図面では、略Ｌ字型の画素電極５２のエッジが、ドレイン配線４６を跨ぐ部分を除いて、ドレイン配線４６に重なっていない場合を例示しているが、ドレイン配線４６に重なる大きさにしてもよい。

２個の画素ＴＦＴ７０が配置された画素配置領域４６Ｂには、２個の保持容量７２がドレイン配線４６の配列方向に並んで配置されている。保持容量７２は画素ＴＦＴ７０とドレイン配線４６の延在方向に並んで配置されている。

ブラックマトリクス６２は、例えばクロムと酸化クロムとの積層膜で構成され、対向基板に設けられている。ブラックマトリクス６２は、隣接する画素電極５２間に設けられ、各画素配置領域４６Ｂに対応して、開口部６２Ｐ１または開口部６２Ｐ２を有して設けられている。この場合、ブラックマトリクス６２は各ドレイン配線４６に重ねてかつ沿って設けられている。一方の開口部６２Ｐ１は、上記２個の画素ＴＦＴ７０が配置された画素配置領域４６Ｂに画素電極５２に対応して設けられ、画素Ｐ１の輪郭を規定している。他方の開口部６２Ｐ２は、画素ＴＦＴ７０が配置されていない画素配置領域４６Ｂに画素電極５２に対応して設けられ、画素Ｐ２の輪郭を規定している。液晶パネル３０Ｔでは、ブラックマトリクス６２は、上記２個の画素ＴＦＴ７０および略Ｌ字型の画素電極５２のうちで上記２個の画素ＴＦＴ７０が配置された画素配置領域４６Ｂ内の部分にも設けられており、このため、開口部Ｐ２の方が、すなわち画素Ｐ２の方が大きい。

ドレイン配線４６、ゲート配線４０、保持容量配線４２、およびソース電極４８は、ブラックマトリクスと同等に遮光性があり、ブラックマトリクスとともに画素の開口部を規定することもできる。

液晶パネル３０Ｔについて画素ＴＦＴ７０および保持容量７２を総称して画素素子部と呼ぶとき、画素Ｐ２用の画素素子部は、画素Ｐ１用の画素素子部とともに、画素Ｐ１が配置された画素配置領域４６Ｂに設けられている。すなわち、画素Ｐ２用の画素素子部はドレイン配線４６に対して（当該配線４６を基準にして）画素Ｐ１の側に配置され、画素Ｐ２の側には配置されていない。このため、画素Ｐ２用の画素素子部が画素Ｐ２を遮光することがない。画素Ｐ２（すなわち開口部６２Ｐ２）を遮光するのは図示の例では当該画素Ｐ２に重なっているゲート配線４０および保持容量配線４２だけであり、画素Ｐ２の開口面積は、画素Ｐ１よりも広く、また、従来の液晶パネル１３０Ｔと比較して増加する。

色度調整等のために画素Ｐ１の開口面積を所定比率で画素Ｐ２の開口面積よりも低減する場合、液晶パネル３０Ｔによれば上記のように画素Ｐ２の開口面積が増加するので、従来の色度調整方法（図１８（ｂ）参照）と比較して、画素Ｐ１の開口面積の低減量が少なくて済む。したがって、液晶パネル全体での輝度を低下させることなく、色度調整等をすることができる。あるいは、従来の色度調整方法と比較して、液晶パネル全体での輝度を向上させることが可能になる。

図６に本発明に係る液晶パネルの他の一例であるＦＦＳモード液晶パネル３０Ｆについてアレイ基板３２Ｆを説明する断面図を示し、図７〜図１０に液晶パネル３０Ｆの表示領域の４画素分を説明する平面図（レイアウト図）を示す。なお、図６は図７中の６−６線における断面図にあたる。

液晶パネル３０Ｆは、対向配置されたアレイ基板３２Ｆと不図示の対向基板と間に不図示の液晶が封入された構成を有している。液晶パネル３０Ｆでは、アレイ基板３２Ｆの画素電極５２と共通電極６０との間の電界によって液晶の配向状態が制御されて、画素の明るさが調整される。

まず、図６を参照しつつ、アレイ基板３２Ｆの断面構造を説明する。

アレイ基板３２Ｆは、上記アレイ基板３２Ｔ（図２参照）から保持容量配線４２すなわち保持容量７２を取り除き、上記アレイ基板３２Ｔに対して共通電極配線５４と、共通電極用中継電極５６と、ＦＦＳ絶縁膜５８と、共通電極６０とを追加した構成を有している。

共通電極配線５４は、例えばゲート配線４０と同じ材料で構成され、ゲート絶縁膜３８上に配置され層間絶縁膜４４に覆われている。層間絶縁膜４４には共通電極配線５４へ至るコンタクトホールが設けられている。共通電極用中継電極５６は、例えばドレイン配線４６と同じ材料で構成され、層間絶縁膜４４上に配置されているとともに上記コンタクトホールを介して共通電極配線５４に接触している。

ＦＦＳ絶縁膜５８は、例えば窒素シリコンで構成され、画素電極５２を覆って平坦化膜５０上に配置されている。平坦化膜５０には共通電極用中継電極５６へ至るコンタクトホールが設けられており、当該コンタクトホールの側壁上にもＦＦＳ絶縁膜５８が設けられている。共通電極６０は、例えばＩＴＯ等の透明導電材料で構成され、ＦＦＳ絶縁膜５８上に配置されているとともに上記コンタクトホールを介して共通電極用中継電極５６に接触している。共通電極６０は、ＦＦＳ絶縁膜５８を介して画素電極５２に対向して設けられ、画素電極５２に対向する部分に複数のスリットを有している。当該スリットを介した画素電極５２と共通電極６０との間の電界によって液晶の配向状態が制御される。

次に、図７〜図１０を参照しつつ、液晶パネル３０Ｆの表示領域の４画素分の平面視構造（レイアウト）を説明する。なお、わかりやすくするために、図７には図８から画素電極５２を取り除いた状態を図示し、図８には図９から共通電極６０を取り除いた状態を図示し、図９には図１０からブラックマトリクス６２を取り除いた状態を図示し、図７〜図１０では基板３４等を省略し、図８等では画素電極５２を太い一点鎖線で図示し、図９等では共通電極６０を太い実線で図示している。

液晶パネル３０Ｆでは、上記液晶パネル３０Ｔと同様に、２個の画素ＴＦＴ７０が配置された画素配置領域４６Ｂと画素ＴＦＴ７０が配置されていない画素配置領域４６Ｂとが交互に並んでおり、一方の（図中では左側の）画素ＴＦＴ７０に接続された画素電極５２はその全体が上記２個の画素ＴＦＴ７０が配置された画素配置領域４６Ｂ内に設けられ、他方の（図中では右側の）画素ＴＦＴ７０に接続された画素電極５２は、当該画素ＴＦＴ７０が接続されたドレイン配線４６を跨いで、隣接する両画素配置領域４６Ｂに渡って設けられている。共通電極６０は、各画素配置領域４６Ｂに画素電極５２に重ねて設けられている。図示では共通電極６０を各画素配置領域４６Ｂに設けた場合を例示しているが、隣接する複数の画素Ｐ１，Ｐ２、さらには全ての画素Ｐ１，Ｐ２に共通に共通電極を設けてもよく、この場合には各画素Ｐ１，Ｐ２に共通電極配線５４および共通電極用中継電極５６を設けなくてもよい。ブラックマトリクス６２は、上記液晶パネル３０Ｔの場合と同様に設けられているが、図示では画素配置領域４６Ｂ内に設けられた２個の画素ＴＦＴ７０には重なっておらず２つの開口部６２Ｐ１，６２Ｐ１が同じ形状および大きさの場合を例示している。

液晶パネル３０Ｆについて画素ＴＦＴ７０を画素素子部と呼ぶとき、画素Ｐ２用の画素素子部は、画素Ｐ１用の画素素子部とともに、画素Ｐ１が配置された画素配置領域４６Ｂに設けられている。このため、上記液晶パネル３０Ｔと同様に、液晶パネル全体での輝度を低下させることなく、色度調整等をすることができる。あるいは、従来の色度調整方法と比較して、液晶パネル全体での輝度を向上させることが可能になる。

なお、上記では画素素子部が画素ＴＦＴ７０を含んで構成される場合および保持容量７２をさらに含んで構成される場合を例示したが、画素に対して他の素子が設けられる場合には当該他の素子も、隣接する画素配置領域４６Ｂへ移動させる画素素子部に含めることもできる。

また、上記では画素ＴＦＴ７０が半導体層３６のソースとドレインとの間にゲート電極を２個設けた場合に相当する構造を例示したが、画素ＴＦＴ７０として一般的なＴＦＴ、すなわちゲート配線４２がソースとドレインとの間で半導体層３６に１回交差する構成のＴＦＴを用いることもできる。また、画素ＴＦＴ７０に代えて、他のスイッチング素子、例えばＭＩＭ（Metal Insulator Metal）素子を用いてもよい。なお、上記スイッチング素子としてＴＦＴを用いたアレイ基板は、ＴＦＴ基板とも呼ばれる。

また、上記では液晶パネル３０Ｔ，３０Ｆが赤（Ｒ）、緑（Ｇ）、青（Ｂ）およびシアン（Ｃ）の４色によるカラー表示を行う場合を例示したが、これらの色に限定されるものではなく、また、表示色の数は４色に限定されない。

また、４色の着色領域で１画素を構成する場合、４色の着色領域は、波長に応じて色相が変化する可視光領域（３８０〜７８０ｎｍ）のうち、青系の色相の着色領域、赤系の色相の着色領域と、青から黄までの色相の中で選択された２種の色相の着色領域からなる。ここで系と用いているが、例えば青系であれば純粋の青の色相に限定されるものでなく、青紫や青緑等を含むものである。赤系の色相であれば、赤に限定されるものでなく橙を含む。また、これら着色領域は単一の着色層で構成されてもよいし、複数の異なる色相の着色層を重ねて構成されてもよい。また、これら着色領域は色相で述べているが、当該色相は、彩度、明度を適宜変更し、色を設定し得るものである。

具体的な色相の範囲は、青系の色相の着色領域は、青紫から青緑であり、より好ましくは藍から青である。赤系の色相の着色領域は、橙から赤である。青から黄までの色相で選択される一方の着色領域は、青から緑であり、より好ましくは青緑から緑である。青から黄までの色相で選択される他方の着色領域は、緑から橙であり、より好ましくは緑から黄である。または、緑から黄緑である。

ここで、各着色領域は、同じ色相を用いることはない。例えば、青から黄までの色相で選択される２つの着色領域で緑系の色相を用いる場合は、他方は一方の緑に対して青系または黄緑系の色相を用いる。

これにより、従来のＲＧＢの着色領域よりも広範囲の色再現性を実現することができる。

広範囲の色再現性を色相で述べたが、以下に、着色領域を透過する波長で表現する。

青系の着色領域は、波長のピークが４１５〜５００ｎｍにある着色領域、好ましくは、４３５〜４８５ｎｍにある着色領域である。赤系の着色領域は、波長のピークが６００ｎｍ以上にある着色領域で、好ましくは、６０５ｎｍ以上にある着色領域である。青から黄までの色相で選択される一方の着色領域は、波長のピークが４８５〜５３５ｎｍにある着色領域で、好ましくは、４９５〜５２０ｎｍにある着色領域である。青から黄までの色相で選択される他方の着色領域は、波長のピークが５００〜５９０ｎｍにある着色領域、好ましくは５１０〜５８５ｎｍにある着色領域、または５３０〜５６５ｎｍにある着色領域である。

次に、ｘ、ｙ色度図で表現する。青系の着色領域は、ｘ≦０．１５１、ｙ≦０．０５６にある着色領域であり、好ましくは、０．１３４≦ｘ≦０．１５１、０．０３４≦ｙ≦０．０５６にある着色領域である。赤系の着色領域は、０．６４３≦ｘ、ｙ≦０．３３３にある着色領域であり、好ましくは、０．６４３≦ｘ≦０．６９０、０．２９９≦ｙ≦０．３３３にある着色領域である。青から黄までの色相で選択される一方の着色領域は、ｘ≦０．１６４、０．４５３≦ｙにある着色領域であり、好ましくは、０．０９８≦ｘ≦０．１６４、０．４５３≦ｙ≦０．７５９にある着色領域である。青から黄までの色相で選択される他方の着色領域は、０．２５７≦ｘ、０．６０６≦ｙにある着色領域であり、好ましくは、０．２５７≦ｘ≦０．３５７、０．６０６≦ｙ≦０．６７０にある着色領域である。

液晶パネル３０Ｔ，３０Ｆに対してバックライト光を照射するバックライトとして、ＲＧＢの光源としてのＬＥＤ（Light Emitting Diode）、蛍光管、有機ＥＬ（Electro Luminescence）を用いてもよい。または白色光源を用いてもよい。なお、白色光源は青の発光体とＹＡＧ蛍光体（イットリウム・アルミニウム・ガーネット系蛍光体）により生成される白色光源でもよい。

ＲＧＢ光源としては、以下のものが好ましい。すなわち、Ｂの光源は波長のピークが４３５ｎｍ〜４８５ｎｍにあるものが好ましい。Ｇの光源は波長のピークが５２０ｎｍ〜５４５ｎｍにあるものが好ましい。Ｒの光源は波長のピークが６１０ｎｍ〜６５０ｎｍにあるものが好ましい。

そして、ＲＧＢ光源の波長によって、上記カラーフィルタを適切に選定すれば、より広範囲の色再現性を得ることができる。

また、波長が例えば、４５０ｎｍと５６５ｎｍにピークがあるような、複数のピークを持つ光源を用いてもよい。

また、上記４色の着色領域の構成の例として、以下のものが挙げられる。すなわち、色相が、赤、青、緑、シアン（青緑）の着色領域、色相が、赤、青、緑、黄の着色領域、色相が、赤、青、深緑、黄の着色領域、色相が、赤、青、エメラルド、黄の着色領域、色相が、赤、青、深緑、黄緑の着色領域、または、色相が、赤、青緑、深緑、黄緑の着色領域が挙げられる。

本発明に係る液晶パネルの画素を説明する模式図である。 本発明の実施形態に係るＴＮモード液晶パネルを説明する断面図である。 本発明の実施形態に係るＴＮモード液晶パネルを説明する平面図である。 本発明の実施形態に係るＴＮモード液晶パネルを説明する平面図である。 本発明の実施形態に係るＴＮモード液晶パネルを説明する平面図である。 本発明の実施形態に係るＦＦＳモード液晶パネルを説明する断面図である。 本発明の実施形態に係るＦＦＳモード液晶パネルを説明する平面図である。 本発明の実施形態に係るＦＦＳモード液晶パネルを説明する平面図である。 本発明の実施形態に係るＦＦＳモード液晶パネルを説明する平面図である。 本発明の実施形態に係るＦＦＳモード液晶パネルを説明する平面図である。 従来のＴＮモード液晶パネルを説明する平面図である。 従来のＴＮモード液晶パネルを説明する平面図である。 従来のＴＮモード液晶パネルを説明する平面図である。 従来のＦＦＳモード液晶パネルを説明する平面図である。 従来のＦＦＳモード液晶パネルを説明する平面図である。 従来のＦＦＳモード液晶パネルを説明する平面図である。 従来のＦＦＳモード液晶パネルを説明する平面図である。 従来の色度調整方法を説明する模式図である。

符号の説明

３０Ｔ，３０Ｆ 液晶パネル、４６ ドレイン配線、７０ 画素ＴＦＴ、７２ 保持容量、Ｐ１，Ｐ２ 画素。

Claims (9)

1. 隣接する第１の表示色を表示する第１画素と前記第１の表示色とは異なる第２の表示色を表示する第２画素との間に延在するドレイン配線と、
   前記ドレイン配線に対して前記第１画素の側に設けられた前記第１画素用の第１トランジスタと、
   前記第２画素用の第２トランジスタと、
   前記第１画素用の第１画素電極と、
   前記第２画素用の第２画素電極と、
   を備え、
   前記第２画素用の第２トランジスタは前記第１トランジスタとともに前記ドレイン配線に対して前記第１画素の側に設けられ、
   前記第１画素電極は前記ドレイン配線に対して前記第１画素の側において前記第１トランジスタに接続され、前記第２画素電極は前記ドレイン配線を跨いで前記第１画素の側に広がり、前記ドレイン配線に対して前記第１画素の側において前記第２トランジスタに接続されていることを特徴とする液晶パネル。
2. 請求項１に記載の液晶パネルであって、
   前記ドレイン配線と交差する方向に延在するゲート配線をさらに備え、
   前記第１トランジスタおよび前記第２トランジスタのそれぞれのソースおよびドレインは前記ゲート配線に対し一方側に設けられていることを特徴とする液晶パネル。
3. 請求項１に記載の液晶パネルであって、
   前記ドレイン配線と交差する方向に延在するゲート配線をさらに備え、
   前記第１トランジスタのソースおよびドレインは前記ゲート配線に対し一方側に設けられ、前記第２トランジスタのソースおよびドレインは前記ゲート配線に対し他方側に設けられていることを特徴とする液晶パネル。
4. 請求項２に記載の液晶パネルであって、
   前記ドレイン配線に対して前記第１画素の側に設けられた前記第１画素用の第１保持容量と、
   前記第１保持容量とともに前記ドレイン配線に対して前記第１画素の側に設けられた前記第２画素用の第２保持容量と、
   をさらに備え、
   前記第１保持容量および前記第２保持容量は前記ゲート配線に対し一方側に設けられていることを特徴とする液晶パネル。
5. 請求項１から請求項３のいずれかに記載の液晶パネルであって、
   前記第１画素用の第１共通電極と、
   前記第２画素用の第２共通電極と、
   をさらに備え、
   前記第１画素電極および前記第１共通電極は絶縁膜を介して第１保持容量を形成し、前記第２画素電極および前記第２共通電極は絶縁膜を介して第２保持容量を形成していることを特徴とする液晶パネル。
6. 請求項１から請求項５のいずれかに記載の液晶パネルであって、
   前記第１画素は前記第２画素よりも強度の強い波長を含む表示色を表示する画素であることを特徴とする液晶パネル。
7. 請求項１から請求項５のいずれかに記載の液晶パネルであって、
   前記第１画素はシアンまたは緑の表示色を表示する画素であることを特徴とする液晶パネル。
8. 請求項７に記載の液晶パネルであって、
   前記第２画素は赤または青の表示色を表示する画素であることを特徴とする液晶パネル。
9. 請求項１に記載の液晶パネルであって、
   前記第１トランジスタと前記第１画素電極との間および前記第２トランジスタと前記第２画素電極との間には平坦化膜が設けられ、
   前記第１画素電極は前記ドレイン配線に対して前記第１画素の側に配置された前記平坦化膜のコンタクトホールを介して前記第１トランジスタに接続され、
   前記第２画素電極は前記ドレイン配線に対して前記第１画素の側に配置された前記平坦化膜のコンタクトホールを介して前記第２トランジスタに接続されていることを特徴とする液晶パネル。

Images