WO2015024559A1 - VERFAHREN ZUR HERSTELLUNG POLYKRISTALLINER, 3D-STRUKTUREN AUFWEISENDER SILIZIUMSCHICHTEN GLEICHMÄßIGER DICKE - Google Patents

VERFAHREN ZUR HERSTELLUNG POLYKRISTALLINER, 3D-STRUKTUREN AUFWEISENDER SILIZIUMSCHICHTEN GLEICHMÄßIGER DICKE Download PDF

Info

Publication number
WO2015024559A1
WO2015024559A1 PCT/DE2014/100294 DE2014100294W WO2015024559A1 WO 2015024559 A1 WO2015024559 A1 WO 2015024559A1 DE 2014100294 W DE2014100294 W DE 2014100294W WO 2015024559 A1 WO2015024559 A1 WO 2015024559A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
silicon
silicon layer
substrate
thickness
Prior art date
Application number
PCT/DE2014/100294
Other languages
English (en)
French (fr)
Inventor
Daniel Amkreutz
Veit PREIDEL
Tobias SONTHEIMER
Bernd Rech
Christiane BECKER
Original Assignee
Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh filed Critical Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh
Priority to EP14783764.5A priority Critical patent/EP3036756A1/de
Publication of WO2015024559A1 publication Critical patent/WO2015024559A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0236—Special surface textures
    • H01L31/02363—Special surface textures of the semiconductor body itself, e.g. textured active layers

Definitions

  • the invention relates to a method for producing polycrystalline silicon layers of uniform thickness having SD structures, wherein the 3D structures have a height of up to 30 ⁇ m.
  • the company SCHOTT manufactures structured glass substrates u.a. by means of NIL
  • DE 10 201 1 1 1 1 629 A1 describes a process for producing periodic crystalline silicon nanostructures, in particular photonic crystals, in which first a periodic structure is produced on a substrate and silicon is applied thereto by means of a directional deposition process. Subsequently, the deposited silicon layer is treated thermally at temperatures between 570 ° C and 1 .400 ° C for the purpose of solid phase crystallization. In the process resulting porous areas are removed in a wet chemical etching step, whereby in Result but no uniform coverage of the structure with the
  • Silicon layer is achieved.
  • the silicon layer is covered with a thin layer of another material and then in a zone melting process
  • the thin layer may be formed of silicon dioxide, for example. After crystallization, the silicon layer has large monocrystalline regions. The cover layer is then removed, and the exposed crystallized silicon layer can then be further epitaxially thickened. Zone melting by means of laser or electron beam are known to the person skilled in the art (see, for example, DE 42 29 702 C2 and WO95 / 20694 A1). The crystallization process described in DE 42 29 702 C2 describes as an advantage that the surface roughness of the silicon layer is leveled during the process.
  • the production of a field-effect transistor also includes method steps for the formation of monocrystalline silicon sections corresponding to the desired structure of the
  • the desired structure refers here to structures for realizing the functions of a
  • a cover layer is applied to a polycrystalline silicon layer and the silicon layer by scanning a
  • Electron beam point source recrystallized.
  • a uniform thickness of the resulting monocrystalline silicon layer or the monocrystalline silicon sections is not required for the further manufacturing process of a field effect transistor in this solution, since in subsequent steps, the desired thickness of the silicon layer is produced by surface grinding or etching.
  • a substrate for a superficially structured surface electrode is specified, in which the surface structure of the
  • Electrode layer is indirectly generated via a deposited with nanoscale surface structure lower layer. Then it is the
  • Electrode layer conformally deposited. Liquid-phase crystallization of the absorber layer adjacent to the electrodes is not possible in this arrangement.
  • the semiconductor device described in US 2007/0034251 A1 has zones of different oxygen concentration in the approximately 700 ⁇ m thick semiconductor layer, these zones having at least one depth / height to the underlying surface of at least 75 ⁇ m (up to 200 ⁇ m).
  • the object of the invention is now a process for the preparation
  • polycrystalline silicon layers having 3D structures which have a uniform thickness.
  • melt crystallization of the silicon layers and the use of inhomogeneous energy sources should be possible.
  • the 3D structures should be able to be used in particular for further processing for the generation of light capture structures.
  • the invention provides, first to introduce any structure in the nm range in a substrate or in a deposited on a substrate layer, then a silicon layer - amorphous or polycrystalline - with a thickness of 10 nm to 50 ⁇ , in particular from 1 ⁇ to 10 ⁇ , structurally conforming to the structured surface - for example by means of
  • the silicon layer is crystallized by liquid phase crystallization, with a power density between 20 W / cm and 200 W / cm having electron beam line source with a
  • Silicon layer is guided.
  • this variance is reduced to a value that was previously achieved only with beam sources that have a homogeneity ⁇ 1%. This results in a significant cost advantage on the plant side.
  • a uniform energy input can thus be adjusted in the silicon layer to be crystallized, whereby an increase in the uniformity of the layer thickness of
  • crystallized silicon film is effected.
  • the surface of the silicon layer facing away from the substrate is restructured before application of the cover layer (eg by means of etching).
  • the inventive method also includes the possibility that
  • structured silicon layer is important z. B. for further processing into solar cells, since this is a surface component and the electronic quality of the component is dependent on constant material parameters over the entire active area.
  • Embodiments of the invention with respect to the 3D structure provide a periodic structure and / or a structure with an autocorrelation length between 10 nm and 30 ⁇ m and an amplitude between 100 nm and 30 ⁇ m in the substrate or in the layer applied to the substrate contribute.
  • the method according to the invention can also be applied to a planar substrate or to a layer with a planar surface.
  • cover layer can be applied with regions of different thickness.
  • a barrier layer on the substrate may be necessary. This is then applied with a thickness of 10 nm to 10 ⁇ .
  • a material for the barrier layer may be silicon oxide, silicon nitride, silicon carbide or combinations thereof as well
  • Refractory metals metal nitrides or metal oxides can be used.
  • barrier layer and cover layer can be the same, since a high temperature stability is required for both layers. Differences may be in thickness.
  • the barrier layer can also be several ⁇ thick, the top layer i.d.R. however, ⁇ 1 ⁇ .
  • wetting layer are applied because a direct crystallization of the silicon layer on SiOx / SiN x was not possible due to the inhomogeneity of the source and the beam width. This is not necessary with the method according to the invention. If, in the method according to the invention, the desired structure with heights of up to 30 ⁇ m is introduced into a layer applied to the substrate, this layer can also be the barrier layer.
  • quartz glass as a substrate does not require a barrier layer.
  • the inventive method also includes the selection of the thickness of the cover layer in such a way that they simultaneously meets the requirements of
  • Antireflection coating or a mirrored layer corresponds.
  • the thickness is typically between 80 nm and 100 nm for this purpose. Thus, removal of the cover layer for further processing would no longer be possible
  • Fig. 1 an SEM image of a crystallized without topcoat
  • Fig. 2 an SEM image of a crystallized with a cover layer
  • FIG. 3 Absorption curves for planar and bilateral structured.
  • Cover layer crystallized silicon layer on a planar substrate 5 is a diagram showing the dependence of the energy density of the
  • Crystallizing beam used by the thickness of the cover layer shows.
  • the barrier layer serves to increase the purity of the silicon layer by preventing the outdiffusion of impurities. Such deposition processes are used with which the texture of the substrate is transferred to the silicon layer to be crystallized.
  • the cover layer Since the melting point of the cover layer is higher than that of the silicon layer, the cover layer remains solid during crystallization, and the
  • an electron beam with an energy of 1 J / mm 2 is linearly guided over the layer stack for crystallization, the layer stack is melted at a pulling rate of 1 cm / s and thus crystallized.
  • a gradient in the thickness of the cover layer is produced, a temperature gradient occurs in the silicon layer and thus a change in the energy input.
  • a temperature gradient occurs in the silicon layer and thus a change in the energy input.
  • particularly large homogeneous crystals can be achieved in the drawing direction during crystallization.
  • the cover layer can be removed wet-chemically to complete the processing of the device.
  • FIG. 1 shows an SEM image of the side view of a silicon layer which has crystallized without a cover layer and which has a thickness of 0.7 mm Glass substrate was applied.
  • the glass substrate has a sol-gel structure with a height of 800 nm.
  • a 200 nm thick SiO x barrier layer and then a 50 nm thick SiC x layer were deposited as a wetting aid during the crystallization process.
  • the silicon layer to be crystallized is then applied in a thickness of 6 ⁇ and crystallized with a linear electron beam with a power of about 60 W / cm and at a pulling rate of 6 mm / s.
  • FIG. 2 shows, for comparison, an SEM image of a crystallized layer provided with a 200 nm thick conformally deposited SiO 2 cover layer
  • Fig. 3 shows absorption curves of both sides structured and planar silicon layers in comparison.
  • the silicon layers were produced as described for FIGS. 1 and 2.
  • the silicon layer has a structure identical on both sides. Visible is the improvement in absorption in the case of bilateral structuring (upper solid and dashed curves) - whereby Licheinfang Modellen were formed - compared to a planar surface of the silicon layer.
  • Fig. 4 shows a similar comparison, but for a planar substrate.
  • the upper part of the figure shows the silicon layer crystallized by means of an electron beam without a cover layer, which is 1. 1 mm thick on a planar surface
  • Silicon layer since the emission current of the electron beam along the scanned lines is not constant. This emission profile is formed in the crystallized silicon layer. In contrast, the lower image shows a uniform surface, indicating a good uniformity in the thickness of the silicon layer. This could be ensured by the application of a 200 nm thick SiO 2 cover layer, since the cover layer adapts the heat input into the silicon layer.
  • Fig. 5 shows a diagram in which the energy density of the jet used in the crystallization is plotted on the thickness of the cover layer.
  • the lower curve indicates the minimum energy required to reach long, macroscopic grains. Below this energy, only crystals up to a size of 20 ⁇ m are formed by partial melting.
  • the upper curve represents the maximum permissible energy input, beyond which the layer system is destroyed. The usable process area is shown between the curves accordingly.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

Bei dem Verfahren zur Herstellung polykristalliner, 3D-Strukturen aufweisender Siliziumschichten gleichmäßiger Dicke, wobei die 3D-Strukturen eine Höhe von bis zu 30 μιη aufweisen, werden mindestens die folgenden Verfahrensschritte ausgeführt: Einbringen einer beliebigen Struktur im nm-Bereich in ein Substrat oder in eine auf einem Substrat aufgebrachte Schicht, anschließendes strukturkonformes Aufbringen einer Siliziumschicht mit einer Dicke von 10 nm bis 50 μιη auf die strukturierte Oberfläche, darauf Aufbringen einer 10 nm bis 50 μιη dicken Deckschicht auf die Siliziumschicht, wobei die Deckschicht einen höheren Schmelzpunkt als die Siliziumschicht aufweist, und abschließendes Kristallisieren der Siliziumschicht mittels Flüssigphasenkristallisation, wobei eine eine Leistungsdichte zwischen 20 W/cm und 200 W/cm aufweisende Elektronenstrahl-Linienquelle mit einer Ziehgeschwindigkeit von bis zu 10 mm/s oder ein Laserstrahl linienformig über die Siliziumschicht geführt wird.

Description

Bezeichnung
Verfahren zur Herstellung polykristalliner, 3D-Strukturen aufweisender Siliziumschichten gleichmäßiger Dicke
Beschreibung
Die Erfindung betrifft ein Verfahren zur Herstellung polykristalliner, SD- Strukturen aufweisender Siliziumschichten gleichmäßiger Dicke, wobei die 3D-Strukturen eine Höhe von bis zu 30 μιη aufweisen.
Dem Stand der Technik nach sind - hier nur beispielhaft genannt - zur
Erzeugung von 3D-Strukturen in einer Siliziumschicht das nasschemische Ätzen oder Trockenätzen, das Sandstrahlen, das Schleifen, das Strukturieren mittels Laser oder die Erzeugung der Struktur auf einem lackbeschichteten Substrat mit anschließender Übertragung dieser Struktur in die Siliziumschicht mittels Elektronenstrahl bekannt.
Die Firma SCHOTT stellt strukturierte Glassubstrate u.a. mittels NIL
(Nanolmprint-Lithografie)-Technologie, einer mechanischen
Nanoprägetechnik, her. Darauf können dann die weiteren Schichten aufgebracht werden.
In DE 10 201 1 1 1 1 629 A1 ist ein Verfahren zur Herstellung periodischer kristalliner Silizium-Nanostrukturen, insbesondere photonischer Kristalle, beschrieben, bei dem zunächst eine periodische Struktur auf einem Substrat erzeugt und darauf Silizium mittels eines gerichteten Abscheideverfahrens aufgebracht wird. Anschließend wird die abgeschiedene Siliziumschicht zwecks Festphasenkristallisation thermisch bei Temperaturen zwischen 570 °C und 1 .400 °C behandelt. Bei dem Verfahren entstandene poröse Gebiete werden in einem nasschemischen Ätzschritt entfernt, wodurch im Ergebnis aber keine gleichmäßige Bedeckung der Struktur mit der
Siliziumschicht erreicht wird.
Polykristalline Halbleiter-Bauelemente sollten für einen akzeptablen
Wirkungsgrad große kristalline Bereiche oder polykristalline Schichten aufweisen, deren Korngröße größer als die Schichtdicke selbst ist. Um dies zu erreichen ist bekannt, zunächst eine amorphe oder kristalline Silizium-Schicht abzuscheiden, in einem zweiten Schritt aufzuschmelzen und zu
(re)kristallisieren, damit sich große Körner in der Silizium-Schicht bilden.
Nachteilig dabei ist, dass sich wegen der hohen Oberflächenspannung von Silizium die Schmelze auf dem Substrat zusammenzieht. Um dieses
Zusammenziehen zu vermeiden, wird dem Stand der Technik nach die Silizium-Schicht mit einer dünnen Schicht aus einem anderen Material abgedeckt und anschließend in einem Zonenschmelz-Prozess
aufgeschmolzen und kristallisiert. Die dünne Schicht kann beispielsweise aus Siliziumdioxid gebildet sein. Nach der Kristallisation weist die Silizium-Schicht große einkristalline Bereiche auf. Die Deckschicht wird danach entfernt, die freigelegte kristallisierte Siliziumschicht kann dann weiter epitaktisch verdickt werden. Zonenschmelzverfahren mittels Laser oder Elektronenstrahl sind dem Fachmann bekannt (s. beispielsweise DE 42 29 702 C2 und WO95/20694 A1 ). Bei dem in DE 42 29 702 C2 beschriebenen Kristallisationsprozess wird als Vorteil beschrieben, dass während des Prozesses die Oberflächen- rauigkeit der Siliziumschicht eingeebnet wird.
In Appl. Phys. Lett. 47 (2), 15 July 1985, 157-159 wird über ein Verfahren zur Verbesserung der Kristallperfektion während des Zonenschmelzens einer mit einer SiO2-Schicht abgedeckten Silizium-Schicht berichtet. Bei Versuchen wurde nämlich festgestellt, dass in die Abdeckschicht eingebrachte Schlitze die Rekristallisation der darunterliegenden Siliziumschicht verbessern. Es wird vermutet, dass die eingebrachten Schlitze die Flexibilität der Deckschicht während des Schmelzens erhöhen und so das Zusammenziehen der
Schmelze verringern. Außerdem können Verunreinigungen (erwähnt wird überschüssiger Sauerstoff in der Schmelze) vor der Rekristallisation entweichen.
Die Herstellung eines Feldeffekttransistors, wie sie in DE 689 16 401 T2 beschrieben ist, umfasst auch Verfahrensschritte zur Ausbildung einkristalliner Silizium-Abschnitte entsprechend der gewünschten Struktur des
herzustellenden Feldeffekttransistors. Die gewünschte Struktur bezieht sich hierbei auf Strukturen zur Realisierung der Funktionen eines
Feldeffekttransistors. Dabei wird auf eine polykristalline Siliziumschicht eine Deckschicht aufgebracht und die Siliziumschicht durch Rastern einer
Elektronenstrahl-Punktquelle rekristallisiert. Eine gleichmäßige Dicke der entstandenen einkristallinen Siliziumschicht bzw. der einkristallinen Silizium- Abschnitte ist für den weiteren Herstellungsprozess eines Feldeffekttransistors in dieser Lösung nicht gefordert, da in Folgeschritten die gewünschte Dicke der Siliziumschicht durch Planschleifen oder Ätzen erzeugt wird.
In DE 10 2010 030 301 A1 ist ein Substrat für eine oberflächlich strukturierte Flächenelektrode angegeben, bei dem die Oberflächenstruktur der
Elektrodenschicht indirekt über eine mit nanoskaliger Oberflächenstruktur abgeschiedene Unterschicht erzeugt wird. Darauf ist dann die
Elektrodenschicht konform abgeschieden. Eine Flüssigphasenkristallisation der zu den Elektroden benachbarten Absorberschicht ist in dieser Anordnung nicht möglich.
Das in US 2007/0034251 A1 beschriebene Halbleiter-Bauelement weist in der ca. 700 μιη dicken Halbleiterschicht Zonen unterschiedlicher Sauerstoff- Konzentration auf, wobei diese Zonen mindestens eine Tiefe/Höhe zur darunterliegenden Oberfläche von mindestens 75 μιη (bis 200 μιη) aufweisen.
Bei dem in DE 100 05 484 B4 beschriebenen Verfahren zum Ausbilden einer gleichmäßigen dünnen kristallisierten Schicht, das den nächsten Stand der Technik für die Erfindung bildet, ist die oben erwähnte Deckschicht durch eine eigensteife abnehmbare Abdeckung (Quarzplatte) ersetzt. Diese Abdeckung wird vor der Kristallisation auf die Siliziumschicht aufgelegt, nach erfolgter Kristallisation entfernt und kann wieder verwendet werden. 3D-Strukturen in der zu kristallisierenden Schicht sind nicht erwähnt.
Aufgabe der Erfindung ist es nun, ein Verfahren zur Herstellung
polykristalliner, 3D-Strukturen aufweisender Siliziumschichten anzugeben, die eine gleichmäßige Dicke aufweisen. Bei der Zonenschmelzkristallisation der Siliziumschichten soll auch der Einsatz inhomogener Energiequellen möglich sein. Die 3D-Strukturen sollen insbesondere bei der weiteren Prozessierung für die Erzeugung von Lichteinfangstrukturen verwendet werden können.
Die Aufgabe wird durch die Merkmale des Anspruchs 1 gelöst.
Die Erfindung sieht vor, zunächst eine beliebige Struktur im nm-Bereich in ein Substrat oder in eine auf einem Substrat aufgebrachte Schicht einzubringen, anschließend eine Siliziumschicht - amorph oder polykristallin - mit einer Dicke von 10 nm bis 50 μιη, insbesondere von 1 μιη bis 10μιη, auf die strukturierte Oberfläche strukturkonform - beispielsweise mittels
Elektronenstrahlaufdampfen, CVD und PVD sowie Spin- und Spraycoating oder Siebdruck - aufzubringen, darauf eine 10 nm bis 50 μιη, insbesondere eine 50 nm bis 1 μιη, dicke Deckschicht abzuscheiden, wobei die Deckschicht einen höheren Schmelzpunkt als die Siliziumschicht aufweist, und
abschließend die Siliziumschicht mittels Flüssigphasenkristallisation kristallisiert wird, wobei eine eine Leistungsdichte zwischen 20 W/cm und 200 W/cm aufweisende Elektronenstrahl-Linienquelle mit einer
Ziehgeschwindigkeit von bis zu 50 mm/s, vorzugsweise 3 mm/s bis 10 mm/s, oder ein Laserstrahl linienförmig über die Siliziumschicht über die
Siliziumschicht geführt wird.
Die meisten der für die Zonenschmelzkristallisation eingesetzten
kostengünstigen Strahlquellen weisen eine konstruktionsbedingte
Inhomogenität des Wärmeeintrags entlang der Länge des Strahls von -10% auf. Dieser lokal unterschiedliche Wärmeeintrag führt bei der Kristallisation zu einer Schwankung der Schichtdicke des Siliziumfilms von bis zu 30%, da das Silizium beginnt zusammenzulaufen. Werden nun die Materialien der
Deckschicht und ihre Dicke entsprechend ausgewählt, reduziert sich diese Varianz auf einen Wert, der bisher nur mit Strahlquellen, die eine Homogenität <1 % aufweisen, erreicht wurde. Hierdurch ergibt sich auf anlagentechnischer Seite ein deutlicher Kostenvorteil. Außerdem kann damit ein gleichmäßiger Energieeintrag in die zu kristallisierende Siliziumschicht eingestellt werden, wodurch eine Erhöhung der Gleichmäßigkeit der Schichtdicke des
kristallisierten Siliziumfilms bewirkt wird.
Durch die beidseitige Strukturierung der kristallisierten Siliziumschicht - die Struktur bleibt unter der Deckschicht erhalten - werden Lichteinfangstrukturen gebildet, die zu einer Verbesserung des Absorptionsverhaltens dieser Schicht im langwelligen Bereich führen.
Für bestimmte Anwendungszwecke kann es vorteilhaft sein, die Strukturen der beiden Oberflächen der Siliziumschicht unterschiedlich auszubilden.
Hierfür wird die dem Substrat abgewandte Oberfläche der Siliziumschicht vor dem Aufbringen der Deckschicht erneut strukturiert (z. B. mittels Ätzen).
Das erfindungsgemäße Verfahren umfasst auch die Möglichkeit, die
Oberfläche der auf einer planaren Fläche (des Substrats oder einer darauf angeordneten Schicht) aufgebrachten Siliziumschicht zu strukturieren und darauf die Deckschicht abzuscheiden. Eine gleichmäßige Dicke der
strukturierten Siliziumschicht ist wichtig z. B. für die weitere Prozessierung zu Solarzellen, da es sich hierbei um ein Flächenbauelement handelt und die elektronische Qualität des Bauteils auf konstante Materialparameter über die gesamte aktive Fläche angewiesen ist.
Ausführungsformen der Erfindung bezüglich der 3D-Struktur sehen vor, eine periodische Struktur und/oder eine Struktur mit einer Autokorrelationslänge zwischen 10 nm und 30 μιη und einer Amplitude zwischen 100 nm und 30 μιη in das Substrat oder in die auf das Substrat aufgebrachte Schicht einzubringen. Das erfindungsgemäße Verfahren ist aber auch auf ein planares Substrat bzw. auf eine Schicht mit planarer Oberfläche anwendbar.
Als Substrat wird in der Erfindung Glas oder Keramik oder eine Metallfolie verwendet.
Die folgenden Ausführungsformen betreffen die Deckschicht.
Dabei wird als Material für die Deckschicht SiNx oder SiCx oder SiOx oder eine
Kombination oder eine Mehrfachschicht aus diesen Materialien verwendet.
Außerdem kann die Deckschicht mit Bereichen unterschiedlicher Dicke aufgebracht werden.
Je nach Art des Substrats kann das Aufbringen einer Barriereschicht auf dem Substrat notwendig sein. Diese wird dann mit einer Dicke von 10 nm bis 10 μιη aufgebracht. Als Material für die Barriereschicht können Siliziumoxid, Siliziumnitrid, Siliziumcarbid oder Kombinationen hiervon sowie
Refraktärmetalle, Metallnitride oder Metalloxide verwendet werden.
Die Materialien für Barriereschicht und Deckschicht können gleich sein, da für beide Schichten eine hohe Temperaturstabilität erforderlich ist. Unterschiede können allerdings in der Dicke liegen. So kann die Barriereschicht auch mehrere μιη dick sein, die Deckschicht i.d.R. allerdings <1 μιη.
Da festgestellt wurde, dass das Aufbringen einer Deckschicht auch eine Vergrößerung des nutzbaren Parameterbereiches bei der Kristallisation bewirkt, ist es nun möglich, auch Materialien als Barriere einzusetzen, auf denen bisher nicht erfolgreich kristallisiert werden konnte. Bisher musste in den meisten Fällen dem Stand der Technik eine SiC-Schicht als
Benetzungsschicht aufgebracht werden, da eine direkte Kristallisation der Siliziumschicht auf SiOx/SiNx aufgrund der Inhomogenität der Quelle und der Strahlbreite nicht möglich war. Dies ist mit dem erfindungsgemäßen Verfahren nicht notwendig. Wird bei dem erfindungsgemäßen Verfahren die gewünschte Struktur mit Höhen von bis zu 30 μιη in eine auf dem Substrat aufgebrachte Schicht eingebracht, kann diese Schicht auch die Barriereschicht sein.
Die Verwendung von Quarzglas als Substrat erfordert beispielsweise keine Barriereschicht.
Das erfindungsgemäße Verfahren umfasst auch die Auswahl der Dicke der Deckschicht in der Art, dass sie gleichzeitig den Anforderungen einer
Antireflexionsschicht oder einer verspiegelten Schicht entspricht. Die Dicke liegt typischerweise hierfür zwischen 80 nm und 100 nm. Damit wäre ein Entfernen der Deckschicht für die weitere Prozessierung nicht mehr
notwendig. Das Entfernen der Deckschicht ist aber auch in einer weiteren Ausführungsform der Erfindung vorgesehen, wenn nämlich ein
Gesamtkonzept, beispielsweise eine Solarzelle mit HeteroÜbergang, verfolgt wird, das das Aufbringen von dünnen teils dotierten nicht temperaturstabilen Siliziumschichten auf dem Silizium erfordert.
Die Erfindung soll in folgendem Ausführungsbeispiel anhand von Figuren näher erläutert werden.
Dabei zeigen
Fig. 1 : eine SEM-Aufnahme einer ohne Deckschicht kristallisierten
Siliziumschicht,
Fig. 2: eine SEM-Aufnahme einer mit einer Deckschicht kristallisierten
Siliziumschicht,
Fig. 3: Absorptionskurven für planare und beidseitig strukturierte
Siliziumschichten,
Fig. 4: eine TEM-Aufnahme einer ohne (oberes Bild) und mit (unteres Bild)
Deckschicht kristallisierten Siliziumschicht auf einem planaren Substrat, Fig. 5: ein Diagramm, das die Abängigkeit der Energiedichte des beim
Kristallisieren verwendeten Strahls von der Dicke der Deckschicht zeigt.
Zunächst wird auf einem NIL-strukturierten Glas-Substrat eine S1O2- Barrierenschicht in einer Dicke von 200 nm, darauf eine 10 μιη dicke
Siliziumschicht und darauf eine 200 nm dicke SiO2-Deckschicht
strukturkonform abgeschieden. Weitere Möglichkeiten für die Erzeugung von 3D-Strukturen sind - beispielhaft genannt - Sandstrahlen, Schleifen, Ätzen, Fotolithografie. Die Barriereschicht dient der Erhöhung der Reinheit der Siliziumschicht durch Verhinderung der Ausdiffusion von Verunreinigungen. Es werden solche Abscheideprozesse eingesetzt, mit denen sich die Textur des Substrats auf die zu kristallisierende Siliziumschicht überträgt.
Da der Schmelzpunkt der Deckschicht höher ist als der der Siliziumschicht, bleibt die Deckschicht während der Kristallisation fest, und die
Oberflächenstruktur des Glases prägt sich durch den Kontakt SiO2:Si in die Siliziumschicht.
In diesem Ausführungsbeispiel wird für die Kristallisation ein Elektronenstrahl mit einer Energie von 1 J/mm2 linienförmig über den Schichtstapel geführt, der Schichtstapel mit einer Ziehgeschwindigkeit von 1 cm/s aufgeschmolzen und somit kristallisiert.
Wird nun zusätzlich ein Gradient in der Dicke der Deckschicht erzeugt, kommt es zur Ausbildung eines Temperaturgradienten in der Siliziumschicht und somit zu einem veränderten Energieeintrag. Dadurch können in Ziehrichtung bei der Kristallisation besonders große homogene Kristalle erzielt werden. Nach der Kristallisation kann die Deckschicht nass-chemisch entfernt werden, um die Prozessierung des Bauelements abzuschließen.
In Fig. 1 ist eine SEM-Aufnahme der Seitenansicht einer ohne Deckschicht kristallisierten Siliziumschicht zu sehen, die auf ein 0,7 mm dickes Glassubstrat aufgebracht wurde. Das Glassubstrat weist eine Sol-Gel-Struktur mit einer Höhe von 800 nm auf. Darauf wurde eine 200 nm dicke SiOx- Barriereschicht und dann eine 50 nm dicke SiCx-Schicht als Benetzungshilfe während des Kristallisationsprozesses abgeschieden. Die zu kristallisierende Siliziumschicht wird dann in einer Dicke von 6 μιη aufgebracht und mit einem linearen Elektronenstrahl mit einer Leistung von etwa 60 W/cm und bei einer Ziehgeschwindigkeit von 6 mm/s kristallisiert.
Fig. 2 zeigt zum Vergleich eine SEM-Aufnahme einer mit einer 200 nm dicken konform abgeschiedenen SiO2-Deckschicht versehenen kristallisierten
Siliziumschicht. Das Aufbringen einer Schicht zwecks Benetzungshilfe war hierfür nicht notwendig, die anderen Schichtparameter entsprechen denen des Schichtstapels für Figur 1 . Gut zu erkennen ist in Figur 2 der Erhalt der Struktur im Gegensatz zu Figur 1 , wo eine planare Oberfläche zu sehen ist.
Fig. 3 zeigt Absorptionskurven von beidseitig strukturierten und planaren Siliziumschichten im Vergleich. Die Siliziumschichten wurden - wie zu Fig. 1 bzw. 2 beschrieben - erzeugt. Damit weist die Siliziumschicht eine beidseitig identische Struktur auf. Erkennbar ist die Verbesserung der Absorption im Falle der beidseitigen Strukturierung (obere durchgezogen und gestrichelte Kurven) - wodurch Licheinfangstrukturen gebildet wurden - im Vergleich zu einer planaren Oberfläche der Siliziumschicht.
Fig. 4 zeigt einen ähnlichen Vergleich, allerdings für ein planares Substrat. Das obere Teilbild zeigt die mittels Elektronenstrahl ohne Deckschicht kristallisierte Siliziumschicht, die auf einem planaren 1 ,1 mm dicken
Glassubstrat aufgebracht wurde. Auf dem Substrat wurde eine 200 nm dicke SiOx-Barrierenschicht abgeschieden, darauf eine 10 nm dicke SiCx-Schicht als Benetzungshilfe und danach eine 10 μιη dicke Siliziumschicht, die wiederum mit einem linearen Elektronenstrahl mit einer Leistung von etwa 60 W/cm und bei einer Ziehgeschwindigkeit von 6 mm/s kristallisiert wurde. Zu erkennen sind Unregelmäßigkeiten/Schwankungen in der Schichtdicke der
Siliziumschicht, da der Emissionsstrom des Elektronenstrahls entlang der abgerasterten Linien nicht konstant ist. Dieses Emissionsprofil bildet sich in der kristallisierten Siliziumschicht ab. Dagegen zeigt das untere Bild eine gleichmäßige Fläche, was auf eine gute Gleichmäßigkeit in der Dicke der Siliziumschicht hinweist. Dies konnte durch das Aufbringen einer 200 nm dicken SiO2-Deckschicht gewährleistet werden, da die Deckschicht den Wärmeeintrag in die Siliziumschicht angleicht.
Fig. 5 zeigt ein Diagramm, in dem die Energiedichte des beim Kristallisieren verwendenten Strahls von der Dicke der Deckschicht aufgetragen ist. Die untere Kurve gibt die minimal notwenige Energie an, um langgezogene, makroskopische Körner zu erreichen. Unterhalb dieser Energie bilden sich durch partielles Schmelzen nur Kristalle bis zu einer Größe von 20 μιη aus. Die obere Kurve stellt den maximal zulässigen Energieeintrag dar, bei dessen Überschreitung das Schichtsystem zerstört wird. Der nutzbare Prozessbereich ist entsprechend zwischen den Kurven dargestellt.
Damit zeigt Fig. 5, dass mit dem erfindungsgemäßen Verfahren der nutzbare Parameterraum bei der Zonenschmelzkristallisation vergrößert wird und ein breiteres Prozessfenster zur Verfügung steht, wodurch die Prozesskontrolle vereinfacht wird. Die Vergrößerung des nutzbaren Parameterbereiches bei der Kristallisation ermöglicht es auch, Materialien als Barriere einzusetzen, auf denen bisher nicht erfolgreich kristallisiert werden konnte.

Claims

Patentansprüche
1 . Verfahren zur Herstellung polykristalliner, 3D-Strukturen aufweisender Siliziumschichten gleichmäßiger Dicke, wobei die 3D-Strukturen eine Höhe von bis zu 30 μιη aufweisen, wobei zunächst eine Siliziumschicht auf ein Substrat aufgebracht, danach die Siliziumschicht aufgeschmolzen und beim Abkühlen kristallisiert und vor dem Aufschmelzen eine Deckschicht auf die Siliziumschicht aufgebracht wird,
dadurch gekennzeichnet, dass
- vor dem Aufbringen der Siliziumschicht auf ein Substrat in dieses Substrat oder in eine auf dem Substrat aufgebrachte Schicht eine beliebige Struktur im nm-Bereich eingebracht wird,
- die Siliziumschicht mit einer gleichmäßigen Dicke von 10 nm bis 50 μιη auf die strukturierte Oberfläche strukturkonform aufgebracht wird,
- die Deckschicht in einer Dicke von 10 nm bis 50 μιη aufgebracht wird, wobei die Deckschicht einen höheren Schmelzpunkt als die Siliziumschicht aufweist, und
- abschließend die Siliziumschicht mittels Flüssigphasenkristallisation
kristallisiert wird, wobei eine eine Leistungsdichte zwischen 20 W/cm und 200 W/cm aufweisende Elektronenstrahl-Linienquelle mit einer
Ziehgeschwindigkeit von bis zu 50 mm/s oder ein Laserstrahl linienförmig über die Siliziumschicht geführt wird.
2. Verfahren nach Anspruch 1 ,
dadurch gekennzeichnet, dass
die Siliziumschicht mit einer Dicke von 1 μιη bis 10 μιη auf die strukturierte Oberfläche strukturkonform aufgebracht wird.
3. Verfahren nach Anspruch 1 ,
dadurch gekennzeichnet, dass
die Elektronenstrahl-Linienquelle mit einer Ziehgeschwindigkeit von 3 mm/s bis 10 mm/s über die Siliziumschicht geführt wird.
4. Verfahren nach Anspruch 1 ,
dadurch gekennzeichnet, dass
eine periodische Struktur in das Substrat oder in die auf das Substrat aufgebrachte Schicht eingebracht wird.
5. Verfahren nach Anspruch 1 ,
dadurch gekennzeichnet, dass
eine Struktur mit einer Autokorrelationslänge zwischen 10 nm und 30 μιη und einer Amplitude zwischen 100 nm und 30 μιη in das Substrat oder in die auf das Substrat aufgebrachte Schicht eingebracht wird.
6. Verfahren nach Anspruch 1 ,
dadurch gekennzeichnet, dass
die Siliziumschicht vor dem Aufbringen der Deckschicht strukturiert wird.
7. Verfahren nach Anspruch 1 ,
dadurch gekennzeichnet, dass
als Substrat Glas oder Keramik oder eine Metallfolie verwendet wird.
8. Verfahren nach Anspruch 1 ,
dadurch gekennzeichnet, dass
als Material für die Deckschicht SiNx oder SiCx oder SiOx oder eine
Kombination oder eine Mehrfachschicht aus diesen Materialien verwendet wird.
9. Verfahren nach Anspruch 1 ,
dadurch gekennzeichnet, dass
die Dicke der Deckschicht derart ausgewählt wird, dass sie gleichzeitig den Anforderungen einer Antireflexionsschicht oder einer verspiegelten Schicht entsprechen.
10. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass
die Deckschicht mit Bereichen unterschiedlicher Dicke aufgebracht wird.
1 1 . Verfahren nach Anspruch 1 ,
dadurch gekennzeichnet, dass
die Deckschicht nach der Kristallisation der Siliziumschicht entfernt wird.
12. Verfahren nach Anspruch 1 ,
dadurch gekennzeichnet, dass
auf dem Substrat zusätzlich eine Barriereschicht mit einer Dicke von 10 nm bis 10 μιη aufgebracht wird.
13. Verfahren nach Anspruch 12,
dadurch gekennzeichnet, dass
als Material für die Barriereschicht Siliziumoxid, Siliziumnitrid, Siliziumcarbid oder Kombinationen hiervon sowie Refraktärmetalle, Metallnitride oder Metalloxide verwendet werden.
PCT/DE2014/100294 2013-08-23 2014-08-20 VERFAHREN ZUR HERSTELLUNG POLYKRISTALLINER, 3D-STRUKTUREN AUFWEISENDER SILIZIUMSCHICHTEN GLEICHMÄßIGER DICKE WO2015024559A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP14783764.5A EP3036756A1 (de) 2013-08-23 2014-08-20 VERFAHREN ZUR HERSTELLUNG POLYKRISTALLINER, 3D-STRUKTUREN AUFWEISENDER SILIZIUMSCHICHTEN GLEICHMÄßIGER DICKE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013109163.6A DE102013109163B4 (de) 2013-08-23 2013-08-23 Verfahren zur Herstellung polykristalliner, 3D-Strukturen aufweisender Siliziumschichten gleichmäßiger Dicke
DE102013109163.6 2013-08-23

Publications (1)

Publication Number Publication Date
WO2015024559A1 true WO2015024559A1 (de) 2015-02-26

Family

ID=51690779

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2014/100294 WO2015024559A1 (de) 2013-08-23 2014-08-20 VERFAHREN ZUR HERSTELLUNG POLYKRISTALLINER, 3D-STRUKTUREN AUFWEISENDER SILIZIUMSCHICHTEN GLEICHMÄßIGER DICKE

Country Status (3)

Country Link
EP (1) EP3036756A1 (de)
DE (1) DE102013109163B4 (de)
WO (1) WO2015024559A1 (de)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0442565A1 (de) * 1990-02-12 1991-08-21 Koninklijke Philips Electronics N.V. Verfahren zum Herstellen einer Halbleiteranordnung
US5094714A (en) * 1985-09-17 1992-03-10 Mitsubishi Denki Kabushiki Kaisha Wafer structure for forming a semiconductor single crystal film
DE4229702C2 (de) 1992-09-05 1994-09-29 Joerg Prof Dr Ing Mueller Verfahren zur Herstellung von Silizium/Eisendisilizid-Dünnschicht-Solarzellen auf Graphitsubstraten durch Elektronenstrahlrekristallisation
DE68916401T2 (de) 1988-10-03 1994-11-17 Toshiba Kawasaki Kk Feldeffekttransistor auf einem Isolator und Verfahren zu seiner Herstellung.
WO1995020694A1 (de) 1994-01-31 1995-08-03 Siemens Aktiengesellschaft Verfahren zur herstellung einer polykristallinen schicht auf einem amorphen substrat
DE10005484B4 (de) 2000-02-08 2004-07-29 Rwe Schott Solar Gmbh Verfahren zum Ausbilden einer dünnen kristallisierten Schicht
US20070034251A1 (en) 2003-07-25 2007-02-15 Ge Energy (Usa) Llc Semiconductor elements having zones of reduced oxygen
DE102010030301A1 (de) 2010-06-21 2011-12-22 Solayer Gmbh Substrat mit oberflächlich strukturierter Flächenelektrode
DE102011111629A1 (de) 2011-08-25 2013-02-28 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Verfahren zur Herstellung periodischer kristalliner Silizium-Nanostrukturen

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5094714A (en) * 1985-09-17 1992-03-10 Mitsubishi Denki Kabushiki Kaisha Wafer structure for forming a semiconductor single crystal film
DE68916401T2 (de) 1988-10-03 1994-11-17 Toshiba Kawasaki Kk Feldeffekttransistor auf einem Isolator und Verfahren zu seiner Herstellung.
EP0442565A1 (de) * 1990-02-12 1991-08-21 Koninklijke Philips Electronics N.V. Verfahren zum Herstellen einer Halbleiteranordnung
DE4229702C2 (de) 1992-09-05 1994-09-29 Joerg Prof Dr Ing Mueller Verfahren zur Herstellung von Silizium/Eisendisilizid-Dünnschicht-Solarzellen auf Graphitsubstraten durch Elektronenstrahlrekristallisation
WO1995020694A1 (de) 1994-01-31 1995-08-03 Siemens Aktiengesellschaft Verfahren zur herstellung einer polykristallinen schicht auf einem amorphen substrat
DE10005484B4 (de) 2000-02-08 2004-07-29 Rwe Schott Solar Gmbh Verfahren zum Ausbilden einer dünnen kristallisierten Schicht
US20070034251A1 (en) 2003-07-25 2007-02-15 Ge Energy (Usa) Llc Semiconductor elements having zones of reduced oxygen
DE102010030301A1 (de) 2010-06-21 2011-12-22 Solayer Gmbh Substrat mit oberflächlich strukturierter Flächenelektrode
DE102011111629A1 (de) 2011-08-25 2013-02-28 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Verfahren zur Herstellung periodischer kristalliner Silizium-Nanostrukturen

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
APPL. PHYS. LETT., vol. 47, no. 2, 15 July 1985 (1985-07-15), pages 157 - 159
BECKER C ET AL: "Polycrystalline silicon thin-film solar cells: Status and perspectives", SOLAR ENERGY MATERIALS AND SOLAR CELLS, vol. 119, 15 June 2013 (2013-06-15), pages 112 - 123, XP028726763, ISSN: 0927-0248, DOI: 10.1016/J.SOLMAT.2013.05.043 *
CULLIS A G ET AL: "REVIEW ARTICLE: Transient annealing of semiconductors by laser, electron beam and radiant heating techniques", REPORTS ON PROGRESS IN PHYSICS, INSTITUTE OF PHYSICS PUBLISHING, BRISTOL, GB, vol. 48, no. 8, 1985, pages 1155 - 1233, XP020024831, ISSN: 0034-4885, DOI: 10.1088/0034-4885/48/8/002 *
GEIS M W ET AL: "SILICON GRAPHOEPITAXY USING A STRIP-HEATER OVEN", APPLIED PHYSICS LETTERS, AMERICAN INSTITUTE OF PHYSICS, US, vol. 37, no. 5, 1 September 1980 (1980-09-01), pages 454 - 456, XP000816280, ISSN: 0003-6951, DOI: 10.1063/1.91962 *

Also Published As

Publication number Publication date
DE102013109163B4 (de) 2022-05-12
DE102013109163A1 (de) 2015-02-26
EP3036756A1 (de) 2016-06-29

Similar Documents

Publication Publication Date Title
DE69333152T2 (de) Verfahren zur Herstellung eines Halbleitersubstrates
DE1933690C3 (de) Verfahren zum Herstellen eines mindestens bereichsweise einkristallinen Films auf einem Substrat
DE3779672T2 (de) Verfahren zum herstellen einer monokristallinen halbleiterschicht.
DE69725910T2 (de) Piezoelektrische Dünnschichtanordnung
DE2850805C2 (de) Verfahren zum Herstellen von scheiben- oder bandförmigen Siliziumkristallen mit Kolumnarstruktur für Solarzellen
DE102019114131A1 (de) Feldeffekttransistor unter verwendung von übergangsmetall-dichalcogenid und verfahren zu dessen herstellung
DE10042733A1 (de) Multikristalline laserkristallisierte Silicium-Dünnschicht-Solarzelle auf transparentem Substrat
DE69826053T2 (de) Halbleitersubstrat und Verfahren zu dessen Herstellung
EP0021087A1 (de) Verfahren zur Herstellung grobkristalliner oder einkristalliner Metall- oder Legierungsschichten sowie Anwendung des Verfahrens zur Herstellung von Halbleiterschaltungen und Kontaktelektroden
DE102009036412A1 (de) Entspannung einer Schicht aus gespanntem Material unter Anwendung eines Versteifungsmittels
DE102007009924A1 (de) Durchlaufbeschichtungsanlage, Verfahren zur Herstellung kristalliner Dünnschichten und Solarzellen sowie Solarzelle
DE3112186A1 (de) Verfahren und vorrichtung zur herstellung von einkristall-siliziumfilmen
EP1825523A1 (de) Verfahren zur herstellung von halbleitenden oder photovoltaisch aktiven filmen
DE68922293T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE112018002540T5 (de) SIC-Epitaxiewafer und Verfahren zum Herstellen desselben
DE102012209706A1 (de) Verfahren zur Herstellung von zwei Bauelement-Wafern aus einem einzelnen Basissubstrat durch Anwendung eines gesteuerten Abspaltprozesses
DE3880807T2 (de) Verfahren fuer die herstellung von duennen filmmustern auf substraten.
DE69333592T2 (de) Methode zur Herstellung eines Dünnschicht-Transistors aus Polysilizium
DE102013109163B4 (de) Verfahren zur Herstellung polykristalliner, 3D-Strukturen aufweisender Siliziumschichten gleichmäßiger Dicke
DE102011111629B4 (de) Verfahren zur Herstellung periodischer kristalliner Silizium-Nanostrukturen
DE102012218229A1 (de) Verfahren zum Herstellen eines Silizium-Einkristall-Keims und eines Silizium-Wafers, Silizium-Wafer und Silizium-Solarzelle
DE102018219323A1 (de) Technik und zugehörige Halbleiterbauelemente auf Basis von kristallinem Halbleitermaterial, das auf Basis von abgeschiedenem amorphen Halbleitermaterial hergestellt ist
WO2023041177A1 (de) Dotieren eines siliziumsubstrats durch laserdotierung mit anschliessendem hochtemperaturschritt
DE4219347C2 (de) Verfahren zum Erzeugen einer strukturierten Alkalihalogenidschicht und damit hergestellte Leuchtstoffschicht
DE1444430A1 (de) Verfahren zur Herstellung von Halbleiteranordnungen

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14783764

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2014783764

Country of ref document: EP