JP2002083971A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JP2002083971A
JP2002083971A JP2000273335A JP2000273335A JP2002083971A JP 2002083971 A JP2002083971 A JP 2002083971A JP 2000273335 A JP2000273335 A JP 2000273335A JP 2000273335 A JP2000273335 A JP 2000273335A JP 2002083971 A JP2002083971 A JP 2002083971A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
etching
manufacturing
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000273335A
Other languages
English (en)
Inventor
Shingo Saigo
伸吾 西郷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Electric Kagoshima Ltd
NEC Kagoshima Ltd
Original Assignee
Nippon Electric Kagoshima Ltd
NEC Kagoshima Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Kagoshima Ltd, NEC Kagoshima Ltd filed Critical Nippon Electric Kagoshima Ltd
Priority to JP2000273335A priority Critical patent/JP2002083971A/ja
Priority to TW090122065A priority patent/TW518755B/zh
Priority to KR1020010054176A priority patent/KR20020020195A/ko
Priority to US09/948,634 priority patent/US6514800B2/en
Publication of JP2002083971A publication Critical patent/JP2002083971A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Abstract

(57)【要約】 【課題】 特性安定化を図る薄膜トランジスタの製造方
法を提供することを目的とする。 【解決手段】 本発明の薄膜トランジスタの製造方法
は、所定のオーミック層１４およびその拡散層をプラズ
マエッチングにより除去するチャンネルエッチングを行
うとき、チャネル部１９の半導体層表面を予め定めた凹
凸にすることとした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、特性安定化を図り
製造する薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタは、例えば、マトリッ
クス方式の液晶パネルに設けられ、液晶パネルを形成す
る画素のＯＮ／ＯＦＦ制御に使用されている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
薄膜トランジスタには、次のような問題があった。
【０００４】上記したごとく、薄膜トランジスタは、例
えば、マトリックス方式の液晶パネルで画素のＯＮ／Ｏ
ＦＦ制御に使用されているが、製造されるときにその特
性が不安定であると液晶パネルの品質に影響を及ぼすも
のが製作されるおそれがあり、薄膜トランジスタの特性
安定化は液晶パネルの品質を維持する上で重要な課題で
ある。
【０００５】本発明は、上記に鑑みてなされたものであ
って、特性安定化を図る薄膜トランジスタの製造方法を
提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明の薄膜トランジス
タの製造方法は、所定のオーミック層およびその拡散層
をプラズマエッチングにより除去するチャネルエッチン
グを行うとき、チャネル部の半導体層表面を予め定めた
凹凸にすることとした。
【０００７】また、本発明の薄膜トランジスタの製造方
法における前記予め定めた凹凸は、プラズマエッチング
により２００〜５００Åに調整することとした。
【０００８】また、本発明の薄膜トランジスタの製造方
法における前記プラズマエッチングは、プラズマドライ
エッチング装置にて行うこととした。
【０００９】また、本発明の薄膜トランジスタの製造方
法における前記プラズマドライエッチング装置は、ＳＦ
６／ＨＣｌ／Ｈｅ＝２００／２００／１００（ＳＣＣ
Ｍ）ガスを導入して前記プラズマエッチングを行うこと
とした。
【００１０】また、本発明の薄膜トランジスタの製造方
法における前記プラズマドライエッチング装置は、ＣＨ
Ｆ３／Ｏ２＝１８０／１８０（ＳＣＣＭ）ガスを導入し
て前記プラズマエッチングを行うこととした。
【００１１】さらに、本発明の薄膜トランジスタの製造
方法における前記プラズマドライエッチング装置は、Ｓ
Ｆ６／ＨＣｌ／Ｈｅ＝５０／５０／１００（ＳＣＣＭ）
ガスを導入して前記プラズマエッチングを行うこととし
た。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。
【００１３】図１は、本発明に関わる製造方法で製造す
る逆スタガー型チャネルエッチング薄膜トランジスタ１
０の断面図を示す。
【００１４】図１に示すように、逆スタガー型チャネル
エッチング薄膜トランジスタ１０は、ゲート電極１１、
ゲート絶縁層１２、半導体層１３、オーミック層１４、
ソース電極１５、ドレイン電極１６、パッシベーション
層１７および透明の画素電極１８とで積層されている。
【００１５】一方、マトリックス方式の液晶パネル（図
示せず）には、多数の画素が配列されており、各画素に
は画素電極１８が接続している。画素電極１８はソース
電極１５に接続しているため、逆スタガー型チャネルエ
ッチング薄膜トランジスタ１０は、ゲート電極１１によ
り画素電極１８のＯＮ／ＯＦＦ制御を行うことができ液
晶パネルに画像が形成される。
【００１６】逆スタガー型チャネルエッチング薄膜トラ
ンジスタ１０は、製造工程において、オーミック層１４
およびその拡散層をプラズマエッチングにより除去する
とき（チャネルエッチング）、チャネル部１９の半導体
層表面の凹凸が２００〜５００Åになるように調整した
プラズマエッチングが行われる。
【００１７】チャネル部１９のプラズマエッチングは単
にオーミック層１４およびその拡散層を除去するだけで
なく、チャネル部１９の半導体層表面が特性と密接に関
係し、画素電極１８への書き込み電流およびオフリーク
電流の双方の安定化のためにチャネル部１９の半導体層
表面は２００〜５００Åの凸凹形状であることが必要で
ある。
【００１８】チャネル部１９の半導体層表面が１００Å
以下の凸凹であると書き込み電流は良好であるが、オフ
リーク電流が大となり画素の表示ムラが発生し、また、
チャネル部１９の半導体層表面に７００Å以上の凸凹が
あるときも書き込み電流が低下し表示ムラが発生する。
【００１９】逆スタガー型チャネルエッチ薄膜トランジ
スタ１０は、プラズマドライエッチング装置にてエッチ
ングを行い、プラズマドライエッチングを行うときに
は、次に述べるガスを使用する。 ＳＦ６／ＨＣｌ／Ｈｅ＝２００／２００／１００（Ｓ
ＣＣＭ）ガスを導入しエッチングを実施する。 ＣＨＦ３／Ｏ２＝１８０／１８０（ＳＣＣＭ）ガスを
導入しエッチングを実施する。 ＳＦ６／ＨＣｌ／Ｈｅ＝５０／５０／１００（ＳＣＣ
Ｍ）ガスを導入しエッチングを実施する。
【００２０】図２は、本発明に関わる逆スタガー型チャ
ネルエッチング薄膜トランジスタ１０の信頼性評価の表
示特性を示し、縦軸は表示ムラレベルＬを横軸はチャネ
ル部１９の凹凸Ｓを示す。
【００２１】図２に示すように、チャネル部１９の半導
体層表面の凸凹が１００Å以下であると書き込み電流Ｉ
の０Ｎ特性は良好であるがＯＦＦ特性が劣化している。
また、チャネル部１９の半導体層表面の凸凹が７００Å
以上であるとＯＦＦ特性は良好であるがＯＮ特性は劣化
している。
【００２２】従って、図２からも、チャネル部の半導体
層表面の凸凹が２００〜５００Åの形状のものがＯＮ特
性，ＯＦＦ特性双方とも満足する特性を示していること
が分かる。
【００２３】図３は、本発明に関わる製造方法で製造す
る他の実施例の逆スタガー型チャネルエッチング薄膜ト
ランジスタ２０の断面図を示す。
【００２４】この逆スタガー型チャネルエッチング薄膜
トランジスタ２０の各構成部は、図１に示す逆スタガー
型チャネルエッチング薄膜トランジスタ１０の各構成部
と同じものであり、形状が異なるものであるため、その
説明は省略する。
【００２５】なお、上記実施例では、逆スタガー型チャ
ネルエッチング薄膜トランジスタ１０、２０について述
べたが、他の薄膜トランジスタでも同様のことを行うこ
とができる
【発明の効果】本発明の薄膜トランジスタの製造方法
は、所定のオーミック層およびその拡散層をプラズマエ
ッチングにより除去するチャネルエッチングを行うと
き、チャネル部の半導体層表面を予め定めた凹凸にする
こととしたため、薄膜トランジスタの特性安定化を図る
ことができ、液晶パネルに設けられるときには画素電極
への書き込み電流およびオフリーク電流の双方の安定化
を図ることができる。
【００２６】また、本発明の薄膜トランジスタの製造方
法における前記予め定めた凹凸は、プラズマエッチング
により２００〜５００Åに調整することとしたため、特
性安定化を的確に行うことができる。
【００２７】また、本発明の薄膜トランジスタの製造方
法における前記プラズマエッチングは、プラズマドライ
エッチング装置にて行うこととしたため、チャネル部の
半導体層表面を予め定めた凹凸に的確にすることができ
る。
【００２８】また、本発明の薄膜トランジスタの製造方
法における前記プラズマドライエッチング装置は、ＳＦ
６／ＨＣｌ／Ｈｅ＝２００／２００／１００（ＳＣＣ
Ｍ）ガス、ＣＨＦ３／Ｏ２＝１８０／１８０（ＳＣＣ
Ｍ）ガスまたは、ＳＦ６／ＨＣｌ／Ｈｅ＝５０／５０／
１００（ＳＣＣＭ）ガスを導入して前記プラズマエッチ
ングを行うこととしたため、チャネル部の半導体層表面
を予め定めた凹凸にさらに的確にすることができる。
【図面の簡単な説明】
【図１】本発明に関わる製造方法で製造する逆スタガー
型チャネルエッチング薄膜トランジスタの断面図を示
す。
【図２】本発明に関わる逆スタガー型チャネルエッチン
グ薄膜トランジスタの信頼性評価の表示特性を示す。
【図３】本発明に関わる製造方法で製造する他の実施例
の逆スタガー型チャネルエッチング薄膜トランジスタの
断面図を示す。
【符号の説明】
１０、２０ 逆スタガー型チャネルエッチング薄膜トラ
ンジスタ １１、２１ ゲート電極 １２、２２ ゲート絶縁層 １３、２３ 半導体層 １４、２４ オーミック層 １５、２５ ソース電極 １６、２６ ドレイン電極 １７、２７ パッシベーション層 １８、２８ 画素電極 １９、２９ チャネル部

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 所定のオーミック層およびその拡散層を
    プラズマエッチングにより除去するチャネルエッチング
    を行うとき、チャネル部の半導体層表面を予め定めた凹
    凸にすることを特徴とする薄膜トランジスタの製造方
    法。
  2. 【請求項２】 前記予め定めた凹凸は、プラズマエッチ
    ングにより２００〜５００Åに調整することを特徴とす
    る請求項１に記載の薄膜トランジスタの製造方法。
  3. 【請求項３】 前記プラズマエッチングは、プラズマド
    ライエッチング装置にて行うことを特徴とする請求項１
    に記載の薄膜トランジスタの製造方法。
  4. 【請求項４】 前記プラズマドライエッチング装置は、
    ＳＦ６／ＨＣｌ／Ｈｅ＝２００／２００／１００（ＳＣ
    ＣＭ）ガスを導入して前記プラズマエッチングを行うこ
    とを特徴とする請求項３に記載の薄膜トランジスタの製
    造方法。
  5. 【請求項５】 前記プラズマドライエッチング装置は、
    ＣＨＦ３／Ｏ２＝１８０／１８０（ＳＣＣＭ）ガスを導
    入して前記プラズマエッチングを行うことを特徴とする
    請求項３に記載の薄膜トランジスタの製造方法。
  6. 【請求項６】 前記プラズマドライエッチング装置は、
    ＳＦ６／ＨＣｌ／Ｈｅ＝５０／５０／１００（ＳＣＣ
    Ｍ）ガスを導入して前記プラズマエッチングを行うこと
    を特徴とする請求項３に記載の薄膜トランジスタの製造
    方法。
JP2000273335A 2000-09-08 2000-09-08 薄膜トランジスタの製造方法 Pending JP2002083971A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000273335A JP2002083971A (ja) 2000-09-08 2000-09-08 薄膜トランジスタの製造方法
TW090122065A TW518755B (en) 2000-09-08 2001-09-04 Method of manufacturing thin-film transistor
KR1020010054176A KR20020020195A (ko) 2000-09-08 2001-09-04 박막트랜지스터 제조방법
US09/948,634 US6514800B2 (en) 2000-09-08 2001-09-10 Method of manufacturing thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000273335A JP2002083971A (ja) 2000-09-08 2000-09-08 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2002083971A true JP2002083971A (ja) 2002-03-22

Family

ID=18759298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000273335A Pending JP2002083971A (ja) 2000-09-08 2000-09-08 薄膜トランジスタの製造方法

Country Status (4)

Country Link
US (1) US6514800B2 (ja)
JP (1) JP2002083971A (ja)
KR (1) KR20020020195A (ja)
TW (1) TW518755B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008261954A (ja) * 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 有機ｅｌデバイス及び有機ｅｌディスプレイ
US7476898B2 (en) 2004-04-14 2009-01-13 Nec Lcd Technologies, Ltd. Thin film and manufacturing method of the same
JP2010123925A (ja) * 2008-10-23 2010-06-03 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
JP2010123926A (ja) * 2008-10-21 2010-06-03 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233781A (ja) * 1998-02-16 1999-08-27 Nec Kagoshima Ltd 薄膜トランジスタ
JP2001308339A (ja) * 2000-02-18 2001-11-02 Sharp Corp 薄膜トランジスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4686553A (en) * 1985-08-02 1987-08-11 General Electric Company Low capacitance amorphous silicon field effect transistor structure
JPS6331168A (ja) * 1986-07-25 1988-02-09 Hitachi Ltd 薄膜トランジスタの製造方法
US5485028A (en) * 1988-10-03 1996-01-16 Kabushiki Kaisha Toshiba Semiconductor device having a single crystal semiconductor layer formed on an insulating film
EP0377084B1 (en) * 1988-10-03 1994-06-22 Kabushiki Kaisha Toshiba Field effect transistor on an insulator and method of manufacturing same
JPH063699A (ja) 1992-06-19 1994-01-14 Nec Corp 薄膜半導体装置の製造方法
JP2655126B2 (ja) * 1995-03-31 1997-09-17 日本電気株式会社 薄膜トランジスタの製造方法
KR100399291B1 (ko) * 1997-01-27 2004-01-24 가부시키가이샤 아드반스트 디스프레이 반도체 박막트랜지스터, 그 제조방법, 반도체 박막트랜지스터어레이 기판 및 해당 반도체 박막트랜지스터어레이 기판을 사용한 액정표시장치
JPH11233782A (ja) 1998-02-16 1999-08-27 Nec Kagoshima Ltd Ｔｆｔアレイの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11233781A (ja) * 1998-02-16 1999-08-27 Nec Kagoshima Ltd 薄膜トランジスタ
JP2001308339A (ja) * 2000-02-18 2001-11-02 Sharp Corp 薄膜トランジスタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7476898B2 (en) 2004-04-14 2009-01-13 Nec Lcd Technologies, Ltd. Thin film and manufacturing method of the same
JP2008261954A (ja) * 2007-04-10 2008-10-30 Matsushita Electric Ind Co Ltd 有機ｅｌデバイス及び有機ｅｌディスプレイ
JP2010123926A (ja) * 2008-10-21 2010-06-03 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ
JP2010123925A (ja) * 2008-10-23 2010-06-03 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ

Also Published As

Publication number Publication date
KR20020020195A (ko) 2002-03-14
TW518755B (en) 2003-01-21
US20020031872A1 (en) 2002-03-14
US6514800B2 (en) 2003-02-04

Similar Documents

Publication Publication Date Title
US7507612B2 (en) Flat panel display and fabrication method thereof
US6623653B2 (en) System and method for etching adjoining layers of silicon and indium tin oxide
KR20020064795A (ko) 금속 막을 생산하는 방법과, 이러한 금속 막을 구비한박막 디바이스와, 이러한 박막 디바이스를 구비한 액정디스플레이 디바이스
JPH09183603A (ja) 半導体デバイスにおけるテーパー付き誘電層のエッチングによる形成
US9905592B2 (en) Method for manufacturing TFT, array substrate and display device
KR0146202B1 (ko) 액정 디스플레이 패널 박막 트랜지스터의 액티브 영역의 엘디디 구조를 형성하는 제조 방법
KR100507703B1 (ko) 플래쉬 메모리소자의 제조방법
JPH10209458A (ja) 液晶表示装置とこれに用いられる薄膜トランジスタ及びその製造方法
JP2002083971A (ja) 薄膜トランジスタの製造方法
JPH07191347A (ja) 薄膜トランジスタアレイの製造方法
JPH11233782A (ja) Ｔｆｔアレイの製造方法
KR100762027B1 (ko) 몰리브덴/알루미늄/몰리브덴 3층막 구조를 갖는 전극의식각방법
US6284576B1 (en) Manufacturing method of a thin-film transistor of a reverse staggered type
JP3216173B2 (ja) 薄膜トランジスタ回路の製造方法
JP2966142B2 (ja) アモルファスシリコン薄膜トランジスタアレイ
KR100242442B1 (ko) 박막 트랜지스터 액정 표시 장치의 제조 방법
JPH09139508A (ja) 薄膜トランジスタの製造方法
JPH05326553A (ja) スタガ型薄膜トランジスタ及びその製造方法
KR100663293B1 (ko) 박막트랜지스터 액정 표시장치의 제조방법
KR100687334B1 (ko) 박막트랜지스터의 제조방법
JP2005072443A (ja) 薄膜トランジスタの製造方法及び表示装置の製造方法
CN117766464A (zh) 阵列基板及其制作方法和显示装置
KR20010060818A (ko) 박막 트랜지스터-액정표시장치의 제조방법
JP2002299627A (ja) 薄膜トランジスタの製造方法及びそれを用いた液晶表示装置
JPH08227891A (ja) 絶縁膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060106

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091020

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091125

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20091225

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100308

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100623

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100629