JP2002198531A - 均一な窒素濃度を有するトランジスタ・ゲート絶縁層を形成する方法 - Google Patents
均一な窒素濃度を有するトランジスタ・ゲート絶縁層を形成する方法Info
- Publication number
- JP2002198531A JP2002198531A JP2001321458A JP2001321458A JP2002198531A JP 2002198531 A JP2002198531 A JP 2002198531A JP 2001321458 A JP2001321458 A JP 2001321458A JP 2001321458 A JP2001321458 A JP 2001321458A JP 2002198531 A JP2002198531 A JP 2002198531A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate insulating
- insulating layer
- nitrogen concentration
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 title claims abstract description 151
- 229910052757 nitrogen Inorganic materials 0.000 title claims abstract description 74
- 238000000034 method Methods 0.000 title claims description 37
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 238000009826 distribution Methods 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 238000000137 annealing Methods 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 150000004767 nitrides Chemical class 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 241000894007 species Species 0.000 description 4
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 3
- 230000002000 scavenging effect Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000000691 measurement method Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000003556 assay Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000005405 multipole Effects 0.000 description 1
- 125000001820 oxy group Chemical group [*:1]O[*:2] 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- ZFXYFBGIUFBOJW-UHFFFAOYSA-N theophylline Chemical compound O=C1N(C)C(=O)N(C)C2=C1NC=N2 ZFXYFBGIUFBOJW-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Ceramic Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 均一な窒素濃度を有するゲート絶縁層を含む
半導体ディバイスを提供する。 【解決手段】 半導体基板１０上のリモートプラズマ窒
化酸化物（ＲＰＮＯ）から成る絶縁膜の中に窒素を組み
込み、次いでその絶縁膜２０をＮ2Ｏ中でアニールして
組み込まれた種を再分布させる。これにより、ＭＯＳト
ランジスタの形成に適した、均一な窒素濃度を有するゲ
ート絶縁膜２５が形成される。
半導体ディバイスを提供する。 【解決手段】 半導体基板１０上のリモートプラズマ窒
化酸化物（ＲＰＮＯ）から成る絶縁膜の中に窒素を組み
込み、次いでその絶縁膜２０をＮ2Ｏ中でアニールして
組み込まれた種を再分布させる。これにより、ＭＯＳト
ランジスタの形成に適した、均一な窒素濃度を有するゲ
ート絶縁膜２５が形成される。
Description
【０００１】本発明は、一般に、半導体ディバイスの分
野、さらに具体的には、均一な窒素濃度を有するトラン
ジスタ・ゲート絶縁層を形成する方法に関する。
野、さらに具体的には、均一な窒素濃度を有するトラン
ジスタ・ゲート絶縁層を形成する方法に関する。
【０００２】
【従来の技術】リモートプラズマ窒化酸化物（Remote P
lasma Ｎitrided Ｏxides：RPNO）（またはＲＰＮオキ
シニトリド）は、最近、ディープサブミクロン（deep s
ubmicron）ＣＭＯＳにおけるゲート絶縁層として著しく
有望になっている。その利点としては、同じ電気的酸化
物の厚さを達成するために絶縁膜をより厚くすることに
よってゲート漏れがより少なくなること、他のオキシニ
トリドに一般に関連する移動度劣化がないこと、硼素浸
透抵抗性が優れていること、およびＰＭＯＳ駆動電流が
改善されていることが挙げられる。ＲＰＮＯ膜は、総膜
厚が約２３オングストローム以下であるときは、信頼性
が純ケイ素酸化物膜の信頼性よりも優れていることが証
明されている。より厚いＲＰＮＯ膜は、ケイ素酸化物の
信頼性に匹敵する信頼性を有するだけである。これはＲ
ＰＮＯ膜で得られる不均一な窒素分布に因ると考えられ
る。ＲＰＮＯ膜を形成する方法は、米国特許出願第０９
／２９１，８４４号「界面窒素層を有する半導体ディバ
イスおよびその形成方法」の明細書に記載されている
が、この特許出願はこれをここで参照することによって
本明細書に含まれる。図１に示される曲線は、ＲＰＮＯ
膜からＳＩＭＳ分析法またはオージェ（Auger）分析法
のような測定技術を用いて得られるだろう典型的な窒素
分布を表す。領域１００はＲＰＮＯ膜を表し、そして領
域１１０はＲＰＮＯ膜が上に形成されているケイ素基板
を表す。窒素濃度１１５はＲＰＮＯ膜１００の表面にお
いてピークになり、ケイ素基板１１０の表面の向かって
低下することが分かる。現在のＭＯＳ ＦＥＴ技術は、
ゲート絶縁層の信頼性が純ケイ素酸化物のそれを越える
ことを必要とする。故に、純ケイ素酸化物の信頼性を越
える信頼性を有するトランジスタ・ゲート絶縁層につい
ての必要が存在する。
lasma Ｎitrided Ｏxides：RPNO）（またはＲＰＮオキ
シニトリド）は、最近、ディープサブミクロン（deep s
ubmicron）ＣＭＯＳにおけるゲート絶縁層として著しく
有望になっている。その利点としては、同じ電気的酸化
物の厚さを達成するために絶縁膜をより厚くすることに
よってゲート漏れがより少なくなること、他のオキシニ
トリドに一般に関連する移動度劣化がないこと、硼素浸
透抵抗性が優れていること、およびＰＭＯＳ駆動電流が
改善されていることが挙げられる。ＲＰＮＯ膜は、総膜
厚が約２３オングストローム以下であるときは、信頼性
が純ケイ素酸化物膜の信頼性よりも優れていることが証
明されている。より厚いＲＰＮＯ膜は、ケイ素酸化物の
信頼性に匹敵する信頼性を有するだけである。これはＲ
ＰＮＯ膜で得られる不均一な窒素分布に因ると考えられ
る。ＲＰＮＯ膜を形成する方法は、米国特許出願第０９
／２９１，８４４号「界面窒素層を有する半導体ディバ
イスおよびその形成方法」の明細書に記載されている
が、この特許出願はこれをここで参照することによって
本明細書に含まれる。図１に示される曲線は、ＲＰＮＯ
膜からＳＩＭＳ分析法またはオージェ（Auger）分析法
のような測定技術を用いて得られるだろう典型的な窒素
分布を表す。領域１００はＲＰＮＯ膜を表し、そして領
域１１０はＲＰＮＯ膜が上に形成されているケイ素基板
を表す。窒素濃度１１５はＲＰＮＯ膜１００の表面にお
いてピークになり、ケイ素基板１１０の表面の向かって
低下することが分かる。現在のＭＯＳ ＦＥＴ技術は、
ゲート絶縁層の信頼性が純ケイ素酸化物のそれを越える
ことを必要とする。故に、純ケイ素酸化物の信頼性を越
える信頼性を有するトランジスタ・ゲート絶縁層につい
ての必要が存在する。
【０００３】
【発明が解決しようとする課題】従って、均一な窒素濃
度を有するゲート絶縁層を含む半導体ディバイスの必要
性が生じている。
度を有するゲート絶縁層を含む半導体ディバイスの必要
性が生じている。
【０００４】
【課題を解決するための手段】発明の概要 本発明によれば、ゲート絶縁層において均一な窒素濃度
を有し、そして従来のディバイスおよびその形成方法に
関連した欠点を実質的に無くしまたは少なくする加工技
術を使用するトランジスタが記載される。
を有し、そして従来のディバイスおよびその形成方法に
関連した欠点を実質的に無くしまたは少なくする加工技
術を使用するトランジスタが記載される。
【０００５】本発明の１つの態様によれば、二酸化ケイ
素酸膜がその膜に窒素を組み込む窒素含有プラズマに曝
露される。その組み込まれた窒素を再分布させ、そして
その膜中に均一な窒素分布をもたらすために、熱アニー
ルがＮ2Ｏ環境中で行われる。
素酸膜がその膜に窒素を組み込む窒素含有プラズマに曝
露される。その組み込まれた窒素を再分布させ、そして
その膜中に均一な窒素分布をもたらすために、熱アニー
ルがＮ2Ｏ環境中で行われる。
【０００６】上記方法の１つの利点は、トランジスタ性
能の低下なしでの非対称トランジスタの形成である。本
発明のこのおよび他の技術的利点は、この技術分野の当
業者には、次の図面、説明および特許請求の範囲から容
易に明らかになるであろう。
能の低下なしでの非対称トランジスタの形成である。本
発明のこのおよび他の技術的利点は、この技術分野の当
業者には、次の図面、説明および特許請求の範囲から容
易に明らかになるであろう。
【０００７】異なる図面において、対応する番号および
符号は、別に示されない限りは、対応する部分を指す。
符号は、別に示されない限りは、対応する部分を指す。
【０００８】発明の詳しい説明 本発明を、今度は、ＭＯＳ ＦＥＴトランジスタのゲー
ト絶縁層に関連して説明する。本発明の利益は他の半導
体ディバイスにも適用できることは、この技術分野の当
業者には明白であろう。
ト絶縁層に関連して説明する。本発明の利益は他の半導
体ディバイスにも適用できることは、この技術分野の当
業者には明白であろう。
【０００９】図２に、本発明の１態様に従って形成され
たゲート絶縁層５０を有するＭＯＳトランジスタが示さ
れる。標準のトランジスタ動作中は、このゲート絶縁層
５０は注入された熱い電子または正孔から一定の応力を
受ける。熱い電子または正孔は、トランジスタのチャン
ネルを通過しながら十分なエネルギーを獲得して、ゲー
ト絶縁層／ケイ素基板のエネルギー障壁を乗り越え、ゲ
ート絶縁層５０に入るそれら粒子のことである。ゲート
絶縁層５０に注入されるそれらキャリアは、ゲート絶縁
層５０の中およびその絶縁層／ケイ素基板界面９０の所
に、トランジスタの動作寿命を短くし得る欠陥を生じさ
せる可能性がある。ある特定条件下でトランジスタがど
のくらい長く動作するかの尺度（即ち、トランジスタの
動作寿命）は、ゲート絶縁層５０の信頼性により測定さ
れる。従って、ゲート絶縁層５０の信頼性はトランジス
タの重要な性質である。本発明の１態様において、約６
原子パーセント（６原子％）より大きい均一な窒素濃度
を有するケイ素オキシニトリドを含むゲート絶縁層は、
現存するゲート絶縁層組織を越える改善されたトランジ
スタ信頼性を与えることが見いだされた。この改善は約
４０Å以下の層厚を有するゲート絶縁層について生ず
る。本発明において、層中の均一な窒素濃度という概念
は、その層厚を横断する窒素濃度の変動率が１０％未満
であることを述べるものである。
たゲート絶縁層５０を有するＭＯＳトランジスタが示さ
れる。標準のトランジスタ動作中は、このゲート絶縁層
５０は注入された熱い電子または正孔から一定の応力を
受ける。熱い電子または正孔は、トランジスタのチャン
ネルを通過しながら十分なエネルギーを獲得して、ゲー
ト絶縁層／ケイ素基板のエネルギー障壁を乗り越え、ゲ
ート絶縁層５０に入るそれら粒子のことである。ゲート
絶縁層５０に注入されるそれらキャリアは、ゲート絶縁
層５０の中およびその絶縁層／ケイ素基板界面９０の所
に、トランジスタの動作寿命を短くし得る欠陥を生じさ
せる可能性がある。ある特定条件下でトランジスタがど
のくらい長く動作するかの尺度（即ち、トランジスタの
動作寿命）は、ゲート絶縁層５０の信頼性により測定さ
れる。従って、ゲート絶縁層５０の信頼性はトランジス
タの重要な性質である。本発明の１態様において、約６
原子パーセント（６原子％）より大きい均一な窒素濃度
を有するケイ素オキシニトリドを含むゲート絶縁層は、
現存するゲート絶縁層組織を越える改善されたトランジ
スタ信頼性を与えることが見いだされた。この改善は約
４０Å以下の層厚を有するゲート絶縁層について生ず
る。本発明において、層中の均一な窒素濃度という概念
は、その層厚を横断する窒素濃度の変動率が１０％未満
であることを述べるものである。
【００１０】図２に示されるトランジスタは、標準の加
工技術を用いて加工される。６原子パーセントより大の
均一な窒素濃度を有するゲート絶縁層５０は、ケイ素基
板１０上に本発明の１態様に従って形成される。そのゲ
ート絶縁層５０の上に導電性ゲート層６０が形成され、
そしてパターン化されてゲート構造を形成する。そのパ
ターン化された導電性層６０に隣接して側壁構造７０が
形成され、そしてソース領域およびドレイン領域がドレ
インとソースの延長部８０と共に基板中に形成される。
異なるトランジスタ特性が所望とされる場合は、上記の
方法に追加の加工工程を付け加えることができる。均一
な窒素濃度を有するゲート絶縁層の、本発明の１態様に
よる形成方法を以下において説明する。
工技術を用いて加工される。６原子パーセントより大の
均一な窒素濃度を有するゲート絶縁層５０は、ケイ素基
板１０上に本発明の１態様に従って形成される。そのゲ
ート絶縁層５０の上に導電性ゲート層６０が形成され、
そしてパターン化されてゲート構造を形成する。そのパ
ターン化された導電性層６０に隣接して側壁構造７０が
形成され、そしてソース領域およびドレイン領域がドレ
インとソースの延長部８０と共に基板中に形成される。
異なるトランジスタ特性が所望とされる場合は、上記の
方法に追加の加工工程を付け加えることができる。均一
な窒素濃度を有するゲート絶縁層の、本発明の１態様に
よる形成方法を以下において説明する。
【００１１】ゲート絶縁層の形成を例証している本発明
の１態様が、図３（ａ）〜３（ｅ）に説明されている。
図３（ａ）を参照して説明すると、ケイ素またはガリウ
ムヒ素のような適切な材料から成る半導体基板１０が用
意される。ケイ素基板の場合に、そのケイ素基板１０の
表面にケイ素酸化物層１５が形成される。この酸化物層
１５の形成前に、洗浄、エッチング法のような多数のケ
イ素表面調製技術を実行することができる。酸化物層１
５は厚さが４０オングストローム以下のオーダーであ
る。
の１態様が、図３（ａ）〜３（ｅ）に説明されている。
図３（ａ）を参照して説明すると、ケイ素またはガリウ
ムヒ素のような適切な材料から成る半導体基板１０が用
意される。ケイ素基板の場合に、そのケイ素基板１０の
表面にケイ素酸化物層１５が形成される。この酸化物層
１５の形成前に、洗浄、エッチング法のような多数のケ
イ素表面調製技術を実行することができる。酸化物層１
５は厚さが４０オングストローム以下のオーダーであ
る。
【００１２】図３（ｂ）を参照して説明すると、ヘリウ
ム（Ｈｅ）のようなある種の不活性ガスと共に運ばれる
分子状窒素（Ｎ2）または分子状窒素（Ｎ2）の高密度プ
ラズマに基板１０および酸化物層１５を付すことによっ
て、その酸化物層１５に窒素が導入される。得られる窒
素含有酸化物膜（或いはＲＰＮＯ膜、またはＲＰＮオキ
シニトリド膜、若しくはオキシニトリド膜）２０は、そ
の膜２０の表面において最高で、基板１０に向かって低
下する窒素濃度分布を有する。得られた窒素分布が図３
（ｃ）に示される。高密度プラズマは、限定されるもの
ではないが、ヘリコン、螺旋共振器、電子サイクロトロ
ン共鳴およびそれらの誘導結合されたものを含めて、多
数の異なる発生源を用いて発生させることができる。例
えば、ヘリコンの場合、１３．５６ＭＨｚの発生器によ
り動力が供給されるヘリコン、高密度、低圧ＲＦ−発生
プラズマの場合、基板１０および酸化物層１５は、７０
０〜９００ワットのプラズマに、室温において、３０〜
８０秒の期間にわたって基板バイアス無しに付すことが
できる。分子状窒素流は４ミリトルのオーダーであるの
がよい。ここで理解されるべきは、前記のプロセスパラ
メーターは単に本発明の利点を教示する目的のために提
示されていること、および、本発明の意図された範囲か
ら逸脱しない限り、膜２０を形成するために窒素を含め
るための他の適した方法が使用できることである。この
説明された方法は、最高イオン密度、および最短時間中
に利用できるイオン束を与える極低圧法である。もっと
高い圧力は、結果的にイオン密度を低下させるイオンの
再結合をもたらすことがある。この方法でも、イオンエ
ネルギーをできるだけ大量に低下させるために非常に低
いプラズマ電位が使用される。高イオンエネルギーは、
この極めて薄い酸化物層１５を容易に損傷させることが
できる。イオンエネルギーは、従って、ウェーハまたは
基板バイアスを使用しないか、またはできるだけ小さい
ウェーハバイアスを使用することによって低下せしめら
れる。従って、本発明の方法には、多極磁気的閉込めを
利用している、ヘリコン波に基づくプラズマ発生器がよ
く適合する。単に例としてであるが、１つの適したプラ
ズマ源は、Ｐ．Ｍ．Ｔ．社製のＭＯＲＩTM２０００高密
度プラズマ源である。本発明の範囲から逸脱しない限り
は、他のプラズマシステムおよび配置も使用できること
は、この技術分野の当業者であれば認められるだろう。
ム（Ｈｅ）のようなある種の不活性ガスと共に運ばれる
分子状窒素（Ｎ2）または分子状窒素（Ｎ2）の高密度プ
ラズマに基板１０および酸化物層１５を付すことによっ
て、その酸化物層１５に窒素が導入される。得られる窒
素含有酸化物膜（或いはＲＰＮＯ膜、またはＲＰＮオキ
シニトリド膜、若しくはオキシニトリド膜）２０は、そ
の膜２０の表面において最高で、基板１０に向かって低
下する窒素濃度分布を有する。得られた窒素分布が図３
（ｃ）に示される。高密度プラズマは、限定されるもの
ではないが、ヘリコン、螺旋共振器、電子サイクロトロ
ン共鳴およびそれらの誘導結合されたものを含めて、多
数の異なる発生源を用いて発生させることができる。例
えば、ヘリコンの場合、１３．５６ＭＨｚの発生器によ
り動力が供給されるヘリコン、高密度、低圧ＲＦ−発生
プラズマの場合、基板１０および酸化物層１５は、７０
０〜９００ワットのプラズマに、室温において、３０〜
８０秒の期間にわたって基板バイアス無しに付すことが
できる。分子状窒素流は４ミリトルのオーダーであるの
がよい。ここで理解されるべきは、前記のプロセスパラ
メーターは単に本発明の利点を教示する目的のために提
示されていること、および、本発明の意図された範囲か
ら逸脱しない限り、膜２０を形成するために窒素を含め
るための他の適した方法が使用できることである。この
説明された方法は、最高イオン密度、および最短時間中
に利用できるイオン束を与える極低圧法である。もっと
高い圧力は、結果的にイオン密度を低下させるイオンの
再結合をもたらすことがある。この方法でも、イオンエ
ネルギーをできるだけ大量に低下させるために非常に低
いプラズマ電位が使用される。高イオンエネルギーは、
この極めて薄い酸化物層１５を容易に損傷させることが
できる。イオンエネルギーは、従って、ウェーハまたは
基板バイアスを使用しないか、またはできるだけ小さい
ウェーハバイアスを使用することによって低下せしめら
れる。従って、本発明の方法には、多極磁気的閉込めを
利用している、ヘリコン波に基づくプラズマ発生器がよ
く適合する。単に例としてであるが、１つの適したプラ
ズマ源は、Ｐ．Ｍ．Ｔ．社製のＭＯＲＩTM２０００高密
度プラズマ源である。本発明の範囲から逸脱しない限り
は、他のプラズマシステムおよび配置も使用できること
は、この技術分野の当業者であれば認められるだろう。
【００１３】図３（ｃ）を参照して説明すると、酸化物
膜を高密度Ｎ2プラズマに曝露することによって形成さ
れたＲＰＮオキシニトリド層２０は、Ｎ2Ｏ中で８００
〜１１００℃の温度においてアニールされる。このアニ
ールは、一般的には、１０〜６０秒間の急速熱アニール
（RTA）である。ＲＴＡに加えて、Ｎ2Ｏ中でのファーネ
スアニールも使用できる。このＮ2Ｏアニールは、図３
（ｃ）に示されるＲＰＮオキシニトリド層２０の窒素濃
度分布を、図３（ｅ）に示される均一な窒素濃度分布ま
で再分布させる。得られた図３（ｄ）に示されるオキシ
ニトリド膜２５は、層２０のＮ2Ｏアニールで形成され
るが、均一な窒素濃度を有し、従って図２に示されるＭ
ＯＳトランジスタ用のトランジスタ・ゲート絶縁層５０
としての使用に適する。このＲＰＮオキシニトリド層中
における窒素濃度の再分布は、Ｎ 2Ｏの掃去作用に因る
と考えられる。アニーリングの過程中に、Ｎ2ＯはＮＯ
およびＯを含めて多数の種に分解する。これらのＮＯ種
およびＯ種はＲＰＮオキシニトリド層２０中の窒素と反
応することができ、窒素を層２０から効果的に除去する
と考えられる。また、Ｎ2Ｏアニールは、層２０の表面
から窒素を除去することに加えて、オキシニトリド層２
０と基板１０との界面において窒素を組み込むと考えら
れる。Ｎ2Ｏアニーリングの過程中における、ＲＰＮオ
キシニトリド層２０の表面から窒素を掃去することと、
そのオキシニトリド層２０と基板１０との界面において
窒素を含めることの両者の組み合わせ作用が、オキシニ
トリド層２５について図３（ｅ）に示される均一な窒素
濃度をもたらす。
膜を高密度Ｎ2プラズマに曝露することによって形成さ
れたＲＰＮオキシニトリド層２０は、Ｎ2Ｏ中で８００
〜１１００℃の温度においてアニールされる。このアニ
ールは、一般的には、１０〜６０秒間の急速熱アニール
（RTA）である。ＲＴＡに加えて、Ｎ2Ｏ中でのファーネ
スアニールも使用できる。このＮ2Ｏアニールは、図３
（ｃ）に示されるＲＰＮオキシニトリド層２０の窒素濃
度分布を、図３（ｅ）に示される均一な窒素濃度分布ま
で再分布させる。得られた図３（ｄ）に示されるオキシ
ニトリド膜２５は、層２０のＮ2Ｏアニールで形成され
るが、均一な窒素濃度を有し、従って図２に示されるＭ
ＯＳトランジスタ用のトランジスタ・ゲート絶縁層５０
としての使用に適する。このＲＰＮオキシニトリド層中
における窒素濃度の再分布は、Ｎ 2Ｏの掃去作用に因る
と考えられる。アニーリングの過程中に、Ｎ2ＯはＮＯ
およびＯを含めて多数の種に分解する。これらのＮＯ種
およびＯ種はＲＰＮオキシニトリド層２０中の窒素と反
応することができ、窒素を層２０から効果的に除去する
と考えられる。また、Ｎ2Ｏアニールは、層２０の表面
から窒素を除去することに加えて、オキシニトリド層２
０と基板１０との界面において窒素を組み込むと考えら
れる。Ｎ2Ｏアニーリングの過程中における、ＲＰＮオ
キシニトリド層２０の表面から窒素を掃去することと、
そのオキシニトリド層２０と基板１０との界面において
窒素を含めることの両者の組み合わせ作用が、オキシニ
トリド層２５について図３（ｅ）に示される均一な窒素
濃度をもたらす。
【００１４】下記の表には、窒素濃度分布が図４（ａ）
〜４（ｃ）に示されるオキシニトリド層を形成するため
に用いられる加工条件が示されている。
〜４（ｃ）に示されるオキシニトリド層を形成するため
に用いられる加工条件が示されている。
【００１５】
【００１６】図４（ａ）〜４（ｃ）に示される窒素濃
度、酸素濃度および水素濃度の深さ分布は、全て、飛行
時間（TOF）ＳＩＭＳ濃度分布測定技術を用いて得られ
た。図４（ａ）には、ＲＰＮオキシニトリド層１に得ら
れたそれら濃度深さ分布が示されている。層１を形成す
るのに用いられた加工条件は上記の表に与えられる。約
２３Åの初期ケイ素酸化物層がまず形成された。このケ
イ素酸化物層は、次に、８００Ｗの仕事率レベルを用い
て４５秒間高密度窒素プラズマに曝露された。これに続
いて１０００℃で６０秒間酸素（Ｏ2）アニールが行わ
れた。図４（ａ）に示される窒素濃度分布１２０はその
層の表面におけるピークを示し、それは基板の向かって
低下する。この窒素濃度は表面における窒素１２原子パ
ーセントから基板表面におけるゼロに近い値まで変化し
ている。基板表面下に観察される大きな窒素テール（ni
trogen tail）は、この測定法の人為結果である。図４
（ｂ）には、２３Åのケイ素酸化物をＮ2プラズマに８
００Ｗで４５秒間曝露し、続いて９００℃で２０秒間Ｒ
ＴＡ Ｎ2Ｏアニールを行うことによって形成されたオ
キシニトリド層から得られた濃度分布が示されている。
Ｎ2Ｏアニールの掃去作用は、窒素の表面濃度を約１２
原子パーセントから約８原子パーマまで低下させ、その
結果約８原子パーセントという均一な窒素濃度を持つオ
キシニトリド膜がもたらされた。図４（ｃ）には、２３
Åのケイ素酸化物をＮ2プラズマに８００Ｗで６０秒間
曝露し、続いて９００℃で２０秒間ＲＴＡ Ｎ2Ｏアニ
ールを行うことによって形成されたオキシニトリド層か
ら得られた濃度分布が示されている。Ｎ2Ｏアニールを
行った後、約１０原子パーセントという均一な窒素濃度
を持つオキシニトリド膜が得られる。得られる均一な膜
中Ｎ2濃度レベルは、従って、初期ＲＰＮ過程とＮ2Ｏア
ニールとの両者によって決定される。
度、酸素濃度および水素濃度の深さ分布は、全て、飛行
時間（TOF）ＳＩＭＳ濃度分布測定技術を用いて得られ
た。図４（ａ）には、ＲＰＮオキシニトリド層１に得ら
れたそれら濃度深さ分布が示されている。層１を形成す
るのに用いられた加工条件は上記の表に与えられる。約
２３Åの初期ケイ素酸化物層がまず形成された。このケ
イ素酸化物層は、次に、８００Ｗの仕事率レベルを用い
て４５秒間高密度窒素プラズマに曝露された。これに続
いて１０００℃で６０秒間酸素（Ｏ2）アニールが行わ
れた。図４（ａ）に示される窒素濃度分布１２０はその
層の表面におけるピークを示し、それは基板の向かって
低下する。この窒素濃度は表面における窒素１２原子パ
ーセントから基板表面におけるゼロに近い値まで変化し
ている。基板表面下に観察される大きな窒素テール（ni
trogen tail）は、この測定法の人為結果である。図４
（ｂ）には、２３Åのケイ素酸化物をＮ2プラズマに８
００Ｗで４５秒間曝露し、続いて９００℃で２０秒間Ｒ
ＴＡ Ｎ2Ｏアニールを行うことによって形成されたオ
キシニトリド層から得られた濃度分布が示されている。
Ｎ2Ｏアニールの掃去作用は、窒素の表面濃度を約１２
原子パーセントから約８原子パーマまで低下させ、その
結果約８原子パーセントという均一な窒素濃度を持つオ
キシニトリド膜がもたらされた。図４（ｃ）には、２３
Åのケイ素酸化物をＮ2プラズマに８００Ｗで６０秒間
曝露し、続いて９００℃で２０秒間ＲＴＡ Ｎ2Ｏアニ
ールを行うことによって形成されたオキシニトリド層か
ら得られた濃度分布が示されている。Ｎ2Ｏアニールを
行った後、約１０原子パーセントという均一な窒素濃度
を持つオキシニトリド膜が得られる。得られる均一な膜
中Ｎ2濃度レベルは、従って、初期ＲＰＮ過程とＮ2Ｏア
ニールとの両者によって決定される。
【００１７】本発明は、均一な窒素濃度を有するオキシ
ニトリド層の形成方法を教示するものである。これらの
オキシニトリド層は、ＭＯＳトランジスタにおいてゲー
ト絶縁層としての使用に適している。本発明の１態様に
おいては、ＭＯＳトランジスタの信頼性（即ち、熱いキ
ャリアの劣化に対するその免疫性）は、その均一な窒素
濃度がゲート絶縁層の厚さが４０Å未満の場合に約６原
子パーセントより大であるならば、純ケイ素酸化物の信
頼性よりも改善される。本発明の追加の利点は、形成さ
れた層が測定可能な水素を含んでいないということであ
る。この測定可能水素を欠くことは、本発明の態様によ
り形成されたオキシニトリド層について図４（ａ）〜４
（ｃ）に示されている。
ニトリド層の形成方法を教示するものである。これらの
オキシニトリド層は、ＭＯＳトランジスタにおいてゲー
ト絶縁層としての使用に適している。本発明の１態様に
おいては、ＭＯＳトランジスタの信頼性（即ち、熱いキ
ャリアの劣化に対するその免疫性）は、その均一な窒素
濃度がゲート絶縁層の厚さが４０Å未満の場合に約６原
子パーセントより大であるならば、純ケイ素酸化物の信
頼性よりも改善される。本発明の追加の利点は、形成さ
れた層が測定可能な水素を含んでいないということであ
る。この測定可能水素を欠くことは、本発明の態様によ
り形成されたオキシニトリド層について図４（ａ）〜４
（ｃ）に示されている。
【００１８】以上、本発明を例示態様を参照して説明し
たが、この説明は限定の意味で解されることを意図して
いるものではない。それら例示態様の多種多様な修正お
よび組み合わせ、さらにまた本発明の他の態様は、この
技術分野の当業者には、上記説明を参照すると直ちに明
らかになるであろう。従って、前記の特許請求の範囲
は、いかなるそのような修正または態様も包含すること
を意図するものである。
たが、この説明は限定の意味で解されることを意図して
いるものではない。それら例示態様の多種多様な修正お
よび組み合わせ、さらにまた本発明の他の態様は、この
技術分野の当業者には、上記説明を参照すると直ちに明
らかになるであろう。従って、前記の特許請求の範囲
は、いかなるそのような修正または態様も包含すること
を意図するものである。
【００１９】以上の説明に関してさらに以下の項を開示
する。
する。
【００２０】（１）ＭＯＳトランジスタのゲート絶縁層
を形成するための方法であって、半導体基板を用意し；
上記半導体基板上に酸化物層を形成し；上記酸化物層を
高密度窒素プラズマに曝露して窒素をその酸化物層中に
組み込み、それによってその酸化物層をオキシニトリド
層に転化し；そして上記オキシニトリド層をＮ2Ｏ中で
アニールして均一な窒素濃度分布を有するオキシニトリ
ド層を形成する工程を含む上記の方法。
を形成するための方法であって、半導体基板を用意し；
上記半導体基板上に酸化物層を形成し；上記酸化物層を
高密度窒素プラズマに曝露して窒素をその酸化物層中に
組み込み、それによってその酸化物層をオキシニトリド
層に転化し；そして上記オキシニトリド層をＮ2Ｏ中で
アニールして均一な窒素濃度分布を有するオキシニトリ
ド層を形成する工程を含む上記の方法。
【００２１】（２）酸化物層の高密度窒素プラズマに対
する曝露工程が、７００〜９００ワットのプラズマ仕事
率レベルを含む、第１項記載の方法。
する曝露工程が、７００〜９００ワットのプラズマ仕事
率レベルを含む、第１項記載の方法。
【００２２】（３）オキシニトリド層のＮ2Ｏ中でのア
ニール工程が、８００〜１１００℃の温度で１０〜６０
秒間急速熱アニールすることから成る、第１項記載の方
法。
ニール工程が、８００〜１１００℃の温度で１０〜６０
秒間急速熱アニールすることから成る、第１項記載の方
法。
【００２３】（４）ＭＯＳトランジスタを形成するため
の方法であって、半導体基板を用意し；上記半導体基板
上に均一な窒素濃度を有するゲート絶縁層を形成し；上
記ゲート絶縁層上に導電性層を形成し；上記導電性層に
隣接して側壁構造を形成し；そして上記側壁構造に隣接
する半導体基板中にソース領域およびドレイン領域を形
成する工程を含む上記の方法。
の方法であって、半導体基板を用意し；上記半導体基板
上に均一な窒素濃度を有するゲート絶縁層を形成し；上
記ゲート絶縁層上に導電性層を形成し；上記導電性層に
隣接して側壁構造を形成し；そして上記側壁構造に隣接
する半導体基板中にソース領域およびドレイン領域を形
成する工程を含む上記の方法。
【００２４】（５）均一な窒素濃度を有するゲート絶縁
層の形成工程が、半導体基板上に酸化物層を形成し；上
記酸化物層を高密度窒素プラズマに曝露して窒素をその
酸化物層中に組み込み、それによってその酸化物層をオ
キシニトリド層に転化し；そして上記オキシニトリド層
をＮ2Ｏ中でアニールして均一な窒素濃度分布を有する
オキシニトリド層を形成することから成る、第４項記載
の方法。
層の形成工程が、半導体基板上に酸化物層を形成し；上
記酸化物層を高密度窒素プラズマに曝露して窒素をその
酸化物層中に組み込み、それによってその酸化物層をオ
キシニトリド層に転化し；そして上記オキシニトリド層
をＮ2Ｏ中でアニールして均一な窒素濃度分布を有する
オキシニトリド層を形成することから成る、第４項記載
の方法。
【００２５】（６）酸化物層の高密度窒素プラズマに対
する曝露工程が、７００〜９００ワットのプラズマ仕事
率レベルを含む、第５項記載の方法。
する曝露工程が、７００〜９００ワットのプラズマ仕事
率レベルを含む、第５項記載の方法。
【００２６】（７）オキシニトリド層のＮ2Ｏ中でのア
ニール工程が、８００〜１１００℃の温度で１０〜６０
秒間急速熱アニールすることから成る、第５項記載の方
法。
ニール工程が、８００〜１１００℃の温度で１０〜６０
秒間急速熱アニールすることから成る、第５項記載の方
法。
【００２７】（８）均一な窒素濃度が６原子パーセント
より高い、第４項記載の方法。
より高い、第４項記載の方法。
【００２８】（９）ゲート絶縁層の厚さが４０オングス
トローム未満である、第４項記載の方法。
トローム未満である、第４項記載の方法。
【００２９】（１０）均一な窒素濃度が、１０％未満の
ゲート絶縁層横断変動率を有する窒素濃度のことを述べ
るものである、第４項記載の方法。
ゲート絶縁層横断変動率を有する窒素濃度のことを述べ
るものである、第４項記載の方法。
【００３０】（１１）ＭＯＳトランジスタであって、ケ
イ素基板；上記ケイ素基板上の、厚さが４０オングスト
ローム未満であり、そして均一な窒素濃度を有するゲー
ト絶縁層；上記ゲート絶縁層上の導電性層；上記導電性
層に隣接する側壁構造；および上記側壁構造に隣接する
ケイ素基板中のソース領域およびドレイン領域を含む上
記のＭＯＳトランジスタ。
イ素基板；上記ケイ素基板上の、厚さが４０オングスト
ローム未満であり、そして均一な窒素濃度を有するゲー
ト絶縁層；上記ゲート絶縁層上の導電性層；上記導電性
層に隣接する側壁構造；および上記側壁構造に隣接する
ケイ素基板中のソース領域およびドレイン領域を含む上
記のＭＯＳトランジスタ。
【００３１】（１２）均一な窒素濃度が６原子パーセン
トよりも高い、第１０項記載のＭＯＳトランジスタ。
トよりも高い、第１０項記載のＭＯＳトランジスタ。
【００３２】（１３）均一な窒素濃度が１０％未満のゲ
ート絶縁層横断変動率を有する、第１２項記載のＭＯＳ
トランジスタ。
ート絶縁層横断変動率を有する、第１２項記載のＭＯＳ
トランジスタ。
【００３３】（１４）本発明は、均一な窒素濃度を有す
る絶縁膜を形成する方法を述べるものである。これらの
絶縁膜は、まずＲＰＮＯを用いている絶縁膜の中に窒素
を組み込むことによって形成される。次いで、これらの
絶縁膜はＮ2Ｏ中でアニールされ、このことで組み込ま
れた種が再分布されて均一な窒素濃度がもたらされる。
る絶縁膜を形成する方法を述べるものである。これらの
絶縁膜は、まずＲＰＮＯを用いている絶縁膜の中に窒素
を組み込むことによって形成される。次いで、これらの
絶縁膜はＮ2Ｏ中でアニールされ、このことで組み込ま
れた種が再分布されて均一な窒素濃度がもたらされる。
【図１】ＲＰＮＯ絶縁層について得られた窒素濃度分布
を示すプロットである。
を示すプロットである。
【図２】本発明の１態様に従って形成されたゲート絶縁
層を有する典型的なＭＯＳトランジスタを示す断面図で
ある。
層を有する典型的なＭＯＳトランジスタを示す断面図で
ある。
【図３】本発明の１態様を示す断面図およびその窒素濃
度プロットである。
度プロットである。
【図４】本発明の１態様に従って加工された絶縁層から
得られた飛行時間（TＯF）SIMS分布を示す。
得られた飛行時間（TＯF）SIMS分布を示す。
１０ ケイ素基板 １５ ケイ素酸化物層 ２０ 窒素含有酸化物膜 ２５ オキシニトリド膜 ５０ ゲート絶縁層 ６０ 導電性ゲート層 ７０ 側壁構造 ８０ ドレインおよびソース延長部 ９０ 絶縁層／ケイ素基板界面 １００ ＲＰＮＯ膜 １１０ ケイ素基板 １１５ 窒素濃度
Claims (3)
- 【請求項１】 ＭＯＳトランジスタのゲート絶縁層を形
成するための方法であって、 半導体基板を用意し；上記半導体基板上に酸化物層を形
成し；上記酸化物層を高密度窒素プラズマに曝露して窒
素をその酸化物層中に組み込み、それによってその酸化
物層をオキシニトリド層に転化し；そして上記オキシニ
トリド層をＮ2Ｏ中でアニールして均一な窒素濃度分布
を有するオキシニトリド層を形成する工程を含む上記の
方法。 - 【請求項２】 ＭＯＳトランジスタを形成するための方
法であって、 半導体基板を用意し；上記半導体基板上に均一な窒素濃
度を有するゲート絶縁層を形成し；上記ゲート絶縁層上
に導電性層を形成し；上記導電性層に隣接して側壁構造
を形成し；上記側壁構造に隣接する半導体基板中にソー
ス領域およびドレイン領域を形成する工程を含む上記の
方法。 - 【請求項３】 ＭＯＳトランジスタであって、 ケイ素基板；上記ケイ素基板上の、厚さが４０オングス
トローム未満であり、そして均一な窒素濃度を有するゲ
ート絶縁層；上記ゲート絶縁層上の導電性層；上記導電
性層に隣接する側壁構造；および上記側壁構造に隣接す
るケイ素基板中のソース領域およびドレイン領域を含む
上記のＭＯＳトランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US24167300P | 2000-10-19 | 2000-10-19 | |
| US241673 | 2000-10-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002198531A true JP2002198531A (ja) | 2002-07-12 |
| JP3829084B2 JP3829084B2 (ja) | 2006-10-04 |
Family
ID=22911700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001321458A Expired - Fee Related JP3829084B2 (ja) | 2000-10-19 | 2001-10-19 | 均一な窒素濃度を有するトランジスタ・ゲート絶縁層を形成する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6933248B2 (ja) |
| JP (1) | JP3829084B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060198A (ja) * | 2001-08-10 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| WO2004097922A1 (ja) * | 2003-04-30 | 2004-11-11 | Fujitsu Limited | 半導体装置の製造方法 |
| WO2005004224A1 (ja) * | 2003-07-01 | 2005-01-13 | Nec Corporation | 半導体装置及びその製造方法 |
| CN1329963C (zh) * | 2003-11-03 | 2007-08-01 | 旺宏电子股份有限公司 | 氮化穿隧氧化层的形成方法 |
| WO2008081724A1 (ja) * | 2006-12-28 | 2008-07-10 | Tokyo Electron Limited | 絶縁膜の形成方法および半導体装置の製造方法 |
| JP2008539592A (ja) * | 2005-04-29 | 2008-11-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ブロッキング特性の異なるゲート絶縁膜を備えた半導体デバイス |
| JP2009010374A (ja) * | 2007-06-26 | 2009-01-15 | Dongbu Hitek Co Ltd | 半導体素子の製造方法 |
| US7514376B2 (en) | 2003-04-30 | 2009-04-07 | Fujitsu Microelectronics Limited | Manufacture of semiconductor device having nitridized insulating film |
| JP2012134511A (ja) * | 2004-11-08 | 2012-07-12 | Sk Hynix Inc | ジルコニウム酸化膜を有する半導体素子のキャパシタ及びその製造方法 |
| US8227355B2 (en) | 2006-01-19 | 2012-07-24 | Fujitsu Semiconductor Limited | Method and apparatus of fabricating semiconductor device |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6893979B2 (en) * | 2001-03-15 | 2005-05-17 | International Business Machines Corporation | Method for improved plasma nitridation of ultra thin gate dielectrics |
| US6503846B1 (en) * | 2001-06-20 | 2003-01-07 | Texas Instruments Incorporated | Temperature spike for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates |
| US6773999B2 (en) * | 2001-07-18 | 2004-08-10 | Matsushita Electric Industrial Co., Ltd. | Method for treating thick and thin gate insulating film with nitrogen plasma |
| US20030080389A1 (en) * | 2001-10-31 | 2003-05-01 | Jerry Hu | Semiconductor device having a dielectric layer with a uniform nitrogen profile |
| EP1333473A1 (en) * | 2002-01-31 | 2003-08-06 | STMicroelectronics S.r.l. | Interpoly dielectric manufacturing process for non volatile semiconductor memories |
| JP2004023008A (ja) * | 2002-06-20 | 2004-01-22 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
| US6828623B1 (en) * | 2002-08-30 | 2004-12-07 | Advanced Micro Devices, Inc. | Floating gate memory device with homogeneous oxynitride tunneling dielectric |
| JP2004111538A (ja) * | 2002-09-17 | 2004-04-08 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法と評価方法、及びプロセス条件評価方法 |
| DE10255936B4 (de) * | 2002-11-29 | 2005-12-29 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht |
| US7291568B2 (en) * | 2003-08-26 | 2007-11-06 | International Business Machines Corporation | Method for fabricating a nitrided silicon-oxide gate dielectric |
| US7144825B2 (en) * | 2003-10-16 | 2006-12-05 | Freescale Semiconductor, Inc. | Multi-layer dielectric containing diffusion barrier material |
| US7405125B2 (en) * | 2004-06-01 | 2008-07-29 | Macronix International Co., Ltd. | Tunnel oxynitride in flash memories |
| US7501352B2 (en) * | 2005-03-30 | 2009-03-10 | Tokyo Electron, Ltd. | Method and system for forming an oxynitride layer |
| US7517814B2 (en) * | 2005-03-30 | 2009-04-14 | Tokyo Electron, Ltd. | Method and system for forming an oxynitride layer by performing oxidation and nitridation concurrently |
| US20060228898A1 (en) * | 2005-03-30 | 2006-10-12 | Cory Wajda | Method and system for forming a high-k dielectric layer |
| US20070066084A1 (en) * | 2005-09-21 | 2007-03-22 | Cory Wajda | Method and system for forming a layer with controllable spstial variation |
| US20070065593A1 (en) * | 2005-09-21 | 2007-03-22 | Cory Wajda | Multi-source method and system for forming an oxide layer |
| KR20090025780A (ko) * | 2007-09-07 | 2009-03-11 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| JP2009164424A (ja) * | 2008-01-08 | 2009-07-23 | Toshiba Corp | 半導体装置およびその製造方法 |
| US8673720B2 (en) * | 2009-03-27 | 2014-03-18 | National Semiconductor Corporation | Structure and fabrication of field-effect transistor having nitrided gate dielectric layer with tailored vertical nitrogen concentration profile |
| US8304835B2 (en) | 2009-03-27 | 2012-11-06 | National Semiconductor Corporation | Configuration and fabrication of semiconductor structure using empty and filled wells |
| US20130341692A1 (en) * | 2012-06-22 | 2013-12-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Novel [N] Profile in Si-Ox Interface for CMOS Image Sensor Performance Improvement |
| CN115424977A (zh) * | 2022-11-03 | 2022-12-02 | 广州粤芯半导体技术有限公司 | 浅沟槽隔离结构的制备方法及半导体结构的制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3202457B2 (ja) * | 1993-12-16 | 2001-08-27 | 株式会社東芝 | 半導体装置の製造方法 |
| US6136654A (en) * | 1996-06-07 | 2000-10-24 | Texas Instruments Incorporated | Method of forming thin silicon nitride or silicon oxynitride gate dielectrics |
| US5861651A (en) * | 1997-02-28 | 1999-01-19 | Lucent Technologies Inc. | Field effect devices and capacitors with improved thin film dielectrics and method for making same |
| US5972804A (en) * | 1997-08-05 | 1999-10-26 | Motorola, Inc. | Process for forming a semiconductor device |
| US6251801B1 (en) * | 1998-10-07 | 2001-06-26 | Kabushiki Kaisha Toshiba | Method and apparatus for manufacturing semiconductor device |
| US6503846B1 (en) * | 2001-06-20 | 2003-01-07 | Texas Instruments Incorporated | Temperature spike for uniform nitridization of ultra-thin silicon dioxide layers in transistor gates |
-
2001
- 2001-09-28 US US09/967,044 patent/US6933248B2/en not_active Expired - Lifetime
- 2001-10-19 JP JP2001321458A patent/JP3829084B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060198A (ja) * | 2001-08-10 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US7514376B2 (en) | 2003-04-30 | 2009-04-07 | Fujitsu Microelectronics Limited | Manufacture of semiconductor device having nitridized insulating film |
| WO2004097922A1 (ja) * | 2003-04-30 | 2004-11-11 | Fujitsu Limited | 半導体装置の製造方法 |
| WO2005004224A1 (ja) * | 2003-07-01 | 2005-01-13 | Nec Corporation | 半導体装置及びその製造方法 |
| JPWO2005004224A1 (ja) * | 2003-07-01 | 2007-09-20 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| CN1329963C (zh) * | 2003-11-03 | 2007-08-01 | 旺宏电子股份有限公司 | 氮化穿隧氧化层的形成方法 |
| JP2012134511A (ja) * | 2004-11-08 | 2012-07-12 | Sk Hynix Inc | ジルコニウム酸化膜を有する半導体素子のキャパシタ及びその製造方法 |
| JP2008539592A (ja) * | 2005-04-29 | 2008-11-13 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ブロッキング特性の異なるゲート絶縁膜を備えた半導体デバイス |
| US8227355B2 (en) | 2006-01-19 | 2012-07-24 | Fujitsu Semiconductor Limited | Method and apparatus of fabricating semiconductor device |
| JPWO2008081724A1 (ja) * | 2006-12-28 | 2010-04-30 | 東京エレクトロン株式会社 | 絶縁膜の形成方法および半導体装置の製造方法 |
| US8158535B2 (en) | 2006-12-28 | 2012-04-17 | Tokyo Electron Limited | Method for forming insulating film and method for manufacturing semiconductor device |
| WO2008081724A1 (ja) * | 2006-12-28 | 2008-07-10 | Tokyo Electron Limited | 絶縁膜の形成方法および半導体装置の製造方法 |
| KR101188574B1 (ko) * | 2006-12-28 | 2012-10-05 | 도쿄엘렉트론가부시키가이샤 | 절연막의 형성 방법 및 반도체 장치의 제조 방법 |
| JP2009010374A (ja) * | 2007-06-26 | 2009-01-15 | Dongbu Hitek Co Ltd | 半導体素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6933248B2 (en) | 2005-08-23 |
| US20020072177A1 (en) | 2002-06-13 |
| JP3829084B2 (ja) | 2006-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002198531A (ja) | 均一な窒素濃度を有するトランジスタ・ゲート絶縁層を形成する方法 | |
| JP4317523B2 (ja) | 半導体装置及びこれの製造方法 | |
| US6773999B2 (en) | Method for treating thick and thin gate insulating film with nitrogen plasma | |
| JP4718425B2 (ja) | 複合基板の作製方法 | |
| US6136654A (en) | Method of forming thin silicon nitride or silicon oxynitride gate dielectrics | |
| US6033998A (en) | Method of forming variable thickness gate dielectrics | |
| US6849513B2 (en) | Semiconductor device and production method thereof | |
| EP0847079A2 (en) | Method of manufacturing an MIS electrode | |
| US6362085B1 (en) | Method for reducing gate oxide effective thickness and leakage current | |
| JP2004134753A (ja) | 多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法 | |
| TW200409238A (en) | Method for fabricating a nitrided silicon-oxide gate dielectric | |
| JP2009545895A (ja) | 希ガスを含有するダブルプラズマ窒化物形成によるＣＭＯＳＳｉＯＮゲート誘電性能の改善 | |
| KR100718823B1 (ko) | 실리콘-게르마늄 트랜지스터 및 관련 방법들 | |
| US6767847B1 (en) | Method of forming a silicon nitride-silicon dioxide gate stack | |
| JP2004134719A (ja) | 半導体素子の製造方法 | |
| US6821868B2 (en) | Method of forming nitrogen enriched gate dielectric with low effective oxide thickness | |
| US6821904B2 (en) | Method of blocking nitrogen from thick gate oxide during dual gate CMP | |
| US6979867B2 (en) | SOI chip with mesa isolation and recess resistant regions | |
| JPH1041506A (ja) | 半導体装置及びその製造方法 | |
| JP2003133550A (ja) | 半導体装置及びその製造方法 | |
| JP2004207560A (ja) | 半導体装置およびその製造方法 | |
| US7166525B2 (en) | High temperature hydrogen annealing of a gate insulator layer to increase etching selectivity between conductive gate structure and gate insulator layer | |
| JP2006066923A (ja) | 半導体装置 | |
| US20050181625A1 (en) | Method for transistor gate dielectric layer with uniform nitrogen concentration | |
| JP2005294549A (ja) | Ｍｏｓ型トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060512 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060517 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060613 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060710 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3829084 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |