JP2007504652A - 窒化シリコン酸化物ゲート誘電体を製造する方法 - Google Patents

窒化シリコン酸化物ゲート誘電体を製造する方法 Download PDF

Info

Publication number
JP2007504652A
JP2007504652A JP2006524848A JP2006524848A JP2007504652A JP 2007504652 A JP2007504652 A JP 2007504652A JP 2006524848 A JP2006524848 A JP 2006524848A JP 2006524848 A JP2006524848 A JP 2006524848A JP 2007504652 A JP2007504652 A JP 2007504652A
Authority
JP
Japan
Prior art keywords
nitrogen
layer
silicon
mixture
ammonia
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006524848A
Other languages
English (en)
Other versions
JP4617306B2 (ja
JP2007504652A5 (ja
Inventor
バーナム、ジェイ、エス
ナコス、ジェームス、エス
クインリバン、ジェームス、ジェイ
ローク、バーニー、ジュニア
シャンク、スティーブン、エム
ウォード、ベス、エイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2007504652A publication Critical patent/JP2007504652A/ja
Publication of JP2007504652A5 publication Critical patent/JP2007504652A5/ja
Application granted granted Critical
Publication of JP4617306B2 publication Critical patent/JP4617306B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6927—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01344—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a nitrogen-containing ambient, e.g. N2O oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6518—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer
    • H10P14/6524—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being nitrogen
    • H10P14/6526—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer the substance being nitrogen introduced into an oxide material, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H10P14/6532—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour by exposure to a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】 ウェハ内における相対的に均一な厚さ及び窒素濃度を有するＳｉＯｘＮｙ層を製造する方法を提供すること。
【解決手段】 基板を準備するステップと、該基板の上面に二酸化シリコン層を形成するステップと、還元雰囲気内でプラズマ窒化を実行し、該二酸化シリコン層を酸窒化シリコン層に変換するステップとを含む、ゲート誘電体層を製造する方法である。このように形成された誘電体層を、ＭＯＳＦＥＴの製造において用いることができる。
【選択図】 図６

Description

本発明は、半導体デバイスの製造に関し、より具体的には、窒化シリコン酸化物のゲート誘電体の製造方法に関する。
集積回路の傾向は、より高性能、より高速、及びより低コストに向かっている。したがって、デバイスの寸法及び素子のサイズは縮小し、これに対応してゲート誘電体を拡大縮小しなければならない。物理的なゲート誘電体の厚さが減少したので、誘電率がより高く、漏れのより少ないゲート誘電体に対する必要性が生じた。高度な金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）においては、酸窒化シリコン（ＳｉＯｘＮｙ）層が、ゲート誘電体として用いられる。ＭＯＳＦＥＴトランジスタは、シリコン基板内に形成されたチャネル領域と、薄いゲート誘電体層の上部に形成され、該チャネル領域の上に位置合わせされたＮ又はＰドープされたポリシリコン・ゲートと、該チャネル領域の両側においてシリコン基板内に形成されたソース／ドレイン領域とを含む。
しかしながら、ＳｉＯｘＮｙゲート誘電体に伴う問題は、ウェハ内における厚さ及び窒素濃度のばらつきである。特にＰチャネル電界効果トランジスタ（ＰＦＥＴ）において、ゲート誘電体のウェハ内における厚さ及び窒素濃度のばらつきは、直接ウェハ内におけるしきい値電圧のばらつきをもたらし、同じウェハからの個々の集積回路チップの性能のばらつきの原因となる。したがって、相対的に均一なウェハ内における厚さ及び窒素濃度を有するＳｉＯｘＮｙ層を製造する方法に対する必要性がある。
本発明の第１の態様は、基板を準備するステップと、基板の上面に二酸化シリコン層を形成するステップと、還元雰囲気内でプラズマ窒化を実行し、二酸化シリコン層を酸窒化シリコン層に変換するステップとを含む、ゲート誘電体層を製造する方法である。
本発明の第２の態様は、少なくとも最上部のシリコン層を有する半導体基板を準備するステップと、半導体基板の上面に二酸化シリコン層を形成するステップと、還元雰囲気内でプラズマ窒化を実行し、二酸化シリコン層を酸窒化シリコン層に変換するステップと、半導体基板内のチャネル領域の上に位置合わせされた酸窒化シリコン層上にポリシリコン・ゲートを形成するステップと、ポリシリコン・ゲートに位置合わせされたソース／ドレイン領域を半導体基板内に形成するステップとを含む、ＭＯＳＦＥＴを製造する方法である。
本発明の特徴が、添付の特許請求の範囲に述べられている。しかしながら、本発明自体は、添付の図面と併せて読むときに、例証としての実施形態の以下の詳細な説明を参照することによって最も良く理解されるであろう。
窒化された二酸化シリコンという用語は、酸窒化シリコン（ＳｉＯｘＮｙ）を形成するために窒素が導入されたＳｉＯ２層を言う。ＳｉＯｘＮｙの範囲は、ＳｉＯｘＮｙが安定している整数ｘ及びｙ（又はそれらの分数）の全ての組み合わせを含む。還元雰囲気は、酸素と反応する種を含むガス雰囲気として定義される。
図１乃至図３は、本発明による窒化されたゲート誘電体層の製造を示す部分断面図である。図１において、上面１０５を有する基板１００が準備される。基板１００は、真性のＮ型又はＰ型バルクシリコン基板、ドープされていない又は真性のＮ型又はＰ型シリコン・オン・インシュレータ（ＳＯＩ）基板、或いはサファイア基板、或いはルビー基板とすることができる。
図２において、厚さＤ１を有するベースＳｉＯ２層１１０が、基板１００の上面１０５上に形成される。表面１０５上にベースＳｉＯ２層１１０を形成する前に、表面が、当該技術分野に公知の多数の洗浄プロセスのいずれか１つによって洗浄される。例えば、バッファードフッ化水素酸（ＢＨＦ）洗浄、次にＮＨ４ＯＨ洗浄、次にＨＣｌ洗浄を用いて、表面１０５を洗浄することができる。基板１００が、バルクシリコン基板又はＳＯＩ基板である場合には、第１の例においては、約０．５分から３０分間、約６００℃から８００℃で、酸素含有雰囲気において炉内で熱酸化させることによって、ベースＳｉＯ２層１１０を形成することができる。第２の例においては、約５秒から６０秒間、約８００℃から１０００℃で、酸素含有雰囲気において急速熱酸化（ＲＴＯ）させることによって、ベースＳｉＯ２層１１０を形成することができる。基板１００がルビー基板又はサファイア基板である場合には、化学気相成長（ＣＶＤ）ツールにおける堆積によって、ベースＳｉＯ２層１１０を形成することができ、誘電体層をテトラエトキシシラン（ＴＥＯＳ）酸化物とすることができる。バルクシリコン又はＳＯＩ基板のために、ＴＥＯＳを用いることもできる。一例において、Ｄ１は、約８Åから２３Åまでの厚さである。いずれの基板についても、ベースＳｉＯ２層１１０は、洗浄されたシリコン表面を空気又は酸素に露出させることによって形成が可能になる自然酸化物とすることができ、或いは、「むき出しの」シリコン表面の酸化洗浄プロセスによって、ベースＳｉＯ２層１１０を形成することができる。
図３において、ベースＳｉＯ２層１１０（図２を参照されたい）を窒化されたＳｉＯ２（ＳｉＯｘＮｙ）層１１０Ａに変換するために、リモートプラズマ窒化（ＲＰＮ）プロセスが実行される。リモートプラズマ窒化プロセスが、図６、図７及び図９に関連して以下に説明される。ＳｉＯｘＮｙ層１１０Ａは、厚さＤ２を有する。一例において、Ｄ２は、約８Åから２４Åまでの厚さである。一例において、ＳｉＯｘＮｙ層１１０Ａは、約２％から２０％までの窒素原子を含む。第２の例において、ＳｉＯｘＮｙ層１１０Ａにおける窒素濃度は、１Ｅ２１ａｔｍ／ｃｍ３から１Ｅ２２ａｔｍ／ｃｍ３までの間である。本発明の利点は、窒化前の酸化物の厚さと比べて、窒化後の酸化物の誘電体厚の増加がほとんどないことである。厚さの増加量は、窒化前の酸化物の厚さ（Ｄ１）の関数であり、窒化後の酸化物の厚さ（Ｄ２）は、一般に、約０％から５％だけ増加される。
図４及び図５は、本発明によるＭＯＳＦＥＴの製造を示す部分断面図である。図４は、図３から続く。図４において、ＳｉＯｘＮｙ層１１０Ａの上面１２０上にポリシリコン層１１５が形成される。低圧化学気相成長（ＬＰＣＶＤ）又は急速熱化学気相成長（ＲＴＣＶＤ）のような、当該技術に公知の多数の堆積プロセスの１つを用いて、ポリシリコン層１１５を形成することができる。ポリシリコン層１１５は、ドープされていない又はドープされたＮ型又はＰ型とすることができる。一例において、ポリシリコン層１１５は、１０００Åから２０００Åまでの厚さである。
図５において、例えば、ゲート１２５を形成するために、反応性イオンエッチング（ＲＩＥ）プロセスによって、ポリシリコン層１１５（図４を参照されたい）がエッチングされる。ゲート１２５の側壁１３５上にスペーサ１３０が形成される。（一般的には、１つ又はそれ以上のイオン注入プロセスによって）ソース／ドレイン１４０を形成することにより、ＭＯＳＦＥＴ１４５の製造が完成され、ＳｉＯｘＮｙ層１１０Ａが、ＭＯＳＦＥＴのゲート誘電体となる。堆積の際にポリシリコン層１１５（図４を参照されたい）がドープされなかった場合には、ソース／ドレイン１４０の形成と併せて又は別個のステップとして、イオン注入によるスペーサの形成後に、ゲート１２５をＮ型又はＰ型にドープすることができる。
図６は、本発明による、図１乃至図５に示される誘電体層及びＭＯＳＦＥＴを製造するためのプロセスステップのフローチャートである。例としてシリコン基板が用いられる。ステップ１５０において、当該技術に公知の多数の洗浄プロセスのいずれか１つによって、シリコン基板の表面が洗浄される。第１の例において、バッファードフッ化水素酸（ＢＨＦ）洗浄、次にＮＨ４ＯＨ洗浄、次にＨＣｌ洗浄を用いて、シリコン表面１０５を洗浄することができる。代替的に、第２の例において、ＢＨＦ、次にＯ３洗浄、次にドライＨＣｌ洗浄を用いて、シリコン表面を洗浄することができる。
ステップ１５５において、例えば、約０．５分から３０分間、約６００℃から８００℃で、酸素含有雰囲気において炉内で熱酸化させることによって、約５秒から６０秒間、約８００℃から１０００℃で、酸素含有雰囲気においてＲＴＯさせることによって、或いは、洗浄されたシリコン表面を空気又は酸素に露出させることによって、ベースＳｉＯ２層を形成することができる。ベースＳｉＯ２層は、約８Åから２３Åまでの厚さである。
ステップ１６０において、リモートプラズマ窒化プロセスが実行される。第１の例において、処理されるウェハが処理チャンバ内で回転される間、窒素とヘリウムのような不活性ガスの混合物が、リモートプラズマ窒化ツールのプラズマ生成ポートに導入され、水素又はアンモニアのような還元ガスが、第２の非プラズマ生成ポートを通して導入される（図７を参照されたい）。典型的な処理条件は、約１ｓｌｍ（標準リットル／分）から２０ｓｌｍまでの窒素流量、約１ｓｌｍから２０ｓｌｍまでのヘリウム（又は他の不活性ガス）流量、約１ｓｌｍから２０ｓｌｍまでの水素（アンモニア又は他の還元ガス）流量、約０．２Ｔｏｒｒから５０Ｔｏｒｒまでのチャンバ圧、１０００ワットから３０００ワットまでのマイクロ波電力、及び約２０秒から５００秒間の約２５℃から１０００℃までのウェハ温度である。
第２の例において、処理されるウェハが処理チャンバ内で回転される間、窒素、ヘリウムのような不活性ガス、及び水素又はアンモニアのような還元ガスの混合物が、リモートプラズマ窒化ツールのプラズマ生成ポートに導入される（図１０を参照されたい）。典型的な処理条件は、約１ｓｌｍから２０ｓｌｍまでの窒素流量、約１ｓｌｍから２０ｓｌｍまでのヘリウム（又は他の不活性ガス）流量、約１ｓｌｍから２０ｓｌｍまでの水素流量、約０．２Ｔｏｒｒから５０Ｔｏｒｒまでのチャンバ圧、１０００ワットから３０００ワットまでのマイクロ波電力、及び約２０秒から５００秒間の約２５℃から１０００℃までのウェハ温度である。
両方の例において、窒素ドーズ量は、約１Ｅ１４原子／ｃｍ２から５Ｅ１５原子／ｃｍ２までであり、完成したＳｉＯｘＮｙ層は、約２％から２０％までの窒素を含む。
ステップ１６５において、任意のアニール・ステップが実行される。一般に、リモートプラズマ窒化は高温のウェハ上で行われるので、アニール処理は必要とされない。標準的な急速熱アニール（ＲＴＡ）又はスパイクＲＴＡのいずれかを実行することができる。スパイク・アニールは、窒素をＳｉＯ２／Ｓｉ界面に押しやることなく、移動度を増大させるために用いられる。スパイク・アニールは、ウェハが最高ウェハ温度である時間が約６０秒又はそれより短いアニールとして定義され、標準的なＲＴＡは、ウェハが最高ウェハ温度にある時間が約６０秒より長いアニールとして定義される。
以下のステップは、ＭＯＳＦＥＴのためのゲート誘電体として、窒化されたＳｉＯ２誘電体を用いる。
ステップ１７０において、ポリシリコン層が、ＬＰＣＶＤ又はＲＴＣＶＤのような当該技術分野に公知の多数の堆積プロセスの１つを用いて、窒化されたＳｉＯ２の上に形成される。ポリシリコン層は、ドープされていない又はドープされたＮ型又はＰ型とすることができる。一例において、ポリシリコン層は、１０００Åから２０００Åまでの厚さである。
ステップ１７５において、ＭＯＳＦＥＴが、実質的に完成される。ゲートを形成するために、例えばＲＩＥプロセスによってポリシリコン層がエッチングされ、ゲートの側壁上にスペーサが形成され、ゲートの両側において基板内にソース／ドレインが形成される（一般に、１つ又はそれ以上のイオン注入プロセスによって）。ＳｉＯｘＮｙ層は、ＭＯＳＦＥＴのゲート誘電体である。堆積の際にポリシリコン層がドープされなかった場合には、ソース／ドレインの形成と併せて又は別個のステップとして、イオン注入によるスペーサの形成後に、ゲートをＮ型又はＰ型にドープすることができる。
図７は、本発明の第１の実施形態による窒化ステップを実行するためのリモートプラズマ・システム窒化システムの概略図である。図７において、リモートプラズマ・ツール１８０は、チャンバ１８５と、該チャンバ内の（ウェハ１９５を保持するための）回転可能なウェハチャック１９０とを含む。プラズマ２０５を開始し、維持するエネルギーを供給するためのマイクロ波コイル２００が、チャンバ１８５の側壁２１５内の第１の吸気ポート２１０Ａを囲む。プラズマ２０５の生成のためのガス（本例においては、ヘリウム／窒素の混合物）が、ポート２１０Ａを通して供給される。還元ガス（本例においては、水素）が、第２の吸気ポート２１０Ｂを通して供給される。他の還元ガスは、アンモニア、水素と窒素の混合物、アンモニアと窒素の混合物、水素とアンモニアと窒素の混合物、重水素、重水素化アンモニア、重水素と窒素の混合物、重水素化アンモニアと窒素の混合物、重水素と重水素化アンモニアと窒素の混合物、及び重水素とアンモニアと窒素の混合物を含む。チャンバ１８５の側壁２１５内の真空ポンプ（図示せず）にも接続された排気ポート２２０が、使用済みの種を除去し、処理圧を維持する。排気ポート２２０及び第１の吸気ポート２１０Ａは、チャンバ１８５の両側に正反対に配置され、第２の吸気ポート２１０Ｂは、第１の吸気ポートと排気ポートとの間に配置される。
使用において、ウェハの上面２３０にベースＳｉＯ２層（図示せず）を有するウェハ１９５が、搬送チャンバ（図示せず）からチャンバ１８５内に置かれ、回転され、予め選択された流量の予め選択された窒化ガスの混合物（本例においては、Ｈｅ／Ｎ２）が、第１の吸気口２１０Ａを介して該チャンバに導入され、予め選択された流量の予め選択された還元ガスの混合物（本例においては、Ｈ２又はＮＨ３）が、第２の吸気口Ｂを介して該チャンバに導入され、該チャンバは、排気ポート２２０に取り付けられた真空ポンプを介して予め選択された圧力で維持される。予め選択されたワット数のマイクロ波電力が、マイクロ波コイル２００に印加されてプラズマ２０５を通電し、該プラズマ２０５を維持する。予め選択された時間の後、マイクロ波電力のスイッチが切られ、プラズマ２０５を消し、ガス流が止められ、チャンバ１８５が搬送チャンバ圧の状態にされる。プラズマ２０５は、主として窒素イオン、ヘリウムイオン、水素中性プラズマである。
本発明を実施するための適切なツールの一例が、カリフォルニア州Ｓａｎｔａ Ｃｌａｒａ所在のＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｃｏｒｐ社によって製造されたＡＭＡＴモデルＸＥ１２チャンバであり、減結合プラズマ・ユニットも、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｃｏｒｐ社によって供給される。
図８は、本発明による、窒化されたシリコン酸化物のゲート誘電体のウェハ内における厚さ制御の改善を示すチャートである。図８は、等しい平均厚さをもつ２つの窒化された二酸化シリコン膜についてのウェハの中央からの距離の関数として、ポストＲＰＮシリコン酸化物膜の厚さをプロットする。測定は、エリプソメータを用いて行われた。曲線２２５は、上述のように、しかし、如何なる還元ガス流も用いずに処理されたＳｉＯｘＮｙ層である。曲線２２５のＳｉＯｘＮｙ層の平均厚は、０．９７のシグマを有する１７．９Åである。曲線２３０は、上に説明されたように、しかし、還元ガス流を用いるＳｉＯｘＮｙ層である。曲線２３０のＳｉＯｘＮｙ層の平均厚は、０．５０のシグマを有する１８．０Åである。このように、還元種を導入することにより、厚さの均一性が約２倍増大される。
層２２５及び２３０の２次イオン質量分析法（ＳＩＭＳ）のプロファイルが、表Ｉで見られるようなＳｉＯｘＮｙの厚さ、均一性の改善と共に、窒素濃度の均一性トラックの改善を非常に良く示す。窒素のドーズ量と濃度との間に一対一対応があることに留意されたい。
Figure 2007504652
表Ｉにおいて、チャンバ内にある還元ガスを用いないリモートプラズマ窒化によって処理されるウェハの中央から端部までの窒素濃度の変化は、５０％を超える。チャンバ内にある還元ガスを用いるリモートプラズマ窒化によって処理されるウェハの２つの例において、ウェハの中央から端部までの窒素濃度の変化は、２５％より大きくない。
このように、ＳｉＯｘＮｙの厚さの均一性及び窒素濃度の均一性の両方が、約２倍改善する。
図９は、本発明による、還元ガスを用いない窒化された二酸化シリコンの厚さの差を示すチャートである。上述のように還元ガスを用いずに実行されるＲＰＮプロセスの別の問題は、ベースＳｉＯ２層と完成したＳｉＯｘＮｙ層との間の差として表される誘電体の厚さが許容できない程増大することである。図９が示すように、還元ガスをＲＰＮチャンバ内に導入することにより、この厚さの増大が大きく減少される。図９は、ウェハの中央からの距離の関数として、自然酸化物（曲線２３５）、還元ガスを用いずに処理されたポストＲＰＮ自然酸化膜（曲線２４０）、及び還元ガスを用いて処理されたポストＲＰＮ自然酸化膜（曲線２４５）の厚さをプロットする。測定は、エリプソメータを用いて行なわれた。曲線２４０は、上述のように、しかし、如何なる還元ガス流も用いずに処理された約１０Åの厚さの自然酸化物層から作られたＳｉＯｘＮｙ層である。曲線２４０のＳｉＯｘＮｙ層の平均厚は、約２５Åから２７．５Åである。曲線２４５は、上述のように、しかし、還元ガス流を用いて処理されたＳｉＯｘＮｙ層である。曲線２４５の平均厚は、約１３Åから１３．５Åである。このように、ＲＰＮプロセスの間、還元種を導入することにより、誘電体層の厚さの増大が劇的に減少される。厚さの増大は、約３５％まで制限される。場合によっては、厚さの増大がゼロに近付くこともある。
図１０は、本発明の第２の実施形態による窒化ステップを実行するためのリモートプラズマ・システム窒化システムの概略図である。図１０は、第２の吸気ポート２１０Ｂによってガスが供給されず、全てのガス（窒素、ヘリウム、及び水素）が第１の吸気ポート２１０Ａを通して供給されるという事実を除いて、図７と類似している。プラズマ２０５は、主として窒素イオン、ヘリウムイオン、水素イオンプラズマである。
このように、ウェハ内における相対的に均一な厚さを有するＳｉＯｘＮｙ層を製造する方法に対する必要性が、本発明によって満たされた。
本発明の理解のために、上に本発明の実施形態の説明が与えられる。本発明は、ここに説明される特定の実施形態に制限されるものではなく、本発明の範囲から逸脱することなく、当業者には明らかになるような種々の修正、再構成及び置換が可能であることが理解されるであろう。したがって、上記の特許請求の範囲は、本発明の真の精神及び範囲内に含まれるような、こうした修正及び変更の全てを網羅することが意図される。
本発明による窒化されたゲート誘電体層の製造を示す部分断面図である。 本発明による窒化されたゲート誘電体層の製造を示す部分断面図である 本発明による窒化されたゲート誘電体層の製造を示す部分断面図である。 本発明によるＭＯＳＦＥＴの製造を示す部分断面図である。 本発明によるＭＯＳＦＥＴの製造を示す部分断面図である。 本発明による、図１乃至図４に示された誘電体層及びＭＯＳＦＥＴを製造するためのプロセスステップのフローチャートである。 本発明の第１の実施形態による窒化ステップを実行するためのリモートプラズマ・システム窒化システムの概略図である。 本発明による、窒化されたシリコン酸化物ゲート誘電体のウェハ内における厚さ制御の改善を示すチャートである。 本発明による、還元ガスを用いる窒化された二酸化シリコンの厚さと還元ガスを用いない窒化された二酸化シリコンの厚さの差を示すチャートである。 本発明の第２の実施形態による窒化ステップを実行するためのリモートプラズマ・システム窒化システムの概略図である。

Claims (30)

  1. ゲート誘電体層を製造する方法であって、
    基板を準備するステップと、
    前記基板の上面に二酸化シリコン層を形成するステップと、
    還元雰囲気内でプラズマ窒化を実行し、前記二酸化シリコン層を酸窒化シリコン層に変換するステップと
    を含む方法。
  2. プラズマ窒化を実行する前記ステップが、リモートプラズマ窒化プロセスを用いて実行される、請求項１に記載の方法。
  3. プラズマ窒化を実行する前記ステップが、リモートプラズマ窒化ツールの第１の吸気口を通して導入される窒素及び不活性ガス・プラズマ、並びに前記リモートプラズマ窒化ツールの第２の吸気口を通して導入される中性還元ガスを用いて実行される、請求項１に記載の方法。
  4. 前記不活性ガスがヘリウムであり、前記還元ガスが、水素、アンモニア、水素と窒素の混合物、アンモニアと窒素の混合物、水素とアンモニアと窒素の混合物、重水素、重水素化アンモニア、重水素と窒素の混合物、重水素化アンモニアと窒素の混合物、重水素と重水素化アンモニアと窒素の混合物、又は、重水素とアンモニアと窒素の混合物である、請求項３に記載の方法。
  5. プラズマ窒化を実行する前記ステップが、窒素、不活性ガス及び還元ガスを含むプラズマを用いて実行される、請求項１に記載の方法。
  6. 前記不活性ガスがヘリウムであり、前記還元ガスが水素である、請求項５に記載の方法。
  7. 前記基板がバルクシリコン又はシリコン・オン・インシュレータ基板を含み、前記二酸化シリコン層を形成する前記ステップが、空気又は酸素における自然酸化物の成長、熱酸化、急速熱酸化、化学気相成長、及び酸化洗浄プロセスからなる群から選択されるプロセスによって形成される、請求項１に記載の方法。
  8. 前記二酸化シリコン層が約８Åから２３Åまでの厚さを有する、請求項１に記載の方法。
  9. 前記酸窒化シリコンが約８Åから２４Åまでの厚さを有する、請求項１に記載の方法。
  10. 前記酸窒化シリコン層が約２パーセントから２０パーセントまでの間の窒素を含む、請求項１に記載の方法。
  11. 前記酸窒化シリコン層内の窒素濃度が、約１Ｅ２１ａｔｍ／ｃｍ３から１Ｅ２２ａｔｍ／ｃｍ３までの間である、請求項１に記載の方法。
  12. プラズマ窒化を実行する前記ステップが、約１Ｅ１４ａｔｍ／ｃｍ２から５Ｅ１４ａｔｍ／ｃｍ２までの間の窒素ドーズ量を前記二酸化シリコン層に与える、請求項１に記載の方法。
  13. 前記酸窒化シリコン層が、前記二酸化シリコン層の厚さより約０から３５％大きい厚さを有する、請求項１に記載の方法。
  14. 前記基板の中央から端部までの前記酸窒化シリコン層の平均厚の変化が、約１/２オングストローム・シグマより大きくない、請求項１に記載の方法。
  15. 前記基板の中央から端部までの前記酸窒化シリコン層の窒素濃度の変化が、約２５％より大きくない、請求項１に記載の方法。
  16. ＭＯＳＦＥＴを製造する方法であって、
    少なくとも最上部のシリコン層を有する半導体基板を準備するステップと、
    前記半導体基板の上面に二酸化シリコン層を形成するステップと、
    還元雰囲気内でプラズマ窒化を実行し、前記二酸化シリコン層を酸窒化シリコン層に変換するステップと、
    前記半導体基板内のチャネル領域の上に位置合わせされた前記酸窒化シリコン層上にポリシリコン・ゲートを形成するステップと、
    前記ポリシリコン・ゲートに位置合わせされたソース／ドレイン領域を前記半導体基板内に形成するステップと
    を含む方法。
  17. プラズマ窒化を実行する前記ステップが、リモートプラズマ窒化プロセスを用いて実行される、請求項１６に記載の方法。
  18. プラズマ窒化を実行する前記ステップが、リモートプラズマ窒化ツールの第１の吸気口を通して導入される窒素及び不活性ガス・プラズマ、並びに前記リモートプラズマ窒化ツールの第２の吸気口を通して導入される中性還元ガスを用いて実行される、請求項１６に記載の方法。
  19. 前記不活性ガスがヘリウムであり、前記還元ガスが、水素、アンモニア、水素と窒素の混合物、アンモニアと窒素の混合物、水素とアンモニアと窒素の混合物、重水素、重水素化アンモニア、重水素と窒素の混合物、重水素化アンモニアと窒素の混合物、重水素と重水素化アンモニアと窒素の混合物、又は、重水素とアンモニアと窒素の混合物である、請求項１８に記載の方法。
  20. プラズマ窒化を実行する前記ステップが窒素、不活性ガス及び還元ガスを含むプラズマを用いて実行される、請求項１６に記載の方法。
  21. 前記不活性ガスがヘリウムであり、前記還元ガスが水素である、請求項２０に記載の方法。
  22. 前記基板がバルクシリコン又はシリコン・オン・インシュレータ基板を含み、前記二酸化シリコン層を形成する前記ステップが、空気又は酸素における自然酸化物の成長、熱酸化、急速熱酸化、化学気相成長、及び酸化洗浄プロセスからなる群から選択されたプロセスによって形成される、請求項１６に記載の方法。
  23. 前記二酸化シリコン層が約８Åから２３Åまでの厚さを有する、請求項１６に記載の方法。
  24. 前記酸窒化シリコンが約８Åから２４Åまでの厚さを有する、請求項１６に記載の方法。
  25. 前記酸窒化シリコン層が約２パーセントから２０パーセントまでの間の窒素を含む、請求項１６に記載の方法。
  26. 前記酸窒化シリコン層内の窒素濃度が、約１Ｅ２１ａｔｍ／ｃｍ３から１Ｅ２２ａｔｍ／ｃｍ３までの間である、請求項１６に記載の方法。
  27. プラズマ窒化を実行する前記ステップが、約１Ｅ１４ａｔｍ／ｃｍ２から５Ｅ１４ａｔｍ／ｃｍ２までの間の窒素ドーズ量を前記二酸化シリコン層に与える、請求項１６に記載の方法。
  28. 前記酸窒化シリコン層が、前記二酸化シリコン層の厚さより約０から３５％大きい厚さを有する、請求項１６に記載の方法。
  29. 前記基板の中央から端部までの前記酸窒化シリコン層の平均厚の変化が、約１/２オングストローム・シグマより大きくない、請求項１６に記載の方法。
  30. 前記基板の中央から端部までの前記酸窒化シリコン層の窒素濃度の変化が、約２５％より大きくない、請求項１６に記載の方法。
JP2006524848A 2003-08-26 2004-08-26 窒化シリコン酸化物ゲート誘電体を製造する方法 Expired - Fee Related JP4617306B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/604,905 US7291568B2 (en) 2003-08-26 2003-08-26 Method for fabricating a nitrided silicon-oxide gate dielectric
PCT/US2004/027740 WO2005020291A2 (en) 2003-08-26 2004-08-26 Method for fabricating a nitrided silicon-oxide gate dielectric

Publications (3)

Publication Number Publication Date
JP2007504652A true JP2007504652A (ja) 2007-03-01
JP2007504652A5 JP2007504652A5 (ja) 2007-10-11
JP4617306B2 JP4617306B2 (ja) 2011-01-26

Family

ID=34216220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006524848A Expired - Fee Related JP4617306B2 (ja) 2003-08-26 2004-08-26 窒化シリコン酸化物ゲート誘電体を製造する方法

Country Status (7)

Country Link
US (2) US7291568B2 (ja)
EP (1) EP1661163A4 (ja)
JP (1) JP4617306B2 (ja)
KR (1) KR100843496B1 (ja)
CN (1) CN1894781B (ja)
TW (1) TWI305383B (ja)
WO (1) WO2005020291A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165941A (ja) * 2010-02-10 2011-08-25 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2016111294A (ja) * 2014-12-10 2016-06-20 住友電気工業株式会社 半導体受光素子を作製する方法
JPWO2014196107A1 (ja) * 2013-06-04 2017-02-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ素子とその製造方法及び表示装置
JP2024508308A (ja) * 2021-03-04 2024-02-26 アプライド マテリアルズ インコーポレイテッド デバイスのパフォーマンスを向上させるための処理
WO2024185520A1 (ja) * 2023-03-06 2024-09-12 東京エレクトロン株式会社 酸化膜を還元する方法、装置、及び基板を処理するシステム

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060275975A1 (en) * 2005-06-01 2006-12-07 Matt Yeh Nitridated gate dielectric layer
US7429538B2 (en) * 2005-06-27 2008-09-30 Applied Materials, Inc. Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
US20070049048A1 (en) * 2005-08-31 2007-03-01 Shahid Rauf Method and apparatus for improving nitrogen profile during plasma nitridation
KR100718835B1 (ko) 2005-09-13 2007-05-16 삼성전자주식회사 반도체 모스 트랜지스터와 그 제조 방법
JP5070702B2 (ja) * 2006-01-19 2012-11-14 富士通セミコンダクター株式会社 半導体装置の製造方法及び製造装置
US7737050B2 (en) * 2006-10-30 2010-06-15 International Business Machines Corporation Method of fabricating a nitrided silicon oxide gate dielectric layer
US20080200039A1 (en) * 2007-02-16 2008-08-21 United Microelectronics Corp. Nitridation process
US20090209853A1 (en) * 2008-02-19 2009-08-20 Parihar Shailendra K Biopsy site marker applier
KR101008994B1 (ko) * 2009-05-13 2011-01-17 주식회사 하이닉스반도체 듀얼 폴리 게이트의 산화막 형성 방법
US20110071391A1 (en) * 2009-09-24 2011-03-24 Speeg Trevor W V Biopsy marker delivery device with positioning component
US20110218433A1 (en) * 2010-03-02 2011-09-08 Speeg Trevor W V Biopsy Marker Delivery Device
US8450221B2 (en) * 2010-08-04 2013-05-28 Texas Instruments Incorporated Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls
CN102486999A (zh) * 2010-12-01 2012-06-06 中芯国际集成电路制造(北京)有限公司 栅极氧化层的形成方法
US9054038B2 (en) 2011-01-25 2015-06-09 Applied Materials, Inc. Floating gates and methods of formation
FR2974446A1 (fr) * 2011-04-19 2012-10-26 St Microelectronics Crolles 2 Procédé de réalisation de l'isolant de grille d'un transistor mos
US10049881B2 (en) 2011-08-10 2018-08-14 Applied Materials, Inc. Method and apparatus for selective nitridation process
JP2013084918A (ja) * 2011-09-27 2013-05-09 Hitachi Kokusai Electric Inc 基板処理装置、半導体装置の製造方法及びプログラム
US8741785B2 (en) * 2011-10-27 2014-06-03 Applied Materials, Inc. Remote plasma radical treatment of silicon oxide
WO2013074369A1 (en) * 2011-11-15 2013-05-23 Applied Materials, Inc. Method and apparatus for selective nitridation process
TWI492343B (zh) * 2012-11-02 2015-07-11 矽品精密工業股份有限公司 半導體基板及其製法
US9006064B2 (en) * 2013-03-11 2015-04-14 International Business Machines Corporation Multi-plasma nitridation process for a gate dielectric
US10509008B2 (en) * 2015-04-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Biological device and biosensing method thereof
CN109473439A (zh) * 2018-11-16 2019-03-15 上海华力微电子有限公司 一种sonos存储器件制备的集成工艺
CN113808939B (zh) * 2020-06-15 2023-09-22 长鑫存储技术有限公司 二氧化硅薄膜的形成方法和金属栅极的形成方法
CN115602537B (zh) * 2021-07-08 2026-03-03 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044419A (ja) * 1999-07-14 2001-02-16 Texas Instr Inc <Ti> 高ｋ誘電体を有するゲート積層の形成方法
JP2001326352A (ja) * 2000-03-09 2001-11-22 Lsi Logic Corp ゲート酸化物の上側表面の窒化物形成により向上した信頼性を有する薄いゲート酸化物を形成してゲート酸化物の上側表面に窒素原子のバリヤを形成する方法及びその結果得られる製品
WO2002058130A1 (en) * 2001-01-22 2002-07-25 Tokyo Electron Limited Method for producing material of electronic device
JP2003031565A (ja) * 2001-07-18 2003-01-31 Tokyo Electron Ltd 半導体装置の製造方法、基板処理装置および基板処理システム
JP2003060198A (ja) * 2001-08-10 2003-02-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2967538D1 (en) * 1978-06-14 1985-12-05 Fujitsu Ltd Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
US4510172A (en) * 1984-05-29 1985-04-09 International Business Machines Corporation Technique for thin insulator growth
US4762728A (en) * 1985-04-09 1988-08-09 Fairchild Semiconductor Corporation Low temperature plasma nitridation process and applications of nitride films formed thereby
US4715937A (en) * 1986-05-05 1987-12-29 The Board Of Trustees Of The Leland Stanford Junior University Low-temperature direct nitridation of silicon in nitrogen plasma generated by microwave discharge
US5219773A (en) * 1990-06-26 1993-06-15 Massachusetts Institute Of Technology Method of making reoxidized nitrided oxide MOSFETs
JP2652108B2 (ja) * 1991-09-05 1997-09-10 三菱電機株式会社 電界効果トランジスタおよびその製造方法
US5726087A (en) * 1992-04-30 1998-03-10 Motorola, Inc. Method of formation of semiconductor gate dielectric
US5445999A (en) * 1992-11-13 1995-08-29 Micron Technology, Inc. Advanced technique to improve the bonding arrangement on silicon surfaces to promote uniform nitridation
US5596218A (en) * 1993-10-18 1997-01-21 Digital Equipment Corporation Hot carrier-hard gate oxides by nitrogen implantation before gate oxidation
JP3963961B2 (ja) * 1994-08-31 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6136654A (en) * 1996-06-07 2000-10-24 Texas Instruments Incorporated Method of forming thin silicon nitride or silicon oxynitride gate dielectrics
US5926730A (en) * 1997-02-19 1999-07-20 Micron Technology, Inc. Conductor layer nitridation
JPH10313114A (ja) * 1997-05-14 1998-11-24 Nec Corp 半導体装置の製造方法
JP3222404B2 (ja) * 1997-06-20 2001-10-29 科学技術振興事業団 半導体基板表面の絶縁膜の形成方法及びその形成装置
US6200651B1 (en) * 1997-06-30 2001-03-13 Lam Research Corporation Method of chemical vapor deposition in a vacuum plasma processor responsive to a pulsed microwave source
US6013553A (en) * 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
US6399445B1 (en) * 1997-12-18 2002-06-04 Texas Instruments Incorporated Fabrication technique for controlled incorporation of nitrogen in gate dielectric
US6140024A (en) * 1997-12-31 2000-10-31 Texas Instruments Incorporated Remote plasma nitridation for contact etch stop
TW419732B (en) * 1998-07-15 2001-01-21 Texas Instruments Inc A method for gate-stack formation including a high-k dielectric
JP2000164870A (ja) * 1998-09-24 2000-06-16 Toshiba Corp 半導体装置及びその製造方法
US6114258A (en) * 1998-10-19 2000-09-05 Applied Materials, Inc. Method of oxidizing a substrate in the presence of nitride and oxynitride films
US6380056B1 (en) * 1998-10-23 2002-04-30 Taiwan Semiconductor Manufacturing Company Lightly nitridation surface for preparing thin-gate oxides
US6228779B1 (en) * 1998-11-06 2001-05-08 Novellus Systems, Inc. Ultra thin oxynitride and nitride/oxide stacked gate dielectrics fabricated by high pressure technology
US6450116B1 (en) * 1999-04-22 2002-09-17 Applied Materials, Inc. Apparatus for exposing a substrate to plasma radicals
TW410382B (en) * 1999-06-11 2000-11-01 United Microelectronics Corp Method of manufacturing forming metal oxide semiconductor transistor with raised source/drain
US7125768B2 (en) * 1999-08-25 2006-10-24 Micron Technology, Inc. Method for reducing single bit data loss in a memory circuit
US6171911B1 (en) * 1999-09-13 2001-01-09 Taiwan Semiconductor Manufacturing Company Method for forming dual gate oxides on integrated circuits with advanced logic devices
JP2001168323A (ja) * 1999-12-06 2001-06-22 Mitsubishi Electric Corp 半導体装置の製造方法
TW520453B (en) * 1999-12-27 2003-02-11 Seiko Epson Corp A method to fabricate thin insulating films
TW466606B (en) * 2000-04-20 2001-12-01 United Microelectronics Corp Manufacturing method for dual metal gate electrode
US6649543B1 (en) * 2000-06-22 2003-11-18 Micron Technology, Inc. Methods of forming silicon nitride, methods of forming transistor devices, and transistor devices
US6380104B1 (en) * 2000-08-10 2002-04-30 Taiwan Semiconductor Manufacturing Company Method for forming composite gate dielectric layer equivalent to silicon oxide gate dielectric layer
US6800830B2 (en) * 2000-08-18 2004-10-05 Hitachi Kokusai Electric, Inc. Chemistry for boron diffusion barrier layer and method of application in semiconductor device fabrication
US6933248B2 (en) * 2000-10-19 2005-08-23 Texas Instruments Incorporated Method for transistor gate dielectric layer with uniform nitrogen concentration
US6610615B1 (en) * 2000-11-15 2003-08-26 Intel Corporation Plasma nitridation for reduced leakage gate dielectric layers
JP4535629B2 (ja) * 2001-02-21 2010-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6893979B2 (en) * 2001-03-15 2005-05-17 International Business Machines Corporation Method for improved plasma nitridation of ultra thin gate dielectrics
US6596570B2 (en) * 2001-06-06 2003-07-22 International Business Machines Corporation SOI device with reduced junction capacitance
US6555485B1 (en) * 2002-01-28 2003-04-29 United Microelectronics Corp. Method for fabricating a gate dielectric layer
JP4035600B2 (ja) 2002-05-22 2008-01-23 国立大学法人 東京大学 イマチニブに対する感受性の判定方法
EP1568075A4 (en) * 2002-11-08 2007-01-03 Aviza Tech Inc Nitridation of high-k dielectrics
DE10255936B4 (de) * 2002-11-29 2005-12-29 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
US6962873B1 (en) * 2002-12-10 2005-11-08 Novellus Systems, Inc. Nitridation of electrolessly deposited cobalt
US6821868B2 (en) * 2002-12-27 2004-11-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming nitrogen enriched gate dielectric with low effective oxide thickness
US6906398B2 (en) * 2003-01-02 2005-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor chip with gate dielectrics for high-performance and low-leakage applications
US6821833B1 (en) * 2003-09-09 2004-11-23 International Business Machines Corporation Method for separately optimizing thin gate dielectric of PMOS and NMOS transistors within the same semiconductor chip and device manufactured thereby

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044419A (ja) * 1999-07-14 2001-02-16 Texas Instr Inc <Ti> 高ｋ誘電体を有するゲート積層の形成方法
JP2001326352A (ja) * 2000-03-09 2001-11-22 Lsi Logic Corp ゲート酸化物の上側表面の窒化物形成により向上した信頼性を有する薄いゲート酸化物を形成してゲート酸化物の上側表面に窒素原子のバリヤを形成する方法及びその結果得られる製品
WO2002058130A1 (en) * 2001-01-22 2002-07-25 Tokyo Electron Limited Method for producing material of electronic device
JP2003031565A (ja) * 2001-07-18 2003-01-31 Tokyo Electron Ltd 半導体装置の製造方法、基板処理装置および基板処理システム
JP2003060198A (ja) * 2001-08-10 2003-02-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011165941A (ja) * 2010-02-10 2011-08-25 Toshiba Corp 半導体装置および半導体装置の製造方法
JPWO2014196107A1 (ja) * 2013-06-04 2017-02-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ素子とその製造方法及び表示装置
JP2016111294A (ja) * 2014-12-10 2016-06-20 住友電気工業株式会社 半導体受光素子を作製する方法
JP2024508308A (ja) * 2021-03-04 2024-02-26 アプライド マテリアルズ インコーポレイテッド デバイスのパフォーマンスを向上させるための処理
JP7587716B2 (ja) 2021-03-04 2024-11-20 アプライド マテリアルズ インコーポレイテッド デバイスのパフォーマンスを向上させるための処理
WO2024185520A1 (ja) * 2023-03-06 2024-09-12 東京エレクトロン株式会社 酸化膜を還元する方法、装置、及び基板を処理するシステム

Also Published As

Publication number Publication date
JP4617306B2 (ja) 2011-01-26
CN1894781A (zh) 2007-01-10
US8709887B2 (en) 2014-04-29
CN1894781B (zh) 2010-05-05
US20050048705A1 (en) 2005-03-03
TW200514164A (en) 2005-04-16
WO2005020291A3 (en) 2006-05-18
KR20060066069A (ko) 2006-06-15
TWI305383B (en) 2009-01-11
EP1661163A2 (en) 2006-05-31
WO2005020291A2 (en) 2005-03-03
US7291568B2 (en) 2007-11-06
EP1661163A4 (en) 2008-08-06
US20080014692A1 (en) 2008-01-17
KR100843496B1 (ko) 2008-07-04

Similar Documents

Publication Publication Date Title
JP4617306B2 (ja) 窒化シリコン酸化物ゲート誘電体を製造する方法
US6780720B2 (en) Method for fabricating a nitrided silicon-oxide gate dielectric
US6773999B2 (en) Method for treating thick and thin gate insulating film with nitrogen plasma
US6844234B2 (en) Semiconductor device and method for manufacturing semiconductor device
US7622401B2 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
US7723242B2 (en) Enhanced thin-film oxidation process
US20070169696A1 (en) Two-step post nitridation annealing for lower eot plasma nitrided gate dielectrics
US20080014759A1 (en) Method for fabricating a gate dielectric layer utilized in a gate structure
CN103069552B (zh) 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管
US7037816B2 (en) System and method for integration of HfO2 and RTCVD poly-silicon
CN101620995A (zh) 栅极介质层及其制造方法、半导体器件及其制造方法
JP3593340B2 (ja) 集積回路デバイスの製造方法
US6821868B2 (en) Method of forming nitrogen enriched gate dielectric with low effective oxide thickness
US20080194091A1 (en) Method for fabricating nitrided oxide layer
JP3826792B2 (ja) 半導体装置の製造方法
JP4224044B2 (ja) 半導体装置の製造方法
JP5121142B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070807

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101012

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101025

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees