CN109473439A - 一种sonos存储器件制备的集成工艺 - Google Patents
一种sonos存储器件制备的集成工艺 Download PDFInfo
- Publication number
- CN109473439A CN109473439A CN201811368279.3A CN201811368279A CN109473439A CN 109473439 A CN109473439 A CN 109473439A CN 201811368279 A CN201811368279 A CN 201811368279A CN 109473439 A CN109473439 A CN 109473439A
- Authority
- CN
- China
- Prior art keywords
- sonos
- memory device
- region
- film layer
- ono film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 238000002360 preparation method Methods 0.000 title claims abstract description 23
- 230000002093 peripheral effect Effects 0.000 claims abstract description 55
- 239000004065 semiconductor Substances 0.000 claims abstract description 34
- 238000000137 annealing Methods 0.000 claims abstract description 25
- 230000008569 process Effects 0.000 claims abstract description 21
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims abstract description 18
- 229910052805 deuterium Inorganic materials 0.000 claims abstract description 18
- 239000002131 composite material Substances 0.000 claims abstract description 17
- 238000010276 construction Methods 0.000 claims abstract description 17
- 239000011265 semifinished product Substances 0.000 claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 238000005516 engineering process Methods 0.000 claims abstract description 5
- 238000005468 ion implantation Methods 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 39
- 229920005591 polysilicon Polymers 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000011065 in-situ storage Methods 0.000 claims description 9
- 230000004888 barrier function Effects 0.000 claims description 8
- 150000002500 ions Chemical class 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910017435 S2 In Inorganic materials 0.000 claims 1
- 230000008439 repair process Effects 0.000 abstract description 8
- 230000000694 effects Effects 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 4
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 238000005457 optimization Methods 0.000 abstract description 2
- 238000003860 storage Methods 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发提供一种SONOS存储器件制备的集成工艺，属于半导体技术领域，包括：制备一复合结构；通过氘气退火工艺对所述复合结构中的所述SONOS器件和所述外围逻辑器件进行退火处理得到半成品结构；通过离子注入工艺对所述半成品结构进行离子注入处理得到SONOS存储器件。本发明的有益效果：本发明通过在现有的ONO膜层结构制备和刻蚀完毕后，增加一步氘气退火工艺，以最大程度地修复硅‑氧化硅的界面态，减少SONOS器件在数据保持过程中电荷通过界面态的流失，从而达到改善SONOS存储器件可靠性的目的；同时对外围逻辑器件栅氧化层与硅半导体基底之间界面态也具有修复作用，提高栅氧化层的质量，可以达到优化逻辑器件栅氧化层可靠性的作用。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种SONOS存储器件制备的集成工艺。
背景技术
随着市场对闪存存储器件集成度要求的不断提高，传统基于浮栅存储的闪存器件其数据存储可靠性与器件的工作速度、功耗、尺寸等方面的矛盾日益凸现。在这一情况下，基于绝缘性能优异的氮化硅存储介质的SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)存储器以其相对于传统多晶硅浮栅存储器更强的电荷存储能力、易于实现小型化和工艺简单等特性而受到重视。SONOS器件用具有电荷陷阱能力的氮化硅层取代原有的多晶硅存储电荷层，由于其用陷阱电荷存储电荷，所以存储的电荷是离散分布的。这样一个泄漏通道不会引起大的泄漏电流，因此可靠性大大提高。
典型的SONOS存储器件结构如附图1所示，由硅半导体基底(S)-隧穿氧化层(O)-电荷存储层氮化硅(N)-阻挡氧化层(O)-多晶硅栅极(S)组成。现有工艺中SONOS器件制备工艺主要包括以下几个步骤：
步骤1，如图2-1所示，首先提供半导体基底100，所述半导体基底100表面至少有一SONOS区域和一外围逻辑电路区域，在半导体基底100表面通过原位生长方法在SONOS区域形成ONO叠层，以及在外围逻辑电路区域形成栅氧化层。图中所述SONOS区域包括ONO隧穿氧化层102，ONO氮化硅层103，ONO顶部阻挡氧化硅层104，外围逻辑区域包括栅氧化层101。
步骤2，如图2-2所示，采用传统刻蚀方法对SONOS区域区域的ONO膜层进行刻蚀，保留SONOS区域的ONO，外围逻辑区域剩余栅氧化层。
步骤3，如图2-3所示，采用炉管原位生长方式沉积多晶硅栅极并采用干法刻蚀去除源漏极的多晶硅栅层，形成SONOS器件和外围逻辑器件的栅极。
步骤4，如图2-4所示，利用多晶硅栅作为自对准阻挡层，利用选择比高方向性强的干法刻蚀，对SONOS区域源漏极剩余的ONO层和外围逻辑电路区域的栅氧化层去除干净，进一步进行各种离子注入完成器件制备。
目前工艺中后续没有对半导体基底硅和ONO隧穿氧化层界面态的修复过程，由于大量界面态的存在，在数据存储过程中存放在氮化硅中的电子或空穴容易通过界面态进行过渡不断逸出到半导体基底中，造成数据的丢失，影响SONOS存储器件的数据保持性。数据保持性作为闪存存储器件一个至关重要的可靠性指标，直接影响到器件的使用寿命，需要通过工艺改进来提高。
发明内容
针对现有技术中存在的问题，本发明涉及一种SONOS存储器件制备的集成工艺，是一种针对SONOS器件可靠性的集成工艺的改进方法。
本发明采用如下技术方案：
一种SONOS存储器件制备的集成工艺，包括：
步骤S1、制备一复合结构，所述复合结构包括半导体基底、SONOS器件以及外围逻辑器件，所述半导体基底的上表面由一SONOS区域和一外围逻辑电路区域构成，所述SONOS器件位于所述SONOS区域，所述SONOS器件包括位于所述半导体基底上的ONO膜层结构和位于所述ONO膜层结构上的第一多晶硅栅极，所述外围逻辑器件位于所述外围逻辑电路区域，所述外围逻辑器件包括位于所述半导体基底上的栅氧化层和位于所述栅氧化层上的第二多晶硅栅极；
步骤S2、通过氘气退火工艺对所述复合结构中的所述SONOS器件和所述外围逻辑器件进行退火处理得到半成品结构；
步骤S3、通过离子注入工艺对所述半成品结构进行离子注入处理得到SONOS存储器件。
优选的，所述步骤S1中，制备所述复合结构的具体步骤如下：
步骤S11、提供一半导体基底，所述半导体基底的上表面由一所述SONOS区域和一所述外围逻辑电路区域构成；
步骤S12、于所述半导体基底的上表面，在所述SONOS区域形成ONO膜层结构，并在所述外围逻辑电路区域形成栅氧化层，所述ONO膜层结构包括由下至上依次设置的隧穿氧化层、氮化硅层以及氧化硅层；
步骤S13、对上述ONO膜层结构进行刻蚀，保留位于所述SONOS区域的部分所述ONO膜层结构；
步骤S14、沉积多晶硅栅极层，并去除源漏极的所述多晶硅栅极层，以形成位于SONOS器件区域的SONOS器件的所述第一多晶硅栅极和位于外围逻辑器件区域的外围逻辑器件的所述第二多晶硅栅极；
步骤S15、以所述第一多晶硅栅极和所述第二多晶硅栅极为自对准阻挡层，去除位于所述SONOS器件区域的部分所述ONO膜层结构得到所述SONOS器件，以及去除位于所述外围逻辑电路区域的部分所述栅氧化层得到所述外围逻辑器件。
优选的，所述步骤S12中，通过原位生长方法在所述SONOS区域形成ONO膜层结构，并在所述外围逻辑电路区域形成栅氧化层。
优选的，所述步骤S14中，通过炉管原位生长方式沉积所述多晶硅栅极层。
优选的，所述步骤S14中，通过干法刻蚀方法刻蚀去除源漏极的所述多晶硅栅极层。
优选的，所述步骤S15中，通过干法刻蚀方法刻蚀去除位于所述SONOS器件区域的部分所述ONO膜层结构得到所述SONOS器件。
优选的，所述步骤S15中，通过干法刻蚀方法刻蚀去除位于所述外围逻辑电路区域的部分所述栅氧化层得到所述外围逻辑器件。
优选的，所述步骤S2中，所述氘气退火工艺的工艺温度为500℃～700℃。
优选的，所述步骤S2中，所述氘气退火工艺的工艺时长为0.5h～2h。
优选的，所述步骤S2中，采用上述氘气退火工艺同时对所述复合结构中的所述SONOS器件和所述外围逻辑器件进行所述退火处理得到所述半成品结构。
本发明的有益效果：本发明通过在现有的ONO膜层结构制备和刻蚀完毕后，增加一步氘气退火工艺，以最大程度地修复硅-氧化硅的界面态，减少SONOS器件在数据保持过程中电荷通过界面态的流失，从而达到改善SONOS存储器件可靠性的目的；
同时对外围逻辑器件栅氧化层与硅半导体基底之间界面态也具有修复作用，提高栅氧化层的质量，可以达到优化逻辑器件栅氧化层可靠性的作用。
附图说明
图1为现有技术中，典型的SONOS存储器件结构剖面图；
图2-1～2-4为现有技术中，SONOS器件的制备流程示意图；
图3为本发明的一种优选实施例中，SONOS存储器件制备的集成工艺的流程示意图；
图4为本发明的一种优选实施例中，SONOS存储器件制备的集成工艺的流程图；
图5为本发明的一种优选实施例中，步骤S1的流程图。
具体实施方式
需要说明的是，在不冲突的情况下，下述技术方案，技术特征之间可以相互组合。
下面结合附图对本发明的具体实施方式作进一步的说明：
如图1、2-1～2-4、3、4所示，一种针对SONOS器件可靠性的集成工艺改进方法，该SONOS存储器件制备的集成工艺包括：
步骤S1、制备一复合结构，上述复合结构包括半导体基底100、SONOS器件以及外围逻辑器件，上述半导体基底100的上表面由一SONOS区域和一外围逻辑电路区域构成，上述SONOS器件位于上述SONOS区域，上述SONOS器件包括位于上述半导体基底100上的ONO膜层结构和位于上述ONO膜层结构上的第一多晶硅栅极105，上述外围逻辑器件位于上述外围逻辑电路区域，上述外围逻辑器件包括位于上述半导体基底100上的栅氧化层和位于上述栅氧化层上的第二多晶硅栅极106；
步骤S2、通过氘气退火工艺对上述复合结构中的上述SONOS器件和上述外围逻辑器件进行退火处理得到半成品结构；
步骤S3、通过离子注入工艺对上述半成品结构进行离子注入处理得到SONOS存储器件。
在本实施例中，典型的SONOS存储器件由硅衬底(S)-隧穿氧化层(O)-电荷存储层氮化硅(N)-阻挡氧化层(O)-多晶硅栅极(S)组成。衬底中的电子和空穴在栅极偏压的作用下隧穿至氮化硅层来实现数据的写入和擦除。SONOS存储器的数据保持能力是指器件在无电源供应情况下可以保持数据的时间，写入数据后，随时间增长，氮化硅层中储存的电子或空穴通过界面态过渡不断逸出造成数据的丢失。
针对SONOS存储器件数据保持能力有待提高的问题。本发明在现有工艺的基础上提出一种优化方案，通过在ONO膜刻蚀之后增加一步氘气退火工艺，最大程度上修复硅-氧化硅的界面态。由于氮化硅层中储存的电子或空穴较容易通过界面态过渡不断逸出而造成数据的丢失，界面态的修复和改善能有效的提高SONOS存储器件的数据保持能力。
如图5所示，较佳的实施例中，上述步骤S1中，制备上述复合结构的具体步骤如下：
步骤S11、提供一半导体基底100，上述半导体基底100的上表面由一上述SONOS区域和一上述外围逻辑电路区域构成；
步骤S12、于上述半导体基底100的上表面通过原位生长方法在上述SONOS区域形成ONO膜层结构，并在上述外围逻辑电路区域形成栅氧化层，上述ONO膜层结构包括由下至上依次设置的隧穿氧化层102、氮化硅层103以及氧化硅层104；
步骤S13、通过传统刻蚀方法对上述ONO膜层结构进行刻蚀，保留位于上述SONOS区域的部分上述ONO膜层结构；
步骤S14、通过炉管原位生长方式沉积多晶硅栅极层，并通过干法刻蚀方法刻蚀去除源漏极的上述多晶硅栅极层，以形成位于SONOS器件区域的SONOS器件的上述第一多晶硅栅极105和位于外围逻辑器件区域的外围逻辑器件的上述第二多晶硅栅极106；
步骤S15、以上述第一多晶硅栅极105和上述第二多晶硅栅极106为自对准阻挡层，通过干法刻蚀方法刻蚀去除位于上述SONOS器件区域的部分上述ONO膜层结构得到上述SONOS器件，以及通过干法刻蚀方法刻蚀去除位于上述外围逻辑电路区域的部分上述栅氧化层得到上述外围逻辑器件。
较佳的实施例中，上述步骤S2中，上述氘气退火工艺的工艺温度为500℃～700℃。
较佳的实施例中，上述步骤S2中，上述氘气退火工艺的工艺时长为0.5h～2h。
较佳的实施例中，上述步骤S2中，采用上述氘气退火工艺同时对上述复合结构中的上述SONOS器件和上述外围逻辑器件进行上述退火处理得到上述半成品结构。
在一个具体实施例中，如图1、2-1～2-4、3、4所示，主要实现方法包括以下几步：
步骤1，如附图2-1所示，首先提供半导体基底100100，上述半导体基底100100表面至少有一SONOS区域和一外围逻辑电路区域，栅氧化层及ONO叠层(即ONO膜层结构)已形成。图中上述SONOS区域包括ONO隧穿氧化层102，ONO氮化硅层103，ONO顶部阻挡氧化硅层104，外围逻辑区域区域包括栅氧化层101，ONO氮化硅层103，ONO顶部氧化硅阻挡层104。
步骤2，如附图2-2所示，采用传统刻蚀方法对ONO膜层进行刻蚀，保留SONOS区域的ONO，外围逻辑区域剩余栅氧化层。
步骤3，如附图2-3所示，采用炉管原位生长方式沉积多晶硅栅极并采用干法刻蚀去除源漏极的多晶硅栅层，形成SONOS器件的栅极(第一多晶硅栅极105105)和外围逻辑器件的栅极(第二多晶硅栅极106106)。
步骤4，如附图2-4所示，利用多晶硅栅作为自对准阻挡层，利用选择比高方向性强的干法刻蚀，对SONOS区域源漏极剩余的ONO层和栅氧化层去除干净，并且将ONO膜层和栅氧化层的侧面完全裸露出来。
步骤5，如附图3所示，对SONOS器件和外围逻辑器件一起进行一步氘气退火工艺，其特征在于温度为500℃到700℃，时间为30min到2h。后续进行各种离子注入完成器件制备。
通过采用本发明中的工艺在ONO膜制备和刻蚀完毕后，增加一步氘气退火工艺，对ONO薄膜中隧穿氧化层与硅半导体基底100界面态进行充分修复，可以最大程度地修复硅-氧化硅的界面态，从而可以有效减弱数据保持过程中电荷通过界面态的传递和丢失，减少SONOS器件在数据保持过程中电荷通过界面态的流失，从而达到改善SONOS存储器件可靠性的目的。同时对外围逻辑器件栅氧化层与硅衬底之间界面态也具有修复作用，可以达到提高逻辑器件栅氧化层可靠性的作用。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (10)
1.一种SONOS存储器件制备的集成工艺，其特征在于，包括：
步骤S1、制备一复合结构，所述复合结构包括半导体基底、SONOS器件以及外围逻辑器件，所述半导体基底的上表面由一SONOS区域和一外围逻辑电路区域构成，所述SONOS器件位于所述SONOS区域，所述SONOS器件包括位于所述半导体基底上的ONO膜层结构和位于所述ONO膜层结构上的第一多晶硅栅极，所述外围逻辑器件位于所述外围逻辑电路区域，所述外围逻辑器件包括位于所述半导体基底上的栅氧化层和位于所述栅氧化层上的第二多晶硅栅极；
步骤S2、通过氘气退火工艺对所述复合结构中的所述SONOS器件和所述外围逻辑器件进行退火处理得到半成品结构；
步骤S3、通过离子注入工艺对所述半成品结构进行离子注入处理得到SONOS存储器件。
2.根据权利要求1所述的SONOS存储器件制备的集成工艺，其特征在于，所述步骤S1中，制备所述复合结构的具体步骤如下：
步骤S11、提供一半导体基底，所述半导体基底的上表面由一所述
SONOS区域和一所述外围逻辑电路区域构成；
步骤S12、于所述半导体基底的上表面，在所述SONOS区域形成ONO膜层结构，并在所述外围逻辑电路区域形成栅氧化层，所述ONO膜层结构包括由下至上依次设置的隧穿氧化层、氮化硅层以及氧化硅层；
步骤S13、对上述ONO膜层结构进行刻蚀，保留位于所述SONOS区域的部分所述ONO膜层结构；
步骤S14、沉积多晶硅栅极层，并去除源漏极的所述多晶硅栅极层，以形成位于SONOS器件区域的SONOS器件的所述第一多晶硅栅极和位于外围逻辑器件区域的外围逻辑器件的所述第二多晶硅栅极；
步骤S15、以所述第一多晶硅栅极和所述第二多晶硅栅极为自对准阻挡层，去除位于所述SONOS器件区域的部分所述ONO膜层结构得到所述SONOS器件，以及去除位于所述外围逻辑电路区域的部分所述栅氧化层得到所述外围逻辑器件。
3.根据权利要求2所述的SONOS存储器件制备的集成工艺，其特征在于，所述步骤S12中，通过原位生长方法在所述SONOS区域形成ONO膜层结构，并在所述外围逻辑电路区域形成栅氧化层。
4.根据权利要求2所述的SONOS存储器件制备的集成工艺，其特征在于，所述步骤S14中，通过炉管原位生长方式沉积所述多晶硅栅极层。
5.根据权利要求2所述的SONOS存储器件制备的集成工艺，其特征在于，所述步骤S14中，通过干法刻蚀方法刻蚀去除源漏极的所述多晶硅栅极层。
6.根据权利要求2所述的SONOS存储器件制备的集成工艺，其特征在于，所述步骤S15中，通过干法刻蚀方法刻蚀去除位于所述SONOS器件区域的部分所述ONO膜层结构得到所述SONOS器件。
7.根据权利要求2所述的SONOS存储器件制备的集成工艺，其特征在于，所述步骤S15中，通过干法刻蚀方法刻蚀去除位于所述外围逻辑电路区域的部分所述栅氧化层得到所述外围逻辑器件。
8.根据权利要求1所述的SONOS存储器件制备的集成工艺，其特征在于，所述步骤S2中，所述氘气退火工艺的工艺温度为500℃～700℃。
9.根据权利要求1所述的SONOS存储器件制备的集成工艺，其特征在于，所述步骤S2中，所述氘气退火工艺的工艺时长为0.5h～2h。
10.根据权利要求1所述的SONOS存储器件制备的集成工艺，其特征在于，所述步骤S2中，采用上述氘气退火工艺同时对所述复合结构中的所述SONOS器件和所述外围逻辑器件进行所述退火处理得到所述半成品结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811368279.3A CN109473439A (zh) | 2018-11-16 | 2018-11-16 | 一种sonos存储器件制备的集成工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811368279.3A CN109473439A (zh) | 2018-11-16 | 2018-11-16 | 一种sonos存储器件制备的集成工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109473439A true CN109473439A (zh) | 2019-03-15 |
Family
ID=65673905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811368279.3A Pending CN109473439A (zh) | 2018-11-16 | 2018-11-16 | 一种sonos存储器件制备的集成工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109473439A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067027A (ja) * | 2005-08-30 | 2007-03-15 | Ememory Technology Inc | 埋め込み型不揮発性メモリーの製作方法 |
| US20080014692A1 (en) * | 2003-08-26 | 2008-01-17 | Burnham Jay S | Method for fabricating a nitrided silicon-oxide gate dielectric |
| CN101872746A (zh) * | 2009-04-24 | 2010-10-27 | 上海华虹Nec电子有限公司 | 采用nd3退火来提高sonos闪存器件可靠性的方法 |
| CN102054783A (zh) * | 2009-11-05 | 2011-05-11 | 上海华虹Nec电子有限公司 | 采用nd3和n2混合气体退火制造sonos闪存器件的方法 |
| CN102486999A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 栅极氧化层的形成方法 |
| CN105552034A (zh) * | 2016-03-01 | 2016-05-04 | 上海华力微电子有限公司 | 一种改善sonos闪存器件可靠性的方法 |
-
2018
- 2018-11-16 CN CN201811368279.3A patent/CN109473439A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080014692A1 (en) * | 2003-08-26 | 2008-01-17 | Burnham Jay S | Method for fabricating a nitrided silicon-oxide gate dielectric |
| JP2007067027A (ja) * | 2005-08-30 | 2007-03-15 | Ememory Technology Inc | 埋め込み型不揮発性メモリーの製作方法 |
| CN101872746A (zh) * | 2009-04-24 | 2010-10-27 | 上海华虹Nec电子有限公司 | 采用nd3退火来提高sonos闪存器件可靠性的方法 |
| CN102054783A (zh) * | 2009-11-05 | 2011-05-11 | 上海华虹Nec电子有限公司 | 采用nd3和n2混合气体退火制造sonos闪存器件的方法 |
| CN102486999A (zh) * | 2010-12-01 | 2012-06-06 | 中芯国际集成电路制造(北京)有限公司 | 栅极氧化层的形成方法 |
| CN105552034A (zh) * | 2016-03-01 | 2016-05-04 | 上海华力微电子有限公司 | 一种改善sonos闪存器件可靠性的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102315252B (zh) | 共享源线的闪存单元及其形成方法 | |
| US6329248B1 (en) | Method for making split gate flash memory cells with high coupling efficiency | |
| CN100435296C (zh) | 多位非易失性存储器器件及其方法 | |
| US8526242B2 (en) | Flash memory and fabrication method and operation method for the same | |
| WO2015131527A1 (zh) | 一种半浮栅器件及其制备方法 | |
| KR100766233B1 (ko) | 플래쉬 메모리 소자 및 그의 제조 방법 | |
| CN104701316A (zh) | 一种双槽形结构的半浮栅器件及其制造方法 | |
| CN104882447A (zh) | 一种漏区嵌入反型层的半浮栅器件及制造方法 | |
| CN104716098A (zh) | 闪存的制作方法 | |
| CN101807577B (zh) | 分立栅快闪存储器及其制造方法 | |
| CN101807576A (zh) | 纳米晶浮栅非易失存储器及其制作方法 | |
| CN107946370A (zh) | 一种具有高耦合率的闪存单元结构及制备方法 | |
| CN109166855B (zh) | 二比特分栅sonos器件制造工艺方法 | |
| CN103855163A (zh) | 二比特sonos闪存存储器及其制造方法 | |
| CN101207024A (zh) | 半导体存储器及其形成方法 | |
| CN103247669B (zh) | 双栅电荷俘获存储器及其制作方法 | |
| CN102760737A (zh) | 浮栅型eeprom器件及其制造方法 | |
| CN109473439A (zh) | 一种sonos存储器件制备的集成工艺 | |
| WO2023088067A1 (zh) | 浮栅型分栅闪存器件及其制造方法 | |
| CN101399289A (zh) | 双层隧穿介质结构的纳米晶浮栅非易失存储器及制作方法 | |
| US20120264277A1 (en) | Method for forming a semiconductor device having nanocrystal | |
| CN102637647A (zh) | 闪存的存储单元的形成方法 | |
| CN106783865B (zh) | 一种存储单元的制作方法 | |
| CN106169479B (zh) | Sonos存储器及工艺方法 | |
| TW201214559A (en) | Dielectric stack |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190315 |
|
| RJ01 | Rejection of invention patent application after publication |