JP2000260767A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000260767A JP2000260767A JP11063455A JP6345599A JP2000260767A JP 2000260767 A JP2000260767 A JP 2000260767A JP 11063455 A JP11063455 A JP 11063455A JP 6345599 A JP6345599 A JP 6345599A JP 2000260767 A JP2000260767 A JP 2000260767A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- plasma
- silicon
- rare gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Dram (AREA)
Abstract
膜を備えた半導体装置を製造すること。 【解決手段】 電気的特性の良い第1のSiN膜21
と、第1のSiN膜21よりも成膜速度の大きい第2の
SiN膜22とを積層してゲ−ト絶縁膜2を形成する。
つまり先ず希ガスとNとHとを含み、Siを含まないガ
スであって、希ガスの含有量が50%以上99%以下の
第1のガスを高周波プラズマ化し、このプラズマにより
シリコン基板1の表面を窒化して第1のSiN膜21を
形成する。次いで希ガスとNとSiを含み、希ガスの含
有量が50%以上99%以下の第2のガスを高周波プラ
ズマ化し、このプラズマにより第1のSiN膜21の表
面に第2のSiN膜22を形成する。
Description
面に絶縁膜例えばゲ−ト絶縁膜を備えた半導体装置の製
造方法に関する。
ト絶縁膜としてはシリコン酸化膜(SiO2 膜)が用い
られている。しかしながらSiO2 膜を現在用いられて
いる膜厚である60オングストロ−ムよりも薄くしよう
とすると、40オングストロ−ムが限界であり、これ以
上薄膜化するとリ−ク電流が大きくなり消費電力が大き
くなって実用に適さない。
してもリ−ク電流が大きくならないシリコン窒化膜(S
iN膜)をゲ−ト絶縁膜に使用することが検討されてい
る。例えば特開平5−36899号及び特開平9−50
996号には、熱窒化による窒化シリコン膜と気相成長
法による窒化シリコン膜とを積層して用いる例が提案さ
れており、特開平5−36899号の例では、多結晶シ
リコンを所定形状にパタ−ニングして電極を形成し、次
いでアニ−ル装置を用いて850℃、60秒の急速熱窒
化を行い、電極の表面に膜厚数nm程度の熱窒化による
窒化シリコン膜を形成し、この窒化シリコン膜の表面に
減圧気相成長法による窒化シリコン膜を4nm程度堆積
している。
ン酸窒化膜を用いる例が提案されており、この例ではシ
リコン酸化膜をNH3 雰囲気中で900〜1000℃で
10分〜1時間程度アニ−ルすることによりシリコン酸
窒化膜を形成している。
シリコン酸窒化膜、シリコン窒化膜、シリコン酸窒化膜
からなる三層膜を用いる例が提案されている。この例で
はシリコン酸窒化膜は減圧CVD装置にてモノシランと
亜酸化窒素により、約50Pa、700〜850℃の成
膜条件で高温シリコン酸化膜を形成し、次いで700〜
850℃で亜酸化窒素を導入して、高温シリコン酸化膜
をシリコン酸窒化膜に変化させ、シリコン窒化膜は減圧
CVD装置にてジクロルシラン、アンモニアにより70
0〜850℃で形成されている。
よる窒化シリコン膜は、ダングリングボンド(未結合
種)が多く、電気特性が悪いという問題がある。また減
圧気相成長法による窒化シリコン膜(シリコン窒化膜)
も電気特性が悪いという問題があり、さらにシリコン酸
窒化膜は形成に時間がかかるという問題がある。
し、アルゴンガスと窒素ガスと水素ガスとの混合ガスを
プラズマ化し、このプラズマでシリコン基板表面を窒化
してSiN膜を形成することを検討しているが、この手
法は電気的特性が優れたSiN膜が得られるものの、S
iN膜の成膜速度が小さいという欠点がある。
のであり、その目的は、電気的特性に優れ、成膜速度の
大きい絶縁膜を備えた半導体装置を製造する方法を提供
することにある。
装置の製造方法は、希ガスと窒素と水素又は希ガスとア
ンモニアとを含み、シリコンを含まないガスであって、
希ガスの含有量が50%以上99%以下のガスをプラズ
マ化し、このプラズマによりシリコン基板の表面を窒化
して第1のシリコン窒化膜を形成する工程と、次いで希
ガスと窒素とシリコンとを含み、希ガスの含有量が50
%以上99%以下のガスをプラズマ化し、このプラズマ
により第1のシリコン窒化膜の表面に、第1のシリコン
窒化膜よりも成膜速度の大きい第2のシリコン窒化膜を
形成する工程と、を含むことを特徴とする。この際プラ
ズマは300MHz以上2500MHz以下の高周波電
力を用いて発生させることが望ましい。
シリコン基板の界面に形成される絶縁膜をシリコン酸化
膜とし、このシリコン酸化膜を、希ガスと酸素とを含
み、シリコンを含まないガスであって、希ガスの含有量
が50%以上99%以下のガスをプラズマ化し、このプ
ラズマによりシリコン基板の表面を酸化して形成するよ
うにしてもよいし、シリコン基板の表面を酸化して形成
してもよい。さらにシリコン基板の界面に形成される絶
縁膜をシリコン酸窒化膜としてもよい。
る半導体装置の構造の一例について、絶縁膜としてゲ−
ト絶縁膜を備えた半導体装置を例にして図1により説明
する。図中1はシリコン基板、11はフィ−ルド酸化
膜、2はゲ−ト絶縁膜であって、13はゲ−ト電極であ
る。本発明はゲ−ト絶縁膜2に特徴があり、このゲ−ト
絶縁膜2は、図1(b)に示すように、シリコン基板1
との界面に形成され、電気的特性の良い絶縁膜よりなる
例えば20オングストロ−ム程度の厚さの第1の膜21
と、第1の層21の上面に形成され、第1の膜21より
成膜速度の大きい絶縁膜よりなる例えば20オングスト
ロ−ム程度の厚さの第2の膜22とにより構成されてい
る。
は、希ガスと窒素(N)と水素(H)とを含み、シリコ
ン(Si)を含まないガスであって、希ガスの含有量が
50%以上99%以下の第1のガスをプラズマ化し、こ
のプラズマによりシリコン基板1の表面を窒化して形成
された第1のシリコン窒化膜(以下「SiN膜」とい
う)よりなる。また第1の膜21よりも成膜速度の大き
い第2の膜22は、希ガスとNとSiを含み、希ガスの
含有量が50%以上99%以下のガスをプラズマ化し、
このプラズマにより形成された第2のSiN膜よりな
る。
法について説明する。図2はゲ−ト絶縁膜2の成膜に用
いられるプラズマ成膜装置であり、3は例えばアルミニ
ウムにより形成された真空容器である。この真空容器3
の上面には、基板例えばウエハWよりも大きい開口部3
0が形成されており、この開口部30を塞ぐように例え
ば窒化アルミ等の誘電体により構成された偏平な円筒形
状のガス供給室4が設けられている。このガス供給室4
の下面には多数のガス供給孔41が形成されており、ガ
ス供給室41に導入されたガスが当該ガス供給孔41を
介して真空容器3内にシャワ−状に供給されるようにな
っている。
形成された多孔スロット電極50を介して、高周波電源
部をなし、例えば2.45GHzのマイクロ波を発生す
るマイクロ波電源部51に接続された導波路5が設けら
れている。この導波路5は多孔スロット電極50に下縁
が接続された偏平な円形導波管5Aと、この円形導波管
5Aの上面に一端側が接続された円筒形導波管5Bと、
この円筒形導波管5Bの上面に接続された同軸導波変換
器5Cと、この同軸導波変換器5Cの側面に直角に一端
側が接続され、他端側がマイクロ波電源部51に接続さ
れた矩形導波管5Dとを組み合わせて構成されている。
含めて高周波領域と呼んでおり、高周波電源部より供給
される高周波電力は300MHz以上のUHFや1GH
z以上のマイクロ波を含む、300MHz以上2500
MHz以下のものとし、これらの高周波電力により発生
されるプラズマを高周波プラズマ呼ぶものとする。
電性材料よりなる軸部52が、一端側が多孔スロット電
極50の上面のほぼ中央に接続し、他端側が円筒形導波
管5Bの上面に接続するように同軸状に設けられてお
り、これにより当該導波管5Bは同軸導波管として構成
されている。
30よりも大きい円板に、マイクロ波を透過するのため
の多数のスロット50aを同心円上に形成して構成され
ており、スロット50aの長さや配列間隔は、マイクロ
波電源部51より発生したマイクロ波の波長に応じて決
定されている。
周方向に沿って均等に配置した16か所の位置にガス供
給管42が設けられており、このガス供給管42から希
ガス及びNを含むガスが真空容器3のプラズマ領域P近
傍にムラなく均等に供給されるようになっている。
向するようにウエハWの載置台31が設けられている。
この載置台31には図示しない温調部が内蔵されてお
り、これにより当該載置台31は熱板として作用するよ
うに構成されている。さらに真空容器3の底部には排気
管32の一端側が接続されており、この排気管32の他
端側は真空ポンプ33に接続されている。
ト絶縁膜2よりなる絶縁膜を形成する方法について説明
する。先ず真空容器3の側壁に設けた図示しないゲ−ト
バルブを開いて図示しない搬送ア−ムにより、例えばシ
リコン基板1表面にフィ−ルド酸化膜11が形成された
ウエハWを載置台31上に載置する。
た後、真空ポンプ33により排気管32を介して内部雰
囲気を排気して所定の真空度まで真空引きし、所定の圧
力に維持する。一方マイクロ波電源部51より例えば
2.45GHz、3kWのマイクロ波を発生させ、この
マイクロ波を導波路5により案内して多孔スロット電極
50及びガス供給室4を介して真空容器3内に導入し、
これにより真空容器3内の上部側のプラズマ領域Pにて
高周波プラズマを発生させる。
形モ−ドで伝送し、同軸導波変換器5Cにて矩形モ−ド
から円形モ−ドに変換され、円形モ−ドで円筒形同軸導
波管5Bを伝送し、さらに円形導波管5Aにて拡げられ
た状態で伝送していき、多孔スロット電極50のスロッ
ト50aより放射され、ガス供給室4を透過して真空容
器3に導入される。この際マイクロ波を用いているので
高密度のプラズマが発生し、またマイクロ波を多孔スロ
ット電極50の多数のスロット50aから放射している
のでプラズマが高密度なものとなる。
Wを例えば400℃に加熱しながら、ガス供給管42よ
り第1のガスであるXeガスと、N2 ガスと、H2 ガス
とを、夫々500sccm、25sccm、15scc
mの流量で導入して第1の工程を実施する。この工程で
は、導入されたガスは真空容器3にて発生したプラズマ
流により活性化(プラズマ化)され、このプラズマによ
り図3(a)に示すように、シリコン基板1の表面が窒
化されて第1のSiN膜21が形成される。こうしてこ
の窒化処理を例えば2分行い、20オングストロ−ムの
厚さの第1のSiN膜21を形成する。
2.45GHz、200Wのマイクロ波を導入し、真空
容器3内にてプラズマを発生させると共に、ウエハ温度
が例えば400℃、プロセス圧力が例えば50mTor
r〜1Torrの状態で、真空容器3内に第2のガスを
導入して第2の工程を実施する。つまりガス供給室4よ
りSiを含むガス例えばSiH4 ガスを例えば15sc
cmの流量で導入すると共に、ガス供給管42よりXe
ガスと、N2 ガスとを、夫々500sccm、20sc
cmの流量で導入する。
空容器3にて発生したプラズマ流によりプラズマ化さ
れ、このプラズマにより図3(b)に示すように、第1
のSiN膜21の表面に第2のSiN膜22が形成され
る。このSiN膜22は成膜速度が例えば20オングス
トロ−ム/分であるので、この成膜処理を例えば1分行
い、20オングストロ−ムの厚さの第2のSiN膜22
を形成する。このようにしてト−タル3分間で40オン
グストロ−ムの厚さのゲ−ト絶縁膜2を形成する。 上
述の第1の工程では、上述のプロセス成膜装置にて高密
度のプラズマを発生させ、このプラズマにより希ガスと
NとHとを含み、Siを含まないガスであって、希ガス
の含有量が50%以上99%以下である第1のガスをプ
ラズマ化し、これにより例えば300〜400℃の温度
に加熱されたシリコン基板1の表面を窒化して第1のS
iN膜21を形成しているので、電気的特性の良好な第
1のSiN膜21を得ることができる。
定され、欠陥数が少ない程電気的特性は良好であるが、
上述の方法にて形成される第1のSiN膜21の欠陥の
数は7×1010個/cm2 程度であって、1×1012個
/cm2 程度の数の欠陥がある熱窒化膜に比べて少ない
ので、電気的特性は良好であるといえる。
1のSiN膜21の電気的特性が良好である理由は次の
ように考えられる。先ず第1のガスは、希ガスとNとH
とを含み、Siを含まないガスであるが、希ガスを導入
することにより、界面順位密度などの欠陥の発生が抑え
られるためと推察される。この際後述の実験で明らかな
ように、希ガスの含有量が50%よりも少ないと欠陥数
が多くなる。また100%とすると成膜ができなくなる
が、99%以下であれば成膜速度は小さくなるものの膜
質を悪化させることなく成膜を行うことができるので、
50%以上99%以下とすることが望ましい。またHを
含むガスを導入することにより、ダングリングボンドを
減少させることができ、これにより欠陥の発生が抑えら
れるので、より電気的特性が良好になると考えられる。
Coupled Plasma)などと呼ばれてい
る、ド−ム状の容器に巻かれたコイルにより電界及び磁
界を与えてプラズマを生成させる方法により発生された
プラズマに第1のガスをプラズマ化した場合には、得ら
れるSiN膜の欠陥数が多くなったことから、上述のプ
ラズマ成膜装置にて、既述のように高密度のプラズマを
発生させ、このプラズマにより第1のガスをプラズマ化
することにより、電気的特性を向上させることができる
と考えられる。
膜装置にて高密度のプラズマを発生させ、このプラズマ
により希ガスとNとSiを含む第2のガスのプラズマに
より第2のSiN膜22を形成しているので、第1のS
iN膜21よりも成膜速度の大きい第2のSiN膜22
を得ることができる。
iを含むガス例えばSiH4 などのシラン系のガスを導
入しているためであるが、同時に希ガスを導入している
のは、成膜速度が速くなり過ぎると膜厚の制御が困難に
なるので、シラン系ガスの濃度を低くするためである。
ここで不活性ガスの量は、多過ぎると成膜速度が小さく
なり、少な過ぎると膜の欠陥数が多くなるので50%以
上99%以下とすることが望ましい。
2の成膜の際に、マイクロ波の電力を200Wと第1の
SiN膜21を形成する場合(3kW)よりも小さくし
ているが、このようにするのはSiH4 の分解により生
成したH2 が外側に広がっていき、このH2 により外側
の領域では中央領域よりもSiの濃度が低くなって、こ
の結果SiN膜22の膜質の均一性が悪くなってしまう
ので、これを防止するためにマイクロ波の電力を小さく
してSiH4 の過度の分解を抑えているからである。
第2の工程とを同じプラズマ成膜装置を用いて行ってい
るので、第1の工程と第2の工程とを連続して行うこと
ができてト−タルの成膜時間を短縮することができ、こ
れによりスル−プットを向上させることができる。また
上述のプラズマ成膜装置は電子温度が低いので、この装
置を用いて第1のSiN膜21や第2のSiN膜22を
形成することにより、シリコン基板1に与えるダメ−ジ
を小さくすることができる。
iN膜22は1×1011個/cm2程度の欠陥があり、
第1のSiN膜21よりも電気的特性が悪いが、電気的
に良好な特性が必要な部分はSiN膜がシリコン基板に
接している部分であって、必ずしも膜全体に亘って電気
的に良好であることが必要ではないので、このような第
2のSiN膜22をシリコン基板1との界面より上層に
形成する場合には、ゲ−ト絶縁膜2の電気的特性に悪影
響は与えない。
縁膜2を、電気的特性の良い第1のSiN膜21と、第
1のSiN膜21よりも成膜速度の大きい第2のSiN
膜22とを積層して形成したので、電気的特性の良好な
絶縁膜を短い成膜時間で形成することができる。
ロセスのように、Xeガス/N2 ガス/H2 ガス=50
0sccm/25sccm/15sccmの第1のガス
によるシリコン基板1の窒化処理を行うと、図4に示す
ように、最初の2分間で2nm(20オングストロ−
ム)のSiN膜が形成でき、処理の初期には大きな速度
で形成できるものの、膜厚が2nmを越えると形成速度
が小さくなっていき、4nmの窒化膜が必要な場合、処
理時間に約20分かかってしまう。一方第2の工程のプ
ロセスのように、SiH4 ガス/N2 ガス/Xeガス=
15sccm/20sccm/500sccmの第2の
ガスをプラズマ化してSiN膜を形成すると、毎分2n
mの速度で成膜を行うことができる。
要な場合には、図5に示すように、第1のガスによる窒
化処理を2分間行って、シリコン基板1との界面に第1
のSiN膜21を2nm形成し、次いで第2のガスによ
る成膜処理を1分間行って、第1のSiN膜22の上面
へ2nmの厚さの第2のSiN膜22を形成することに
より、結果として膜厚4nmのSiN膜を3分間で形成
することができる。
ゲ−ト絶縁膜2についてキャパシタンスとゲ−ト電圧と
の関係を測定したところ、図6に示す電気的特性が得ら
れ、膜厚が4nmと薄い場合であっても、従来用いられ
ていたSiO2 膜と電気的に同等であることが認められ
た。
のガスとして、ArガスとN2 ガスとH2 ガスとを9
0:7:3の割合で混合したガス(Ar/N2 /H2 =
450sccm/35sccm/15sccm)を用い
て、ウエハ温度400℃、プロセス圧力50mTorr
〜1Torrの下、マイクロ波電源部51から2.45
GHz,3kWのマイクロ波電力を導入して上述と同様
に第1の工程を行って、20オングストロ−ムの厚さの
第1のSiN膜21を形成し、次いで第2のガスとし
て、SiH4 ガスとN2 ガスとArガスとを3:4:9
0の割合で混合したガス(SiH4 /N2 /Ar=15
sccm/20sccm/450sccm)を用いて、
ウエハ温度400℃、プロセス圧力50mTorrの
下、マイクロ波電源部から2.45GHz,200Wの
マイクロ波電力を導入して第2の工程を行い、20オン
グストロ−ムの厚さの第2のSiN膜23を形成したと
ころ、ト−タルの成膜時間は4分であった。また得られ
た絶縁膜について電気的特性を測定したところ、膜厚が
40オングストロ−ムと薄い場合であっても電気的に良
好であり、ゲ−ト絶縁膜に適していることが認められ
た。
適化を図るために行った実験例について説明する。第1
のガスとしてXeガスとN2 ガスとH2 ガスとを用い、
上述のプラズマ成膜装置にて、ウエハ温度400℃、プ
ロセス圧力50mTorr〜1Torrの下、マイクロ
波電源部51から2.45GHz,3kWのマイクロ波
電力を導入して20オングストロ−ムの厚さの第1のS
iN膜21を形成した。この際N2 ガスとH2 ガスの流
量を5:2の割合として、Xeガスの量を30%〜99
%の範囲で変えて第1のSiN膜21を形成し、その欠
陥の数をCV測定法により測定し、その数に応じて電気
的特性を評価した。この結果を図7に示すが、電気的特
性は○、△、×の三段階で評価した。
には、欠陥数は7×1010個/cm2 程度であって電気
的特性が良好であるが、40%以下の場合には欠陥数が
多くなり、電気的特性が悪化することが確認された。
としては、Xe以外にヘリウム(He),ネオン(N
e),アルゴン(Ar),クリプトン(Kr)等を用い
ることができ、第1のガスとして希ガスとNH3 とを含
むガスを用いてもよい。また第2のガスとしては、希ガ
スとNとSiを含むガスが用いられるが、Siを含むガ
スとしてはSiH4 以外にSi2 H6 を用いてもよい。
5GHzのマイクロ波を使用する例について説明した
が、本発明では例えば500MHzのUHFを用いてプ
ラズマを発生させるようにしてもよく、この場合には周
波数に合せて多孔スロット電極のスロットを長穴に設定
する。
の例は絶縁膜の第1の膜21をSiO2 膜により形成し
たものであり、このSiO2 膜は例えば上述のプラズマ
成膜装置にて、希ガスと酸素(O)とを含み、Siを含
まないガスであって、希ガスの含有量が50%以上99
%以下のガスのプラズマにより、シリコン基板1の表面
をプラズマ酸化することにより形成される。
まないガスであって、希ガスの含有量が50%以上99
%以下のガスとして、ArガスとO2 ガスの混合ガスを
用い、これらのガスをArガス/O2 ガス=500sc
cm/15sccmの流量で導入して、ウエハ温度43
0℃、プロセス圧力50mTorr〜1Torrの下、
マイクロ波電源部から2.45GHz,3kWのマイク
ロ波電力を導入して、ArガスとO2 ガスをプラズマ化
し、このプラズマによりシリコン基板1の表面を2分間
酸化処理して例えば20オングストロ−ムの厚さのSi
O2 膜を形成する。そして得られたSiO2 膜の上に上
述と同様のプロセスで第2のSiN膜22を例えば20
オングストロ−ム形成することにより絶縁膜を形成す
る。
40オングストロ−ムの絶縁膜を成膜することができ、
またシリコンのプラズマ酸化により形成されたSiO2
膜は、欠陥の数が7×1010個/cm2 と少ないので電
気的特性が良好である。ここで不活性ガスの含有量は5
0%以上99%以下であることが望ましいが、これは5
0%よりも少なくなると界面順位密度が増加するからで
ある。
キャパシタンスとゲ−ト電圧との関係を測定したところ
良好な結果が得られ、ゲ−ト絶縁膜として適しているこ
とが認められた。これにより第1の膜21としてSiO
2 膜を用いてト−タルの膜厚が40オングストロ−ムと
薄い絶縁膜を形成する場合であっても、SiO2 膜の上
に第2の膜22を積層することによってリ−ク電流が小
さくなることが理解される。
ガスとしては、希ガスとオゾン(O3 )との組み合わせ
や、希ガスと水蒸気(H2 O)との組み合わせを用いる
ようにしてもよい。
る。この例は絶縁膜の第1の膜21をシリコンの熱酸化
により形成されたSiO2 膜により形成したものであ
り、このSiO2 膜は例えば急速熱酸化プロセスによ
り、シリコンウエハを850℃程度に加熱し、水蒸気雰
囲気に晒すことにより形成される。
20オングストロ−ム形成し、この上に上述と同様のプ
ロセスで第2のSiN膜22を例えば20オングストロ
−ム形成することにより絶縁膜を形成すると、例えばト
−タル6分間で40オングストロ−ムの絶縁膜を成膜す
ることができる。またシリコンの熱酸化により形成され
たSiO2 膜は、欠陥の数が5×1010個/cm2 と少
ないので電気的特性が非常に良好である。実際に上述の
プロセスで絶縁膜を形成し、キャパシタンスとゲ−ト電
圧との関係を測定したところ良好な結果が得られ、ゲ−
ト絶縁膜として適していることが認められた。
明する。この例は絶縁膜の第1の膜21をシリコン酸窒
化膜により形成したものであり、このシリコン酸窒化膜
は例えばSiO2 膜をNO雰囲気中でアニ−ルすること
により形成される。具体的には、20オングストロ−ム
の厚みのシリコン酸化膜を持つシリコンウエハを850
℃に加熱し、NOガスに晒すことにより熱窒化膜を形成
する。
面に10分間で例えば20オングストロ−ムの厚さのシ
リコン酸窒化膜を形成し、この上に上述と同様のプロセ
スで第2のSiN膜22を例えば20オングストロ−ム
形成することにより40オングストロ−ムの絶縁膜を形
成する。
で絶縁膜を形成することができ、また上述のプロセスで
形成されたシリコン酸窒化膜は、欠陥の数が5×1010
個/cm2 程度であって電気的特性が良好である。実際
に上述のプロセスで絶縁膜を形成し、キャパシタンスと
ゲ−ト電圧との関係を測定したところ良好な結果が得ら
れ、この絶縁膜がゲ−ト絶縁膜として適していることが
認められた。
性の良い第1の膜と成膜速度の大きい第2の膜とを積層
して絶縁膜を形成しているので、電気的特性のよい絶縁
膜を短時間で形成することができる。
造の一例を示す断面図である。
の一例を示す断面図である。
の工程図を説明する。
性図である。
図である。
Claims (5)
- 【請求項1】 希ガスと窒素と水素又は希ガスとアンモ
ニアとを含み、シリコンを含まないガスであって、希ガ
スの含有量が50%以上99%以下のガスをプラズマ化
し、このプラズマによりシリコン基板の表面を窒化して
第1のシリコン窒化膜を形成する工程と、 次いで希ガスと窒素とシリコンとを含み、希ガスの含有
量が50%以上99%以下のガスをプラズマ化し、この
プラズマにより第1のシリコン窒化膜の表面に、第1の
シリコン窒化膜よりも成膜速度の大きい第2のシリコン
窒化膜を形成する工程と、を含むことを特徴とする半導
体装置の製造方法。 - 【請求項2】 希ガスと酸素とを含み、シリコンを含ま
ないガスであって、 希ガスの含有量が50%以上99%以下のガスをプラズ
マ化し、このプラズマによりシリコン基板の表面を酸化
してシリコン酸化膜を形成する工程と、 次いで希ガスと窒素とシリコンとを含み、希ガスの含有
量が50%以上99%以下のガスをプラズマ化し、この
プラズマにより前記シリコン酸化膜の表面にシリコン窒
化膜を形成する工程と、を含むことを特徴とする半導体
装置の製造方法。 - 【請求項3】 シリコン基板の表面を酸化してシリコン
酸化膜を形成する工程と、 次いで希ガスと窒素とシリコンとを含み、希ガスの含有
量が50%以上99%以下のガスをプラズマ化して、こ
のプラズマにより前記シリコン酸化膜の表面にシリコン
窒化膜を形成する工程と、を含むことを特徴とする半導
体装置の製造方法。 - 【請求項4】 シリコン基板の表面にシリコン酸窒化膜
を形成する工程と、 次いで希ガスと窒素とシリコンとを含み、希ガスの含有
量が50%以上99%以下のガスをプラズマ化し、この
プラズマにより前記シリコン酸窒化膜の表面にシリコン
窒化膜を形成する工程と、を含むことを特徴とする半導
体装置の製造方法。 - 【請求項5】 300MHz以上2500MHz以下の
高周波電力を用いてプラズマを発生させ、このプラズマ
によりガスをプラズマ化する工程を含むことを特徴とす
る請求項1,2,3または4記載の半導体装置の製造方
法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06345599A JP4119029B2 (ja) | 1999-03-10 | 1999-03-10 | 半導体装置の製造方法 |
KR1020000010968A KR100745495B1 (ko) | 1999-03-10 | 2000-03-06 | 반도체 제조방법 및 반도체 제조장치 |
US09/521,601 US6399520B1 (en) | 1999-03-10 | 2000-03-09 | Semiconductor manufacturing method and semiconductor manufacturing apparatus |
US10/123,485 US6470824B2 (en) | 1999-03-10 | 2002-04-17 | Semiconductor manufacturing apparatus |
KR1020060044607A KR100856531B1 (ko) | 1999-03-10 | 2006-05-18 | 반도체 제조방법 및 반도체 제조장치 |
KR1020080019058A KR100943246B1 (ko) | 1999-03-10 | 2008-02-29 | 반도체 제조방법 및 반도체 제조장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06345599A JP4119029B2 (ja) | 1999-03-10 | 1999-03-10 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007248069A Division JP2008066736A (ja) | 2007-09-25 | 2007-09-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000260767A true JP2000260767A (ja) | 2000-09-22 |
JP4119029B2 JP4119029B2 (ja) | 2008-07-16 |
Family
ID=13229739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06345599A Expired - Lifetime JP4119029B2 (ja) | 1999-03-10 | 1999-03-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4119029B2 (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001008208A1 (en) * | 1999-07-26 | 2001-02-01 | Tadahiro Ohmi | Semiconductor device, method for forming silicon oxide film, and apparatus for forming silicon oxide film |
WO2002054474A1 (fr) * | 2000-12-28 | 2002-07-11 | Tadahiro Ohmi | Film diélectrique et procédé de formation, dispositif à semi-conducteurs, dispositif de mémoire non volatile à semi-conducteurs, et procédé de production pour dispositif à semi-conducteurs |
WO2002058130A1 (fr) * | 2001-01-22 | 2002-07-25 | Tokyo Electron Limited | Procede de production |
JP2003060198A (ja) * | 2001-08-10 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003100742A (ja) * | 2001-09-27 | 2003-04-04 | Hitachi Kokusai Electric Inc | 半導体デバイスの製造方法 |
JP2004200672A (ja) * | 2002-12-02 | 2004-07-15 | Tadahiro Omi | 半導体装置、その製造方法、及び、半導体表面の処理方法 |
JP2007165480A (ja) * | 2005-12-12 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
CN100352016C (zh) * | 2000-12-28 | 2007-11-28 | 大见忠弘 | 半导体器件及其制造方法 |
JP2008177571A (ja) * | 1999-07-26 | 2008-07-31 | Foundation For Advancement Of International Science | シリコン酸化膜の形成方法、半導体装置及びその製造方法 |
JP2010062576A (ja) * | 2001-01-25 | 2010-03-18 | Tokyo Electron Ltd | 電子デバイス材料の製造方法 |
US7759598B2 (en) | 2001-12-26 | 2010-07-20 | Tokyo Electron Limited | Substrate treating method and production method for semiconductor device |
US7985695B2 (en) | 2007-09-28 | 2011-07-26 | Canon Kabushiki Kaisha | Forming silicon oxide film from RF plasma of oxidizing gas |
US8006640B2 (en) | 2006-03-27 | 2011-08-30 | Tokyo Electron Limited | Plasma processing apparatus and plasma processing method |
US8114790B2 (en) | 2006-05-31 | 2012-02-14 | Tokyo Electron Limited | Plasma CVD method, silicon nitride film formation method, semiconductor device manufacturing method, and plasma CVD apparatus |
US8183670B2 (en) | 2002-12-02 | 2012-05-22 | Foundation For Advancement Of International Science | Semiconductor device and method of manufacturing the same |
JP2013239749A (ja) * | 2000-03-13 | 2013-11-28 | Foundation For Advancement Of International Science | 窒化膜のスパッタリング方法、ゲート絶縁膜の形成方法 |
WO2017048596A1 (en) * | 2015-09-18 | 2017-03-23 | Applied Materials, Inc. | Low temperature conformal deposition of silicon nitride on high aspect ratio structures |
WO2021256308A1 (ja) * | 2020-06-19 | 2021-12-23 | 東京エレクトロン株式会社 | 成膜方法およびプラズマ処理装置 |
-
1999
- 1999-03-10 JP JP06345599A patent/JP4119029B2/ja not_active Expired - Lifetime
Cited By (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008177571A (ja) * | 1999-07-26 | 2008-07-31 | Foundation For Advancement Of International Science | シリコン酸化膜の形成方法、半導体装置及びその製造方法 |
US7491656B2 (en) | 1999-07-26 | 2009-02-17 | Foundation For Advancement Of International Science | Semiconductor device, method for forming silicon oxide film, and apparatus for forming silicon oxide film |
JP2012160747A (ja) * | 1999-07-26 | 2012-08-23 | Foundation For Advancement Of International Science | シリコン酸化膜の形成方法、半導体装置及びその製造方法 |
US7279066B2 (en) | 1999-07-26 | 2007-10-09 | Tadahiro Ohmi | Apparatus for forming silicon oxide film |
US7268404B2 (en) | 1999-07-26 | 2007-09-11 | Tadahiro Ohmi | Device having a silicon oxide film containing krypton |
WO2001008208A1 (en) * | 1999-07-26 | 2001-02-01 | Tadahiro Ohmi | Semiconductor device, method for forming silicon oxide film, and apparatus for forming silicon oxide film |
JP2013239749A (ja) * | 2000-03-13 | 2013-11-28 | Foundation For Advancement Of International Science | 窒化膜のスパッタリング方法、ゲート絶縁膜の形成方法 |
WO2002054474A1 (fr) * | 2000-12-28 | 2002-07-11 | Tadahiro Ohmi | Film diélectrique et procédé de formation, dispositif à semi-conducteurs, dispositif de mémoire non volatile à semi-conducteurs, et procédé de production pour dispositif à semi-conducteurs |
EP1347507A4 (en) * | 2000-12-28 | 2005-09-07 | Tadahiro Ohmi | DIELECTRIC FILM AND METHOD FOR ITS EDUCATION, SEMICONDUCTOR COMPONENT, NON-VOLATILE MEMORY BLOCK AND METHOD OF MANUFACTURING THE SEMICONDUCTOR ELEMENT |
US7718484B2 (en) | 2000-12-28 | 2010-05-18 | Foundation For Advancement Of International Science | Method of forming a dielectic film that contains silicon, oxygen and nitrogen and method of fabricating a semiconductor device that uses such a dielectric film |
KR100797432B1 (ko) * | 2000-12-28 | 2008-01-23 | 다다히로 오미 | 반도체 장치 및 그 제조 방법 |
US7439121B2 (en) | 2000-12-28 | 2008-10-21 | Tadahiro Ohmi | Dielectric film and method of forming it, semiconductor device, non-volatile semiconductor memory device, and production method for semiconductor device |
EP1347507A1 (en) * | 2000-12-28 | 2003-09-24 | OHMI, Tadahiro | Dielectric film and method of forming it, semiconductor device, nonvolatile semiconductor memory device, and production method for semiconductor device |
CN100352016C (zh) * | 2000-12-28 | 2007-11-28 | 大见忠弘 | 半导体器件及其制造方法 |
JPWO2002058130A1 (ja) * | 2001-01-22 | 2004-05-27 | 東京エレクトロン株式会社 | 電子デバイス材料の製造方法 |
WO2002058130A1 (fr) * | 2001-01-22 | 2002-07-25 | Tokyo Electron Limited | Procede de production |
JP2010050462A (ja) * | 2001-01-22 | 2010-03-04 | Tokyo Electron Ltd | 電子デバイス材料の製造方法 |
JP2007013200A (ja) * | 2001-01-22 | 2007-01-18 | Tokyo Electron Ltd | 電子デバイス材料の製造方法 |
JP2010062576A (ja) * | 2001-01-25 | 2010-03-18 | Tokyo Electron Ltd | 電子デバイス材料の製造方法 |
JP2003060198A (ja) * | 2001-08-10 | 2003-02-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2003100742A (ja) * | 2001-09-27 | 2003-04-04 | Hitachi Kokusai Electric Inc | 半導体デバイスの製造方法 |
US7759598B2 (en) | 2001-12-26 | 2010-07-20 | Tokyo Electron Limited | Substrate treating method and production method for semiconductor device |
JP4694782B2 (ja) * | 2002-12-02 | 2011-06-08 | 財団法人国際科学振興財団 | 半導体装置、その製造方法、及び、半導体表面の処理方法 |
US8183670B2 (en) | 2002-12-02 | 2012-05-22 | Foundation For Advancement Of International Science | Semiconductor device and method of manufacturing the same |
JP2004200672A (ja) * | 2002-12-02 | 2004-07-15 | Tadahiro Omi | 半導体装置、その製造方法、及び、半導体表面の処理方法 |
JP2007165480A (ja) * | 2005-12-12 | 2007-06-28 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US8006640B2 (en) | 2006-03-27 | 2011-08-30 | Tokyo Electron Limited | Plasma processing apparatus and plasma processing method |
US8114790B2 (en) | 2006-05-31 | 2012-02-14 | Tokyo Electron Limited | Plasma CVD method, silicon nitride film formation method, semiconductor device manufacturing method, and plasma CVD apparatus |
US7985695B2 (en) | 2007-09-28 | 2011-07-26 | Canon Kabushiki Kaisha | Forming silicon oxide film from RF plasma of oxidizing gas |
WO2017048596A1 (en) * | 2015-09-18 | 2017-03-23 | Applied Materials, Inc. | Low temperature conformal deposition of silicon nitride on high aspect ratio structures |
WO2021256308A1 (ja) * | 2020-06-19 | 2021-12-23 | 東京エレクトロン株式会社 | 成膜方法およびプラズマ処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4119029B2 (ja) | 2008-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100856531B1 (ko) | 반도체 제조방법 및 반도체 제조장치 | |
JP3916565B2 (ja) | 電子デバイス材料の製造方法 | |
JP4119029B2 (ja) | 半導体装置の製造方法 | |
US7217659B2 (en) | Process for producing materials for electronic device | |
US7446052B2 (en) | Method for forming insulation film | |
JP4408653B2 (ja) | 基板処理方法および半導体装置の製造方法 | |
JP2008277844A (ja) | 絶縁膜の形成方法 | |
JP2007027777A (ja) | 電子デバイス材料の製造方法 | |
US20050136610A1 (en) | Process for forming oxide film, apparatus for forming oxide film and material for electronic device | |
KR20090009283A (ko) | 절연막의 형성 방법 및 반도체 장치의 제조 방법 | |
US20090239364A1 (en) | Method for forming insulating film and method for manufacturing semiconductor device | |
KR20090094009A (ko) | 절연막의 형성 방법 및 반도체 장치의 제조 방법 | |
US20050227500A1 (en) | Method for producing material of electronic device | |
JPH0714986A (ja) | 半導体装置の製造方法及びその製造装置 | |
JP4083000B2 (ja) | 絶縁膜の形成方法 | |
WO2004077542A1 (ja) | 基板処理方法 | |
JP2008066736A (ja) | 半導体装置の製造方法 | |
JP2007251204A (ja) | 絶縁膜の形成方法 | |
KR100448718B1 (ko) | 플라즈마를 이용한 화학기상증착장치 | |
JPH04111316A (ja) | 薄膜形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071228 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080219 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080424 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |