JP2007165480A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007165480A
JP2007165480A JP2005358103A JP2005358103A JP2007165480A JP 2007165480 A JP2007165480 A JP 2007165480A JP 2005358103 A JP2005358103 A JP 2005358103A JP 2005358103 A JP2005358103 A JP 2005358103A JP 2007165480 A JP2007165480 A JP 2007165480A
Authority
JP
Japan
Prior art keywords
semiconductor device
plasma
gate electrode
film
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005358103A
Other languages
English (en)
Inventor
Masayuki Kamei
政幸 亀井
Isao Miyanaga
績 宮永
Takayuki Yamada
隆順 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005358103A priority Critical patent/JP2007165480A/ja
Priority to US11/522,996 priority patent/US7709911B2/en
Publication of JP2007165480A publication Critical patent/JP2007165480A/ja
Priority to US12/724,811 priority patent/US20100173465A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823443—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】サリサイド構造のトランジスタと非サリサイド構造のトランジスタとが１つの基板に形成された半導体装置において、サリサイド化の際の保護膜によってサリサイド構造のトランジスタのコンタクト抵抗が上昇することを防ぐことができるようにする。
【解決手段】半導体装置は、シリコンからなる基板１１に形成された、非サリサイド構造の第１のＭＩＳトランジスタ５１と、サリサイド構造の第２のＭＩＳトランジスタ５２とを備えている。第１のＭＩＳトランジスタ５１は、シリコンからなる第１のゲート電極１４Ａと、第１のサイドウォール１５Ａと、第１のソース・ドレイン１６Ａと、第１のゲート電極１４Ａの上面及び第１のソース・ドレイン１６Ａの上面を覆う、プラズマ雰囲気において成長させたプラズマ反応膜１８とを有している。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関し、特にサリサイド構造のトランジスタと非サリサイド構造のトランジスタとが同一の基板上に形成された半導体装置及びその製造方法に関する。
近年、半導体集積回路の高集積化及び高速動作化に伴い、ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）のゲート電極及び配線の微細化が進行しつつある。
これに伴い、低抵抗の電極を有するサリサイド構造のトランジスタが必要とされている。サリサイド構造のトランジスタは、シリコン基板に形成されるソースドレイン拡散層領域とポリシリコン膜からなるゲート電極との上に高融点金属膜を形成した後、熱処理を行い自己整合的にソースドレイン拡散層の表面とゲート電極の表面に高融点金属のシリサイド層を形成したものである。
しかし、サリサイド構造のトランジスタは静電気（サージ）等による高電圧及び高電流が外部から印加された場合の耐性が低いため破壊され易い。従って、一般に半導体装置の入出力回路には、サージ等により生じる高電圧及び高電流に対する耐性を高めるため非サリサイド構造のトランジスタを用いる場合が多い。
また、アナログ回路等では、所望の抵抗を有する抵抗体が必要なため、低抵抗なサリサイド構造のソースドレイン拡散層及びゲート電極ではなく、一定の抵抗を有する非サリサイド構造のソースドレイン拡散層やゲートが必要となる場合がある。
同一基板の上にサリサイド構造のトランジスタと非サリサイド構造のトランジスタとが混在した半導体装置は、まず、基板に複数のトランジスタを形成した後、トランジスタを覆うシリコン酸化膜等の保護膜を形成する。次に、サリサイド構造のトランジスタとするトランジスタを覆う保護膜を除去した後、サリサイド化を行うことにより形成することができる（例えば、特許文献１を参照。）。
特開２００１-１４４２８７号公報
しかしながら、従来の半導体装置は、保護膜として膜厚が厚いシリコン酸化膜等を用いる必要がある。保護膜はソース・ドレインを形成した後に形成しなければならない。従って、ソース・ドレインの拡散プロファイルを維持するため、保護膜は低温で成形しなければならず、化学気相堆積（ＣＶＤ）法を用いて７５０℃以下の温度で堆積した酸化膜が用いられている。低温のＣＶＤ法により堆積した酸化膜は、高温の熱処理により形成した熱酸化膜と比べて密度が低く、フッ酸及びアンモニアと過酸化水素水との混合溶液（ＡＰＭ）等に対するエッチングレートが非常に高い。このため、保護膜の膜厚が薄い場合には、プロセス中で行われるウェット洗浄の際に消失し、非サリサイド構造のトランジスタを保護することができないので、保護膜の膜厚は３０ｎｍ以上必要となる。
保護膜の膜厚を厚くすることにより次のような問題が生じる。図４は従来のサリサイド構造のトランジスタの断面を示している。図４に示すように、保護膜１１８がサイドウォール１１５の裾部に残存している。保護膜１１８は基板１２０の全面に形成した後、サリサイド構造のトランジスタを形成する領域に形成された部分をドライエッチングにより除去する。従来の半導体装置においては保護膜が厚いため、サイドウォールの裾部に保護膜が残存してしまう。保護膜が残存しないようにさらにエッチングを行うと、オーバーエッチによりソース・ドレイン１１６及びゲート電極１１４等の表面が削られ、トランジスタの特性が劣化してしまう。
保護膜が残存した状態で、サリサイド化を行うと、シリサイド層１１９が形成される領域が狭くなる。半導体装置の微細化により、ゲート電極間の幅は１４０ｎｍ程度となっているため、数十ｎｍの保護膜が残存する影響は大きく、サリサイド層１１９と接続するコンタクトプラグのコンタクト抵抗が上昇するという問題が生じる。
本発明は、前記従来の問題を解決し、サリサイド構造のトランジスタと非サリサイド構造のトランジスタとが１つの基板に形成された半導体装置において、サリサイド化の際の保護膜によってサリサイド構造のトランジスタのコンタクト抵抗が上昇することがない半導体装置及びその製造方法を実現できるようにすることを目的とする。
前記従来の課題を解決するため、本発明は半導体装置を、非サリサイド構造のトランジスタがプラズマ反応膜からなる保護膜を備えている構成とする。
具体的に本発明に係る半導体装置は、シリコンからなる基板に形成され、第１のＭＩＳトランジスタと、第２のＭＩＳトランジスタとを備え、第１のＭＩＳトランジスタは、シリコンからなる第１のゲート電極と、第１のゲート電極の側面上に形成された第１のサイドウォールと、基板における第１のサイドウォールの外側の領域に形成された第１のソース・ドレイン領域と、第１のゲート電極の上面及び第１のソース・ドレイン領域の上面を覆う、プラズマ反応膜とを有し、第２のＭＩＳトランジスタは、シリコンからなる第２のゲート電極と、第２のゲート電極の側面上に形成された第２のサイドウォールと、基板における第２のサイドウォールの外側の領域に形成された第２のソース・ドレイン領域と、第２のゲート電極の上面及び第２のソース・ドレイン領域の上面を覆うシリサイド層とを有していることを特徴とする。
本発明の半導体装置によれば、第１のゲート電極の上面及び第１のソース・ドレイン領域の上面を覆う、プラズマ反応膜を有しているため、薄い保護膜により非サリサイド構造のトランジスタを形成することが可能となる。従って、サリサイド構造のトランジスタのサイドウォールの裾部に保護膜が残存することがないので、シリサイド層の形成領域が狭くなることがない。その結果、サリサイド構造のトランジスタのシリサイド化したソース・ドレイン領域の抵抗及びコンタクト抵抗が上昇することを抑えることができる。
本発明の半導体装置において、第１のサイドウォールはプラズマ反応膜によって覆われていないことが好ましい。
本発明の半導体装置において、第１のサイドウォールは熱酸化膜からなる断面Ｉ字状のオフセットスペーサを含むことが好ましい。
本発明の半導体装置において、第１のサイドウォールはＣＶＤ酸化膜からなる断面Ｌ字状のＬ字サイドウォールを含むことが好ましい。
本発明の半導体装置においてプラズマ反応膜は、プラズマ酸化膜であることを特徴とする。
本発明の半導体装置において、プラズマ反応膜はプラズマ酸化膜であり、プラズマ酸化膜は、熱酸化膜と比べて同等又は高い密度を有する酸化シリコンからなることを特徴とする半導体装置。このような構成とすることにより、薄いプラズマ反応膜であっても、第１のＭＩＳトランジスタがシリサイド化されることを確実に防止できる。
本発明の半導体装置において、プラズマ反応膜はプラズマ酸化膜であり、プラズマ酸化膜は、熱酸化膜と比べてウェットエッチングにおけるエッチングレートが同等又は低いことが好ましい。
本発明の半導体装置において、プラズマ反応膜はプラズマ酸化膜であり、プラズマ酸化膜は、ＣＶＤ酸化膜と比べて密度が高い酸化シリコンからなることが好ましい。
本発明の半導体装置において、プラズマ反応膜はプラズマ酸化膜であり、プラズマ酸化膜はＣＶＤ酸化膜と比べてウェットエッチングにおけるエッチングレートが低いことが好ましい。
本発明の半導体装置において、プラズマ反応膜はプラズマ窒化膜であることを特徴とする半導体装置。窒化膜であっても酸化膜と同様の効果が得られる
本発明の半導体装置において、プラズマ反応膜は膜厚が１ｎｍ以上且つ６ｎｍ以下であることが好ましい。このような構成とすることにより、非サリサイド構造のトランジスタがサリサイド化されることを確実に防止し、サリサイド構造のトランジスタの裾部に保護膜が残存することを確実に防止できる。
本発明の半導体装置において、プラズマ反応膜は誘導結合方式により発生させたプラズマによって形成されていることが好ましい。
本発明に係る半導体装置の製造方法は、シリコンからなる基板の上に、シリコン膜からなる、第１のゲート電極及び第２のゲート電極を形成する工程（ａ）と、第１のゲート電極の側面上に第１のサイドウォールを形成すると共に、第２のゲート電極の側面上に第２のサイドウォールを形成する工程（ｂ）と、基板における第１のサイドウォールの外側の領域に第１のソース・ドレイン領域を形成すると共に、基板における第２のサイドウォールの外側の領域に第２のソース・ドレイン領域を形成する工程（ｃ）と、第１のゲート電極及び第１のソース・ドレイン領域の上面を覆うプラズマ反応膜を形成する工程（ｄ）と、工程（ｄ）の後に、第２のゲート電極の上面及び第２のソース・ドレイン領域の上面にシリサイド層を形成する工程（ｅ）とを備えていることを特徴とする。
本発明の半導体装置の製造方法によれば、第１のゲート電極及び第１のソース・ドレイン領域の上面を覆うプラズマ反応膜を形成する工程を備えているため、プロセス中の洗浄工程等において消失することがなく、ドライエッチングにより除去する場合には残存することがない薄いプラズマ反応膜により、第１のゲート電極及び第１のソース・ドレイン領域の上面が覆われる。従って、第１のＭＩＳトランジスタにおいては、シリサイド化を確実に防止でき、第２のＭＩＳトランジスタにおいては、膜の残存による不純物拡散層のシリサイド化の阻害を防止できる。その結果、非シリサイド構造のトランジスタとシリサイド構造のトランジスタとを確実に作り別けることが可能となり、且つシリサイド構造のトランジスタのシリサイド化したソース・ドレイン領域の抵抗及びコンタクト抵抗の上昇することがない半導体装置の製造方法を実現できる。
本発明の半導体装置の製造方法において工程（ｄ）は、基板をプラズマに曝すことにより、プラズマ反応膜を、第１のゲート電極及び第１のソース・ドレイン領域並びに第２のゲート電極及び第２のソース・ドレイン領域の上面に形成する工程と、第２のゲート電極及び第２のソース・ドレイン領域の上面に形成したプラズマ反応膜を選択的に除去し、第１のゲート電極及び第１のソース・ドレイン領域の上面にプラズマ反応膜を残存させる工程とを含むことが好ましい。このような構成とすることにより、第１のゲート電極及び第１のソース・ドレイン領域の上面のみを覆うプラズマ反応膜が確実に形成できる。
本発明の半導体装置の製造方法において工程（ｄ）は、基板の上に、第２のゲート電極及び第２のソース・ドレイン領域を覆い、第１のゲート電極及び第１のソース・ドレイン領域に開口を有するレジストを形成する工程と、レジストを形成した基板をプラズマに曝すことにより、プラズマ反応膜を、第１のゲート電極及び第１のソース・ドレイン領域の上面に形成する工程とを含むことが好ましい。このような構成とすることにより、第２のＭＩＳトランジスタの形成領域からプラズマ反応膜を除去するエッチングが不要となる。従って、第２のＭＩＳトランジスタのサイドウォールの裾部に膜が残存することがなく、第２のＭＩＳトランジスタの不純物拡散層のシリサイド化が阻害されることがない。また、プラズマ反応膜は常温で形成することができるため、マスクには通常のフォトレジストを用いることができるので、工程が複雑化することはない。
本発明の半導体装置の製造方法において工程（ｄ）では、酸素ガスのプラズマ用いてプラズマ酸化膜からなるプラズマ反応膜を形成することが好ましい。
本発明の半導体装置の製造方法において工程（ｄ）では、窒素ガスのプラズマを用いてプラズマ窒化膜からなるプラズマ反応膜を形成することが好ましい。
本発明の半導体装置の製造方法において、プラズマは誘導結合方式により発生させたプラズマであることが好ましい。
本発明に係る半導体装置及びその製造方法によれば、サリサイド構造のトランジスタと非サリサイド構造のトランジスタとが１つの基板に形成された半導体装置において、サリサイド化の際の保護膜によってサリサイド構造のトランジスタのコンタクト抵抗が上昇することがない半導体装置及びその製造方法を実現できる。
（第１の実施形態）
本発明の第１の実施形態について図面を参照して説明する。図１は第１の実施形態に係る半導体装置の断面構成を示している。図中において、左側に非サリサイド構造形成領域ＳＡを示し、右側にサリサイド構造形成領域ＳＢを示している。
図１に示すように本実施形態の半導体装置は、シリコンからなる半導体基板１１に形成されたｐ型のウェル１２と、半導体基板１１（ウェル１２）の非サリサイド構造形成領域ＳＡの上に形成された非サリサイド構造を有する第１のＭＩＳトランジスタ５１と、半導体基板１１（ウェル１２）のサリサイド構造形成領域ＳＢの上に形成されたサリサイド構造を有する第２のＭＩＳトランジスタ５２とを備えており、第１のＭＩＳトランジスタ５１及び第２のＭＩＳトランジスタ５２は、層間絶縁膜２４に覆われている。
第１のＭＩＳトランジスタ５１は、半導体基板１１（ウェル１２）の上に形成されたゲート絶縁膜１３ａと、ゲート絶縁膜１３ａの上に形成されたポリシリコンからなるゲート電極１４ａと、ゲート電極１４ａの側面上に形成されたサイドウォール２０Ａと、半導体基板１１におけるゲート電極１４ａの両側方に位置する領域に形成されたｎ型のエクステンション領域１６ａと、半導体基板１１におけるエクステンション領域１６ａの下側に形成されたｐ型のポケット領域１７ａと、半導体基板１１におけるサイドウォール２０Ａの外側の領域に形成されたｎ型のソース・ドレイン領域２１ａと、ゲート電極１４ａの上面及びソース・ドレイン領域２１ａの上面に形成されたプラズマ反応膜２２とを有している。サイドウォール２０Ａは、ゲート電極１４ａの側面上に形成されたオフセットスペーサ１５ａと、オフセットスペーサ１５ａの側面上に形成された断面Ｌ字状の第１のサイドウォール（Ｌ字サイドウォール）１８ａと、第１のサイドウォール１８ａの上に形成された板状の第２のサイドウォール１９ａと有している。
第２のＭＩＳトランジスタ５２は、半導体基板１１（ウェル１２）の上に形成されたゲート絶縁膜１３ｂと、ゲート絶縁膜１３ｂ上に形成されたポリシリコンからなるゲート電極１４ｂと、ゲート電極１４ｂの側面上に形成されたサイドウォール２０Ｂと、半導体基板１１におけるゲート電極１４ｂの両側方に位置する領域に形成されたｎ型のエクステンション領域１６ｂと、半導体基板１１におけるエクステンション領域１６ｂの下側に形成されたｐ型のポケット領域１７ｂと、半導体基板１１におけるサイドウォール２０Ｂの外側の領域に形成されたｎ型のソース・ドレイン領域２１ｂと、ゲート電極１４ｂの上面及びソース・ドレイン領域２１ｂの上面に形成されたシリサイド層２３とを有している。そして、サイドウォール２０Ｂは、ゲート電極１４ｂの側面上に形成されたオフセットスペーサ１５ｂと、オフセットスペーサ１５ｂの側面上に形成された断面Ｌ字状の第１のサイドウォール（Ｌ字サイドウォール）１８ｂと、第１のサイドウォール１８ｂの上に形成された板状の第２のサイドウォール１９ｂと有している。
図１において図示していないが、第１のＭＩＳトランジスタ５１のゲート電極１４ａ及びソース・ドレイン領域２１ａ並びに第２のＭＩＳトランジスタ５２のゲート電極１４ｂ上に形成されたシリサイド層２３及びソース・ドレイン領域２１ｂ上に形成されたシリサイド層２３とそれぞれ電気的に接続された複数のコンタクトプラグ（図示せず）が層間絶縁膜２４に形成されている。
プラズマ反応膜２２は、酸素プラズマ雰囲気においてシリコンを酸化することにより形成した高密度のシリコン酸化膜（プラズマ酸化膜）であり、膜厚は約２ｎｍである。プラズマ反応膜２２は、高密度のシリコン酸化膜であるため、フッ酸及びＡＰＭに対するエッチング耐性が高い。このプラズマ反応膜２２は、ＣＶＤ法によって形成したシリコン酸化膜（ＣＶＤ酸化膜）よりも高密度で、且つ、ウェットエッチングにおけるエッチングレートが低い膜質を有している。従って、２ｎｍと薄い膜厚であってもプロセス中におけるウェット洗浄等により消失することはない。
一方、プラズマ反応膜２２の形成膜厚が薄いため、サリサイド構造形成領域ＳＢのプラズマ反応膜２２を除去した際に、第２のＭＩＳトランジスタ５２のサイドウォール２０Ｂの裾部にプラズマ反応膜２２を残存させることなく容易に除去することができる。また、プラズマ反応膜２２は、後で述べるようにサリサイド構造形成領域ＳＢには形成せず、非サリサイド構造形成領域ＳＡのみに選択的に形成することも可能である。その結果、サリサイド構造を有する第２のＭＩＳトランジスタ５２のソース・ドレイン領域２１ｂ上に形成されるシリサイド層２３のゲート長方向の形成領域幅（形成面積）が狭くならない。これにより、コンタクトプラグの下地となるシリサイド層２３の形成領域が減少しないため、サリサイド構造を有する第２のＭＩＳトランジスタ５２におけるシリサイド層２３を含むソース・ドレイン領域２１ｂの抵抗やコンタクト抵抗が小さい半導体装置を実現できる。
以下に、第１の実施形態に係る半導体装置の製造方法を説明する。図２（ａ）〜（ｄ）は本実施形態の半導体装置の製造方法を工程順に示している。
まず、図２（ａ）に示すように、シリコンからなる半導体基板１１にｐ型のウェル１２を形成する。その後、非サリサイド構造形成領域ＳＡにおける半導体基板１１（ウェル１２）の上に、ゲート絶縁膜１３ａ及びポリシリコンからなるゲート電極１４ａを形成すると共に、サリサイド構造形成領域ＳＢにおける半導体基板１１の上に、ゲート絶縁膜１３ｂ及びポリシリコンからなるゲート電極１４ｂを形成する。続いて、ゲート電極１４ａ及びゲート電極１４ｂの側面上に熱酸化法によるシリコン酸化膜（熱酸化膜）からなるオフセットスペーサ１５ａ及びオフセットスペーサ１５ｂをそれぞれ形成する。その後、半導体基板１１に、ゲート電極１４ａとオフセットスペーサ１５ａと及びゲート電極１４ｂとオフセットスペーサ１５ｂとをマスクとして、ｎ型不純物であるヒ素（Ａｓ）イオンをイオン注入してｎ型のエクステンション領域１６ａ及びエクステンション領域１６ｂをそれぞれ形成する。続けて、半導体基板１１に、ゲート電極１４ａとオフセットスペーサ１５ａ及びゲート電極１４ｂとオフセットスペーサ１５ｂとをマスクとして、ｐ型不純物であるボロン（Ｂ）イオンをイオン注入してｐ型のポケット領域１７ａ及びポケット領域１７ｂをそれぞれ形成する。
その後、半導体基板１１上の全面に、シリコン酸化膜及びシリコン窒化膜を順次形成した後、異方性ドライエッチングによりシリコン窒化膜及びシリコン酸化膜を順次エッチングする。これにより、ゲート電極１４ａの側面上には、熱酸化膜からなるオフセットスペーサ１５ａと、オフセットスペーサ１５ａの側面上から半導体基板１１上に亘る領域に形成されたＣＶＤ酸化膜からなる断面Ｌ字状の第１のサイドウォール１８ａと、第１のサイドウォール１８ａ上に形成されたシリコン窒化膜からなる板状の第２のサイドウォール１９ａとからなるサイドウォール２０Ａを形成する。
一方、ゲート電極１４ｂの側面上には、熱酸化膜からなるオフセットスペーサ１５ｂと、オフセットスペーサ１５ｂの側面上から半導体基板１１上に亘る領域に形成されたＣＶＤ酸化膜からなる断面Ｌ字状の第１のサイドウォール１８ｂと、第１のサイドウォール１８ｂ上に形成されたシリコン窒化膜からなる板状の第２のサイドウォール１９ｂとからなるサイドウォール２０Ｂを形成する。
その後、半導体基板１１に、ゲート電極１４ａとサイドウォール２０Ａ及びゲート電極１４ｂとサイドウォール２０Ｂとをマスクにして、ｎ型不純物であるヒ素（Ａｓ）イオン及びリン（Ｐ）イオンを順次イオン注入してｎ型のソース・ドレイン領域２１ａ及びソース・ドレイン領域２１ｂをそれぞれ形成する。なお、ゲート電極１４ａとゲート電極１４ｂとの間に位置するソース・ドレイン領域は共通で同一のソース・ドレイン領域からなるが、以降の説明を容易にするため、点線より左側の領域を非サリサイド構造形成領域ＳＡのソース・ドレイン領域２１ａとし、点線より右側の領域をサリサイド構造形成領域ＳＢのソース・ドレイン領域２１ｂとする。
その後、半導体基板１１を誘導結合型のプラズマチャンバ中において、常温で酸素プラズマに曝すことにより、シリコン表面が露出している部分を酸化してシリコン酸化膜（プラズマ酸化膜）からなるプラズマ反応膜２２を形成する。
具体的に、プラズマ反応膜２２は、ゲート電極１４ａ及びゲート電極１４ｂの上面並びにソース・ドレイン領域２１ａ及びソース・ドレイン領域２１ｂの上面に選択的に形成される。プラズマ反応膜２２の密度は、熱酸化膜からなるオフセットスペーサ１５ａ及びオフセットスペーサ１５ｂの密度と同等又は高く、ＣＶＤ酸化膜からなる第１のサイドウォール１８ａ及び第１のサイドウォール１８ｂの密度と比べて遙かに高い。また、プラズマ反応膜２２のウェットエッチングにおけるエッチングレートは、熱酸化膜からなるオフセットスペーサ１５ａ及びオフセットスペーサ１５ｂのエッチングレートと同等又は低く、ＣＶＤ酸化膜からなる第１のサイドウォール１８ａ及び第１のサイドウォール１８ｂのエッチング速度と比べて遙かに低い。このため、本実施形態においては、プラズマ反応膜２２の膜厚を２ｎｍとしたが、少なくとも１ｎｍあれば第１のＭＩＳトランジスタ５１のシリサイド化を防止できる。また、形成の容易さから考えてプラズマ反応膜２２の膜厚は６ｎｍ以下とすることが好ましい。
次に、図２（ｂ）に示すように半導体基板１１の上に、非サリサイド構造形成領域ＳＡを覆い、サリサイド構造形成領域ＳＢに開口を有するレジスト３１を形成する。これにより、レジスト３１は、非サリサイド構造形成領域ＳＡにおけるプラズマ反応膜２２を覆い、サリサイド構造形成領域ＳＢにおけるプラズマ反応膜２２を露出する。その後、レジスト３１をエッチングマスクとして、サリサイド構造形成領域ＳＢにおけるゲート電極１４ｂ及びソース・ドレイン領域２１ｂの上に形成されたプラズマ反応膜２２をドライエッチングにより除去する。これにより、サリサイド構造形成領域ＳＢにおけるゲート電極１４ｂの上面及びソース・ドレイン領域１６ｃの上面を露出する。このとき、プラズマ反応膜２２の膜厚が薄いため、オーバーエッチングを十分行ってもゲート電極１４ｂ及びソース・ドレイン領域２１ｂの表面が削られることはなく、サイドウォール２０Ｂの裾部にプラズマ反応膜２２を残存させることなくエッチングすることができる。
次に、図２（ｃ）に示すように、レジスト３１をアッシングと洗浄により除去した後、半導体基板１１の上に高融点金属膜３２を堆積する。高融点金属膜３２としては、ニッケル（Ｎｉ）、コバルト（Ｃｏ）又はチタン（Ｔｉ）等を用いればよい。
続いて、１回目の熱処理を行い、高融点金属膜３２とゲート電極１４ｂ及びソース・ドレイン領域２１ｂにおけるシリコンとを反応させて、ゲート電極１４ｂ及びソース・ドレイン領域２１ｂの表面にシリサイド層２３を形成する。
次に、図２（ｄ）に示すように、未反応で残存している高融点金属膜３２をウェットエッチングにより除去した後、１回目の熱処理よりも高温で２回目の熱処理を行いシリサイド層２３の低抵抗化を行う。これにより、非サイサイド構造形成領域ＳＡには、ゲート電極１４ａ及びソース・ドレイン領域２１ａの上面にシリサイド層が形成されていない非サリサイド構造を有する第１のＭＩＳトランジスタ５１が形成される。一方、サリサイド構造形成領域ＳＢには、ゲート電極１４ｂ及びソース・ドレイン領域２１ｂの上面にシリサイド層２３が形成されているサリサイド構造を有する第２のＭＩＳトランジスタ５２が形成される。その後、第１のＭＩＳトランジスタ５１及び第２のＭＩＳトランジスタ５２を覆う層間絶縁膜２４を形成する。その後、層間絶縁膜２４にゲート電極１４ａ及びソース・ドレイン領域２１ａ並びにゲート電極１４ｂ上のシリサイド層２３及びソース・ドレイン領域２１ｂ上のシリサイド層２３に到達するコンタクトプラグ（図示せず）をそれぞれ形成した後、層間絶縁膜２４上には各コンタクトプラグに接続する配線（図示せず）を形成する。
本実施形態の半導体装置の製造方法によれば、サリサイド化の保護膜として薄いプラズマ反応膜２２を用いているため、サリサイド構造形成領域ＳＢのプラズマ反応膜２２をドライエッチングで除去する際に、第２のＭＩＳトランジスタ５２のサイドウォール２０Ｂの裾部にプラズマ反応膜２２が残存することがない。従って、第２のＭＩＳトランジスタ５２のサイドウォール２０Ｂの外側に露出しているソース・ドレイン領域２１ｂの表面全体にシリサイド層２３を形成することができるので、コンタクトプラグの形成領域が狭くなり、コンタクト抵抗が上昇するという問題が発生することを回避できる。同時に、サイドウォールの裾部に残存する保護膜によってゲート電極同士の間隔が狭くなり、層間絶縁膜が均一に堆積できなくなるという問題の発生を抑えることも可能となる。また、プラズマ反応膜２２は密度が高い膜であるため、ウェットエッチングに対する耐性が高く、第１のＭＩＳトランジスタ５１がサリサイド化されることを確実に防止することができる。
（第２の実施形態）
以下に、本発明の第２の実施形態について図面を参照して説明する。本実施形態の半導体装置は第１の実施形態の半導体装置と同一の構造を有しているため、構造の説明は省略する。図３（ａ）〜（ｄ）は第２の実施形態に係る半導体装置の製造方法を工程順に示している。半導体基板１１にゲート電極１４ａ及びゲート電極１４ｂと、サイドウォール２０Ａ及びサイドウォール２０Ｂと、エクステンション領域１６ａ及びエクステンション領域１６ｂと、ポケット領域１７ａ及びポケット領域１７ｂと、ソース・ドレイン領域２１ａ及びソース・ドレイン領域２１ｂを形成するまでは、第１の実施形態と同一であるため説明を省略する。
まず、図３（ａ）に示すように、半導体基板１１の上に、サリサイド構造形成領域ＳＢを覆い、非サリサイド構造形成領域ＳＡに開口を有するレジスト３３を形成する。これにより、レジスト３３は、サリサイド構造形成領域ＳＢにおけるゲート電極１４ｂの上面及びソース・ドレイン領域２１ｂの上面を覆い、非サリサイド構造形成領域ＳＡにおけるゲート電極１４ａの上面及びソース・ドレイン領域２１ａの上面を露出する。
次に、図３（ｂ）に示すように、レジスト３３を形成した半導体基板１１を誘導結合型のプラズマチャンバ中において、常温で酸素プラズマに曝すことにより、シリコン表面が露出しているゲート電極１４ａの上面及びソース・ドレイン領域２１ａの上面を酸化して厚さ２ｎｍのシリコン酸化膜からなるプラズマ反応膜２２を形成する。このとき、酸素プラズマ処理は常温で行うため、レジスト３３をプラズマ酸化防止膜として用いることができる。従って、プラズマ反応膜２２は、レジスト３３で覆われているゲート電極１４ｂの上面及びソース・ドレイン領域２１ｂの上面には形成されず、ゲート電極１４ａの上面及びソース・ドレイン領域２１ａの上面のみに選択的に形成される。
次に、図３（ｃ）に示すように、レジスト３３をアッシングと洗浄により除去した後、半導体基板１１の上に高融点金属膜３２を堆積する。高融点金属膜３２としては、Ｎｉ、Ｃｏ又はＴｉ等を用いればよい。
続いて、１回目の熱処理を行い、高融点金属膜３２とゲート電極１４ｂ及びソース・ドレイン領域２１ｂのシリコンとを反応させることにより、ゲート電極１４ｂ及びソース・ドレイン領域２１ｂの表面にシリサイド層２３を形成する。
次に、図３（ｄ）に示すように、未反応で残存している高融点金属膜３２をウェットエッチングにより除去した後、１回目の熱処理よりも高温で２回目の熱処理を行いシリサイド層２３の低抵抗化を行う。これにより、非サイサイド構造形成領域ＳＡには、ゲート電極１４ａ及びソース・ドレイン領域２１ａの上面にシリサイド層が形成されていない非サリサイド構造を有する第１のＭＩＳトランジスタ５１が形成される。一方、サリサイド構造形成領域ＳＢには、ゲート電極１４ｂ及びソース・ドレイン領域２１ｂの上面にシリサイド層２３が形成されているサリサイド構造を有する第２のＭＩＳトランジスタ５２が形成される。その後、第１のＭＩＳトランジスタ５１及び第２のＭＩＳトランジスタ５２を覆う層間絶縁膜２４を形成する。その後、層間絶縁膜２４にゲート電極１４ａ及びソース・ドレイン領域２１ａ並びにゲート電極１４ｂ上のシリサイド層２３及びソース・ドレイン領域２１ｂ上のシリサイド層２３に到達するコンタクトプラグ（図示せず）をそれぞれ形成した後、層間絶縁膜２４上には各コンタクトプラグに接続する配線（図示せず）を形成する。
本実施形態の半導体装置の製造方法によれば、非サイサイド構造形成領域ＳＡのみにプラズマ反応膜２２を選択的に形成するため、サイサイド構造形成領域ＳＢのプラズマ反応膜２２を除去するためのドライエッチングを行う必要がない。このため、サリサイド構造を有する第２のＭＩＳトランジスタ５２を形成するサイサイド構造形成領域ＳＢが、ドライエッチングによるダメージを受けることがない。また、本実施形態の半導体装置の製造方法においては、常温で行うプラズマ酸化法によりプラズマ反応膜２２を形成しているため、レジスト３３をプラズマ反応保護膜として使用できるため、工程が複雑化することはない。
なお、各実施形態においてｎ型のＭＩＳＦＥＴを形成する例を示したが、ｐ型ＭＩＳＦＥＴも同様の手法により形成することができる。また、プラズマ反応膜２２をシリコン酸化膜としたが、酸素プラズマに代えて窒素プラズマを用いることによりシリコン窒化膜を形成してもよい。また、第１のＭＩＳトランジスタ５１と第２のＭＩＳトランジスタ５２とが隣接している構成を例に示したが、それぞれの活性領域を素子分離領域によって囲み分離してもよい。
また、誘導型結合プラズマのチャンバには、通常のプラズマを発生させるコイルに高周波電流を印加するソースパワーのものだけでなく、例えば基板の裏面に高周波電源を設けプラズマイオンエネルギーを制御するようなバイアスパワーが別途設けられたものを用いてもよい。
本発明に係る半導体装置及びその製造方法は、サリサイド構造のトランジスタと非サリサイド構造のトランジスタとが１つの基板に形成された半導体装置において、サリサイド化の際の保護膜によってサリサイド構造のトランジスタのコンタクト抵抗が上昇することがない半導体装置及びその製造方法を実現でき、サリサイド構造のトランジスタと非サリサイド構造のトランジスタとが同一の基板上に形成された半導体装置及びその製造方法等として有用である。
本発明の第１の実施形態に係る半導体装置を示す断面図である。 （ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 従来のサリサイド構造のトランジスタを示す断面図である。
符号の説明
１１ 半導体基板
１２ ウェル
１３ａ ゲート絶縁膜
１３ｂ ゲート絶縁膜
１４ａ ゲート電極
１４ｂ ゲート電極
１５ａ オフセットスペーサ
１５ｂ オフセットスペーサ
１６ａ エクステンション領域
１６ｂ エクステンション領域
１６ｃ ソース・ドレイン領域
１７ａ ポケット領域
１７ｂ ポケット領域
１８ａ 第１のサイドウォール
１８ｂ 第１のサイドウォール
１９ａ 第２のサイドウォール
１９ｂ 第２のサイドウォール
２０Ａ サイドウォール
２０Ｂ サイドウォール
２１ａ ソース・ドレイン領域
２１ｂ ソース・ドレイン領域
２２ プラズマ反応膜
２３ シリサイド層
２４ 層間絶縁膜
３１ レジスト
３２ 高融点金属膜
３３ レジスト
５１ 第１のＭＩＳトランジスタ
５２ 第２のＭＩＳトランジスタ

Claims (18)

  1. シリコンからなる基板に形成され、第１のＭＩＳトランジスタと、第２のＭＩＳトランジスタとを備え、
    前記第１のＭＩＳトランジスタは、シリコンからなる第１のゲート電極と、前記第１のゲート電極の側面上に形成された第１のサイドウォールと、前記基板における前記第１のサイドウォールの外側の領域に形成された第１のソース・ドレイン領域と、前記第１のゲート電極の上面及び前記第１のソース・ドレイン領域の上面を覆う、プラズマ反応膜とを有し、
    前記第２のＭＩＳトランジスタは、シリコンからなる第２のゲート電極と、前記第２のゲート電極の側面上に形成された第２のサイドウォールと、前記基板における前記第２のサイドウォールの外側の領域に形成された第２のソース・ドレイン領域と、前記第２のゲート電極の上面及び前記第２のソース・ドレイン領域の上面を覆うシリサイド層とを有していることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１のサイドウォールは、前記プラズマ反応膜によって覆われていないことを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記第１のサイドウォールは、熱酸化膜からなる断面Ｉ字状のオフセットスペーサを含むことを特徴とする半導体装置。
  4. 請求項１〜３のいずれか１項に記載の半導体装置において、
    前記第１のサイドウォールは、ＣＶＤ酸化膜からなる断面Ｌ字状のＬ字サイドウォールを含むことを特徴とする半導体装置。
  5. 請求項１〜４のいずれか１項に記載の半導体装置において、
    前記プラズマ反応膜は、プラズマ酸化膜であることを特徴とする。
  6. 請求項３に記載の半導体装置において、
    前記プラズマ反応膜は、プラズマ酸化膜であり、
    前記プラズマ酸化膜は、前記熱酸化膜と比べて同等又は高い密度を有する酸化シリコンからなることを特徴とする半導体装置。
  7. 請求項３に記載の半導体装置において、
    前記プラズマ反応膜は、プラズマ酸化膜であり、
    前記プラズマ酸化膜は、前記熱酸化膜と比べてウェットエッチングにおけるエッチングレートが同等又は低いことを特徴とする半導体装置。
  8. 請求項４に記載の半導体装置において、
    前記プラズマ反応膜は、プラズマ酸化膜であり、
    前記プラズマ酸化膜は、前記ＣＶＤ酸化膜と比べて密度が高い酸化シリコンからなることを特徴とする半導体装置。
  9. 請求項４に記載の半導体装置において、
    前記プラズマ反応膜は、プラズマ酸化膜であり、
    前記プラズマ酸化膜は、前記ＣＶＤ酸化膜と比べてウェットエッチングにおけるエッチングレートが低いことを特徴とする半導体装置。
  10. 請求項１〜４のいずれか１項に記載の半導体装置において、
    前記プラズマ反応膜は、プラズマ窒化膜であることを特徴とする半導体装置。
  11. 請求項１〜１０のいずれか１項に記載の半導体装置において、
    前記プラズマ反応膜は、膜厚が１ｎｍ以上且つ６ｎｍ以下であることを特徴とする半導体装置。
  12. 請求項１〜１１のいずれか１項に記載の半導体装置において、
    前記プラズマ反応膜は、誘導結合方式により発生させたプラズマによって形成されていることを特徴とする半導体装置。
  13. シリコンからなる基板の上に、シリコン膜からなる、第１のゲート電極及び第２のゲート電極を形成する工程（ａ）と、
    前記第１のゲート電極の側面上に第１のサイドウォールを形成すると共に、前記第２のゲート電極の側面上に第２のサイドウォールを形成する工程（ｂ）と、
    前記基板における前記第１のサイドウォールの外側の領域に第１のソース・ドレイン領域を形成すると共に、前記基板における前記第２のサイドウォールの外側の領域に第２のソース・ドレイン領域を形成する工程（ｃ）と、
    前記第１のゲート電極及び第１のソース・ドレイン領域の上面を覆うプラズマ反応膜を形成する工程（ｄ）と、
    前記工程（ｄ）の後に、前記第２のゲート電極の上面及び前記第２のソース・ドレイン領域の上面にシリサイド層を形成する工程（ｅ）とを備えていることを特徴とする半導体装置の製造方法。
  14. 請求項１３に記載の半導体装置の製造方法において、
    前記工程（ｄ）は、
    前記基板をプラズマに曝すことにより、前記プラズマ反応膜を、前記第１のゲート電極及び第１のソース・ドレイン領域並びに前記第２のゲート電極及び第２のソース・ドレイン領域の上面に形成する工程と、
    前記第２のゲート電極及び第２のソース・ドレイン領域の上面に形成した前記プラズマ反応膜を選択的に除去し、前記第１のゲート電極及び第１のソース・ドレイン領域の上面に前記プラズマ反応膜を残存させる工程とを含むことを特徴とする半導体装置の製造方法。
  15. 請求項１３に記載の半導体装置の製造方法において、
    前記工程（ｄ）は、
    前記基板の上に、前記第２のゲート電極及び第２のソース・ドレイン領域を覆い、前記第１のゲート電極及び第１のソース・ドレイン領域に開口を有するレジストを形成する工程と、
    前記レジストを形成した前記基板をプラズマに曝すことにより、前記プラズマ反応膜を、前記第１のゲート電極及び第１のソース・ドレイン領域の上面に形成する工程とを含むことを特徴とする半導体装置の製造方法。
  16. 請求項１３〜１５のいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｄ）では、酸素ガスのプラズマ用いてプラズマ酸化膜からなる前記プラズマ反応膜を形成することを特徴とする半導体装置の製造方法。
  17. 請求項１３〜１５のいずれか１項に記載の半導体装置の製造方法において、
    前記工程（ｄ）では、窒素ガスのプラズマを用いてプラズマ窒化膜からなる前記プラズマ反応膜を形成することを特徴とする半導体装置の製造方法。
  18. 請求項１４〜１７のいずれか１項に記載の半導体装置の製造方法において、
    前記プラズマは、誘導結合方式により発生させたプラズマであることを特徴とする半導体装置の製造方法。
JP2005358103A 2005-12-12 2005-12-12 半導体装置及びその製造方法 Pending JP2007165480A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005358103A JP2007165480A (ja) 2005-12-12 2005-12-12 半導体装置及びその製造方法
US11/522,996 US7709911B2 (en) 2005-12-12 2006-09-19 Semiconductor device having silicide transistors and non-silicide transistors formed on the same substrate and method for fabricating the same
US12/724,811 US20100173465A1 (en) 2005-12-12 2010-03-16 Semiconductor device having silicide transistors and non-silicide transistors formed on the same substrate and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005358103A JP2007165480A (ja) 2005-12-12 2005-12-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007165480A true JP2007165480A (ja) 2007-06-28

Family

ID=38138410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005358103A Pending JP2007165480A (ja) 2005-12-12 2005-12-12 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US7709911B2 (ja)
JP (1) JP2007165480A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011007469A1 (ja) * 2009-07-15 2011-01-20 パナソニック株式会社 半導体装置及びその製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7687360B2 (en) * 2006-12-22 2010-03-30 Spansion Llc Method of forming spaced-apart charge trapping stacks
US8482076B2 (en) * 2009-09-16 2013-07-09 International Business Machines Corporation Method and structure for differential silicide and recessed or raised source/drain to improve field effect transistor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156502A (ja) * 1998-09-21 2000-06-06 Texas Instr Inc <Ti> 集積回路及び方法
JP2000235975A (ja) * 1999-02-15 2000-08-29 Nec Corp ゲート酸化膜の形成方法
JP2000260767A (ja) * 1999-03-10 2000-09-22 Tokyo Electron Ltd 半導体装置の製造方法
JP2001257273A (ja) * 2000-03-14 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004241444A (ja) * 2003-02-04 2004-08-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4847111A (en) * 1988-06-30 1989-07-11 Hughes Aircraft Company Plasma-nitridated self-aligned tungsten system for VLSI interconnections
FR2636472B1 (fr) * 1988-09-09 1990-11-30 France Etat Procede de formation autoalignee de siliciure de tungstene
US6020240A (en) * 1998-04-07 2000-02-01 Texas Instruments-Acer Incorporated Method to simultaneously fabricate the self-aligned silicided devices and ESD protection devices
US6114241A (en) * 1998-06-29 2000-09-05 Hyundai Electronics Industries Co., Ltd. Method of manufacturing a semiconductor device capable of reducing contact resistance
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
US6436747B1 (en) * 1999-04-21 2002-08-20 Matsushita Electtric Industrial Co., Ltd. Method of fabricating semiconductor device
KR100317532B1 (ko) * 1999-04-22 2001-12-22 윤종용 반도체 소자 및 그 제조방법
US6800512B1 (en) * 1999-09-16 2004-10-05 Matsushita Electric Industrial Co., Ltd. Method of forming insulating film and method of fabricating semiconductor device
JP2001144287A (ja) 1999-11-15 2001-05-25 Ricoh Co Ltd 半導体装置の製造方法
US20020168847A1 (en) * 2001-05-09 2002-11-14 Applied Materials, Inc. Methods of forming a nitridated surface on a metallic layer and products produced thereby
US6667197B1 (en) * 2002-12-06 2003-12-23 International Business Machines Corporation Method for differential oxidation rate reduction for n-type and p-type materials
US6987061B2 (en) * 2003-08-19 2006-01-17 Texas Instruments Incorporated Dual salicide process for optimum performance
US7148143B2 (en) * 2004-03-24 2006-12-12 Texas Instruments Incorporated Semiconductor device having a fully silicided gate electrode and method of manufacture therefor
US7247535B2 (en) * 2004-09-30 2007-07-24 Texas Instruments Incorporated Source/drain extensions having highly activated and extremely abrupt junctions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156502A (ja) * 1998-09-21 2000-06-06 Texas Instr Inc <Ti> 集積回路及び方法
JP2000235975A (ja) * 1999-02-15 2000-08-29 Nec Corp ゲート酸化膜の形成方法
JP2000260767A (ja) * 1999-03-10 2000-09-22 Tokyo Electron Ltd 半導体装置の製造方法
JP2001257273A (ja) * 2000-03-14 2001-09-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004241444A (ja) * 2003-02-04 2004-08-26 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011007469A1 (ja) * 2009-07-15 2011-01-20 パナソニック株式会社 半導体装置及びその製造方法
JP2011023498A (ja) * 2009-07-15 2011-02-03 Panasonic Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20100173465A1 (en) 2010-07-08
US20070131984A1 (en) 2007-06-14
US7709911B2 (en) 2010-05-04

Similar Documents

Publication Publication Date Title
JP4971593B2 (ja) 半導体装置の製造方法
JP2007081249A (ja) 半導体装置及びその製造方法
JP2007243009A (ja) 半導体装置およびその製造方法
JP4551795B2 (ja) 半導体装置の製造方法
JP2005072316A (ja) 半導体装置の製造方法
JP2007251030A (ja) 半導体装置の製造方法および半導体装置
JP2007165558A (ja) 半導体装置およびその製造方法
JP2006245167A (ja) 半導体装置及びその製造方法
JP2008140853A (ja) 半導体装置及びその製造方法
JP2005217275A (ja) 半導体装置およびその製造方法
JP2008034413A (ja) 半導体装置及びその製造方法
JP4505349B2 (ja) 半導体装置の製造方法
JP2007012824A (ja) 半導体装置、及びその製造方法
JP2010192598A (ja) 半導体装置および半導体装置の製造方法
JP2007165480A (ja) 半導体装置及びその製造方法
US7696585B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2008103613A (ja) 半導体装置及びその製造方法
JP2006013270A (ja) 半導体装置およびその製造方法
JP2007095912A (ja) 半導体装置及びその製造方法
JP2005353655A (ja) 半導体装置の製造方法
JP2007150234A (ja) 半導体装置及びその製造方法
JP2010067912A (ja) 半導体装置及びその製造方法
JP2011054901A (ja) 半導体装置及びその製造方法
JP2009094439A (ja) 半導体装置と半導体装置の製造方法
JP2008177316A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110802