JP2000235975A - ゲート酸化膜の形成方法 - Google Patents

ゲート酸化膜の形成方法

Info

Publication number
JP2000235975A
JP2000235975A JP11036369A JP3636999A JP2000235975A JP 2000235975 A JP2000235975 A JP 2000235975A JP 11036369 A JP11036369 A JP 11036369A JP 3636999 A JP3636999 A JP 3636999A JP 2000235975 A JP2000235975 A JP 2000235975A
Authority
JP
Japan
Prior art keywords
oxide film
oxygen
film
substrate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11036369A
Other languages
English (en)
Other versions
JP3233281B2 (ja
Inventor
Koji Watabe
宏治 渡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP03636999A priority Critical patent/JP3233281B2/ja
Priority to TW089102658A priority patent/TW459305B/zh
Priority to KR1020000006945A priority patent/KR20000076658A/ko
Publication of JP2000235975A publication Critical patent/JP2000235975A/ja
Application granted granted Critical
Publication of JP3233281B2 publication Critical patent/JP3233281B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 3.0nm以下のゲート酸化膜を、膜厚制御性
良く形成し、なお且つ、高密度、界面高平坦性、面内高
均一性、膜中高均質性を得ることが困難であった。 【解決手段】 ゲート酸化膜の形成方法において、Si
基板を真空中に搬送し、基板を加熱処理して自然酸化膜
を脱離させた後、基板を加熱しながら、少なくともO2
を含むガスをプラズマ解離させることで酸素ラジカルを
生成し、酸素ラジカルでSi基板を酸化させ、酸素ラジ
カルの供給を止めて、続けて、酸素分子雰囲気による処
理をおこなうことを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、シリコン集積回路
デバイスの形成方法に関し、特に電気的特性に優れたゲ
ート酸化膜を、極薄膜領域で制御性良く形成する方法に
関するものである。
【0002】
【従来の技術】近年、デバイスの微細化に伴い、トラン
ジスタのゲート絶縁膜として、膜厚が数nmの高品質の
極薄絶縁膜が要求されている。従来のゲート絶縁膜とし
て用いられているシリコン酸化膜は、シリコン基板を高
温(750〜1100℃)、常圧下で酸化雰囲気にさら
すことによって形成している。これまでのところ、酸化
方法には、ファーネス炉を用いた常圧酸化方法、急速酸
化(RTO:rapid thermaloxidation)方法、真空チャン
バーを用いた減圧酸化方法が報告されている。また最
近、酸素ラジカルを利用した酸化方法や界面を平坦に形
成できる酸化方法が提案されている。
【0003】ファーネス炉を用いた常圧酸化方法は、1
気圧下の酸化性雰囲気中で行うもので、デバイス製造工
程で最も一般的である。酸化種によってさらに分ける
と、水分を含まない乾燥酸素による酸化(ドライ酸化)
と、水蒸気を含んだ酸素による酸化(ウェット酸化)と
になる。酸化温度が同じ場合には、一般にドライ酸化よ
りもウェット酸化の方が酸化膜の成長速度は大きい。こ
れは、酸化膜中への平衡溶解度が酸化種によって異なる
ためと考えられている。
【0004】また、シリコン酸化膜の薄膜化に伴い、高
希釈酸化方法が提案されている。これは、酸素雰囲気中
に窒素等の希ガスを混ぜることにより、酸素の供給量を
減らし、極薄酸化膜を制御よく形成する方法である。基
本的な熱酸化装置の反応炉は、抵抗加熱の炉と円筒状の
溶融石英のボートがあり、Siウェハーはこのボートに
並べられる。反応管には高純度の酸素、あるいは純粋な
水蒸気が送られる。酸化装置には通常、マイクロプロセ
ッサが使われており、ガスの切り替えを制御したり、S
iウェハーの出し入れを自動的に制御する。また、酸化
温度の上昇下降プロファイルを制御したり、酸化温度を
±1℃以内に保つように高精度に制御される。
【0005】しかしながら、酸化膜が極薄膜化した場
合、上述した手法では、極薄膜領域での膜厚制御が極め
て難しい。ファーネス炉による常圧酸化方法は、酸化温
度の制御性は良いが、ウェハー入炉時に起こる巻き込み
酸化により、目的としない酸化膜が形成されたり、同様
に、ウェハー出炉時に酸化雰囲気の余韻により酸化膜が
形成される。これは、ファーネス炉が急激に温度を変化
させたり、酸化雰囲気を変化させる工程には適さないた
めである。
【0006】従って、ファーネス炉による常圧酸化方法
は、実際に成膜する条件以外に、入出炉時に起こる酸化
反応を考慮に入れた膜厚制御が要請される。特に、入出
炉時に形成される酸化膜は、膜厚3.0nm以下の極薄膜
領域で、その膜厚が全体の膜厚に占める割合が大きくな
るために、膜厚制御、均一な膜質の作成が難しい。ま
た、炉芯管による酸化膜形成方法において、極薄領域で
の膜厚制御性を高めるために希釈ガス雰囲気での酸化法
が提案されているが、やはり、上述した問題点を根本的
に解決することはできない。さらに、導入した希ガスが
ウェハー入炉時にSi表面を荒らすことが報告されてい
る。
【0007】また赤外線加熱によるRTO法は、タングス
テンハライドランプやアークランプからの赤外光を用い
た酸化方法である。この方法では、均熱性や昇温・降温
時のウェハー各部分の均一な温度変化などを保つため
に、ランプの配列や反射板の設計、チャンバー構造やサ
セプターの材質・形状などに様々な工夫がなされてい
る。RTO法は、赤外光の主波長(1μm)が、ちょうどS
iの基礎吸収端と重なるために光の吸収効率が高く、高
温短時間で薄い酸化膜を形成することができる。RTOに
よる酸化膜形成方法は、急激な温度変化により熱酸化反
応を制御する。炉酸化による膜厚制御が時間であるのに
対し、RTO法では時間と温度による制御が可能であり、
従って、炉酸化と比較して、膜厚の制御性が向上し、且
つ、入出炉時に形成される酸化膜の膜厚を薄くすること
ができる。
【0008】しかしながら、本手法による3.0nm以下
の極薄膜領域での膜厚制御は、温度の上昇/降温を秒単
位で制御するために、プロセスマージンが狭く、また、
ウェハー全面での温度精度と徹底した時間制御が必要で
ある。また、室温においても自然酸化膜が形成されるた
め、炉芯管での酸化法と同様に目的としない酸化膜がウ
ェハー搬送時に形成される。さらに、RTO法では、膜厚
の均一性は炉酸化に比べてやや劣る。これは、個々のラ
ンプを独立に高精度制御して、極めて短時間の間に昇温
・降温を面内均一性良くおこなう必要があるためであ
る。
【0009】一方、真空チャンバーを用いた減圧酸化方
法は、供給する酸素量を減らすことにより、3.0nm以
下の極薄酸化膜領域の膜厚を極めて正確に制御すること
が可能である。フィジカル・レヴュー・レター80巻345
ページ[Phys. Rev. Lett. 80(1998) 345.]では、超高
真空(UHV;ultra high vacuum)装置に走査型反射電子
顕微鏡(SREM;scanning reflection electron microsc
opy)を組み込んだ装置を用いて、圧力と基板温度を制
御することにより、酸化反応を一層毎に成長させた様子
を観察している。具体的には、酸素分圧2×10-6Tor
r、室温で3min.処理すると、酸化膜が1層形成され
る。次に、酸素分圧2×10-6Torr、室温で15mi
n.処理した後、基板温度635℃で17min.処理す
ると、酸化膜が2層形成される。続いて、2×10-5To
rr、700℃で65min.処理すると、3層目の酸化
膜が形成される。この反応の様子は、SREM像のコントラ
ストの反転を観察することにより確認している。このよ
うに、圧力、基板温度、処理時間を組み合わせることに
より、一層毎の酸化膜制御が可能となる。
【0010】しかしながら、UHV装置を用いて、酸素圧
力、時間、基板温度を制御して、酸化膜厚を1層毎に堆
積させる方法は、酸化膜1層を完成させるのに必要な時
間が長く、大量生産を行うのに実用的ではない。さら
に、この成膜方法は、1層毎の膜厚制御をおこなうため
に、10-5〜10-6Torrの酸素雰囲気で成膜をおこなっ
ており、酸化膜密度が低いことが予想される。酸化膜密
度が低いと、リーク電流は増加することが既に報告され
ているため、本成膜方法では良好な電気特性が期待でき
ない。
【0011】酸素ラジカルを利用した酸化膜形成方法
は、鳥海氏(東芝)らがIEDM 98において、以下に示す
内容を報告している。ファーネス炉を用いて、酸素圧力
5Torrでラジカル酸化をおこない、10nmの酸化膜を
形成した。その結果、同じ条件で作成したドライ酸化膜
と比較して、高密度、低ラフネスの酸化膜を作成するこ
とができた。この理由として、酸素ラジカルはSiO2
ネットワーク中の欠陥を補修すること、及びラジカル酸
素は界面に存在する突起を優先的に酸化すること、を述
べている。以上の2つの効果により、リーク電流が減少
し、信頼性の高い酸化膜が形成できることを示した。
【0012】しかしながら、ファーネス炉に、酸素ラジ
カルを圧力5Torrで導入した場合、3.0nm以下の極薄
膜厚を制御することは難しい。これは、既に述べたよう
に、入出炉時に形成される酸化膜に極めて正確な時間制
御が要求されるためである。
【0013】酸化膜の薄膜化にともない、界面の平滑化
に関する研究が盛んにおこなわれている。これは、近年
の素子集積度増加に伴う形成寸法の低下により、走行電
子の界面散乱による素子の応答速度低下や極薄酸化膜の
耐圧不良が生じる問題がより顕著になってきたためであ
る。これまでのところ、超高真空中でシリコン基板を加
熱し、清浄表面を得た後に自然酸化膜を成長させてか
ら、あるいは表面原子が再配列を起こさないようにシリ
コン表面の未結合手を水素などの一価の原子で終端させ
て、別の物質を吸着、堆積するなどの方法により形成す
ることによって、原子的に平坦な界面を得る方法が提案
されている(特開平5-243266号、特開平9-51097号、特
開平9-102459号公報)。
【0014】このような手法は、高温アニール処理後、
表面を酸素あるいは水素で終端させるために、基板温度
を徐冷させて低温にする必要があり、プロセスに費やす
時間の増大、工程数の増加が問題となる。また、酸素で
表面を終端させた場合、自然酸化膜が形成されることに
なり、膜厚3.0nm以下の極薄膜領域ではその膜厚が全
体の膜厚に占める割合が大きくなるために、膜厚制御、
均一な膜質の作成ができない。さらに、平坦化後の酸化
処理において、酸素分子による熱反応を利用するため
に、ウェハー全面での界面平坦均一性は装置の温度分布
に依存する。
【0015】
【発明が解決しようとする課題】上記のような公知の成
膜方法には、以下のような問題点がある。
【0016】第一の問題点は、3.0nm以下の極薄領域
で正確に膜厚を制御する必要があるという点である。膜
厚を正確に制御できる方法としては、UHV装置による単
原子層毎に成長させる方法が記されている。しかしなが
ら、一層酸化させるのに必要な時間が極めて長く、大量
生産を行うのに実用的ではない。さらにこの成膜方法
は、1層毎の膜厚制御をおこなうために、10-5〜10
-6Torrの酸素雰囲気で成膜をおこなっており、酸化膜密
度が低いことが予想される。酸化膜密度が低いと、リー
ク電流は増加することが既に報告されているため、本成
膜方法では良好な電気特性が期待できない。また、RTO
法による酸化方法は、急激な温度変化をウェハー全面で
おこなうため、温度制御が難しく、基板の面内均一性が
悪い。
【0017】第二の問題点は、基板上での面内均一性が
悪い点である。ここで、面内均一性とは、酸化膜の膜
厚、膜質、界面平坦性、酸化膜密度といった、すべての
パラメータが基板全面に渡って同一であることを指す。
面内均一性を実現する方法として、ファーネス炉による
酸化方法が開示されている。ファーネス炉内の温度は±
1℃以内で制御されるために、優れた面内均一性が達成
できる。しかしながら、ウェハー入炉時に起こる巻き込
み酸化により目的としない酸化膜が形成されたり、同様
に、ウェハー出炉時に酸化雰囲気の余韻により酸化膜が
形成される。入出炉時に形成される酸化膜は、膜厚3.0
nm以下の極薄膜領域で、その膜厚が全体の膜厚に占め
る割合が大きくなるために、第一の問題で述べた膜厚制
御が難しい。さらに、酸化膜中での均一な膜質を実現す
ることも困難であり、3.0nm以下の極薄酸化膜形成方
法の解決策とはなり得ない。
【0018】第三の問題点は、酸化膜中で均質な膜を作
成できない点である。鳥海氏(東芝)らによると、酸素
ラジカルは膜中の酸素欠損個所と反応することができ、
均質な酸化膜ができることを示している。しかしなが
ら、ファーネス炉による成膜法であることから、この方
法もまた、3.0nm以下の極薄酸化膜形成方法の解決策
とはなり得ない。
【0019】第四の問題点は、酸化膜界面の平坦性がコ
ントロールできないという点である。特開平5-243266号
公報には、平坦な界面の作成方法が開示されている。し
かし、基板を高温でアニールした後、表面を酸素あるい
は水素で終端するために、基板温度を徐冷させて低温に
する必要があり、プロセスに費やす時間の増大、工程数
の増加が問題となる。さらに、平坦化後の酸化処理にお
いて、酸素分子による熱反応を利用するために、ウェハ
ー全面での界面平坦均一性は装置の温度分布に依存する
とが考えられる。
【0020】第五の問題点は、酸化膜の密度を高くでき
ないという点である。酸化膜密度を高くする方法とし
て、鳥海氏(東芝)らは、酸素ラジカルは界面の突起部
分と反応し、平坦な酸化膜が形成されることを示してい
る。しかし、ファーネス炉による成膜法であることか
ら、膜厚制御が困難であり、なお且つ、均一な膜質の酸
化膜を作成することはできない。従って、たとえ平坦な
界面を作成することができても、3.0nm以下の極薄酸
化膜形成方法の解決策とはなり得ない。
【0021】本発明は、上記のような3.0nm以下の極
薄酸化膜における、膜厚の制御、膜厚面内均一性、膜質
均一性、界面平坦性、酸化膜密度における問題点に鑑み
てなされたものであり、膜厚制御性向上、膜厚の面内高
均一化、膜質の高均一化、酸化膜高密度化を目的とし、
さらに、本発明により作成した酸化膜をゲート絶縁膜と
して用いた高速ロジックデバイス半導体装置を提供する
ことを目的とする。
【0022】
【課題を解決するための手段】本発明は、Si基板を真
空中で加熱処理して自然酸化膜を脱離させた後、前記S
i基板を加熱しながら、少なくともO2を含むガスをプ
ラズマ解離させることで生成した酸素ラジカルで前記S
i基板を酸化させ、ついで酸素ラジカルの供給を止め、
続けて、酸素分子雰囲気による処理をおこなうことを特
徴とする。
【0023】すなわち本発明においては、酸化雰囲気と
して少なくともO2を含むガスをプラズマ解離させて、
酸素ラジカルを生成し、プラズマエネルギーを制御する
ことにより、深さ方向への酸化、すなわち酸化膜厚を制
御する。また、水平方向への酸化反応を、少なくとも酸
素を含む雰囲気中でおこなうことにより、膜密度、界面
平坦性、面内均一性、酸化膜中の組成の均一性とを改善
する。ここでは、3.0nm以下の極薄酸化膜を制御良く
成膜するために、1×10-1Torr以下の圧力領域とECR
プラズマ源を用いた酸素ラジカルを利用する。この手法
により、電気的特性に優れたゲート絶縁膜を、極薄膜領
域で制御性良く形成することが可能になる。
【0024】本発明によるゲート酸化膜の形成方法は、
酸素分圧10-2Torr台でECRプラズマ源により酸素ラジカ
ルを生成し、シリコン表面を酸化する。10-2Torr台の圧
力により、従来の酸化膜密度を確保し、且つ、酸素ラジ
カルにより、容易に制御可能な酸化速度と良好な面内均
一性を達成でき、さらに原子レベルで平坦な界面を作成
することができる。これは、熱反応を利用した従来の熱
酸化膜とは異なり、酸素ラジカルを酸化反応に利用した
効果であると推測される。
【0025】
【発明の実施の形態】以下に、実施の形態によりさらに
詳しく本発明を説明する。
【0026】本実施の形態で用いたUHV酸化膜形成装置
の一例について概略図を図1に示す。本装置は、試料処
理室101及び交換室102を備えており、交換室には
複数枚のウェハー107が収納できる。試料処理室10
1と交換室102との間にはゲートバルブ104を設
け、それぞれの部屋は複数のポンプによって構成される
排気系131,132により排気されている。また、試
料処理室101と交換室102との間でウェハー107
を移動させるために、ウェハー搬送機構105が設けら
れている。このような構成をとることにより、試料処理
室101を大気に曝すことなく、ウェハーの交換、移動
が可能である。
【0027】試料処理室101には、ウェハー107を
加熱するためのヒーター106と、酸素ラジカルを生成
するECRプラズマ源103、ガス供給系120〜127
が取り付けられている。ヒーター106は、基板温度を
1200℃まで加熱することが可能である。また、ガス
供給系は、酸素ガスボンベ123、ジシランガスボンベ
127、ストップバルブ120,122,124,12
6、マス・フロー・コントローラー121,125から
構成され、酸素ガスはECRプラズマ源を通して、試料処
理室101に導入される。導入する酸素ガスは、マス・
フロー・コントローラーにより調整され、1×10-4
1×10-5Torrの範囲で制御することができる。
【0028】さらに、ECRプラズマ源と試料処理室との
間にはゲートバルブ140が設けられており、ECRプラ
ズマ源を通して供給されるガスを、ストップバルブ14
1と複数のポンプによって構成される排気系142とに
より、外部へ排気することも可能となっている。このよ
うな構成をとることにより、成膜時に酸素ラジカルを安
定に供給することができる。すなわち、成膜時には、ま
ずゲートバルブ140を閉じ、ストップバルブ141を
開け、酸素ガスボンベ123から供給される酸素ガスを
マス・フロー・コントローラー121により所望の流量
で流しながら、ECRプラズマ源103によりプラズマを
発生させる。この間、酸素ガス、あるいは酸素ラジカル
は、排気系142より排気され、マス・フロー・コント
ローラー121のガス流量の安定化を図る。次に、スト
ップバルブ141を閉じ、ゲートバルブ140を開けるこ
とによって、正確に流量をコントロールされた酸素ラジ
カルを試料処理室に供給することができる。
【0029】また、ガス排気ライン142がストップバ
ルブ120とマス・フロー・コントローラー121の間
に設置されているような場合でも、以下の方法により、
酸素ラジカルを安定に試料処理室に供給することができ
る。すなわち、まず、ストップバルブ120を閉じ、酸
素ガスをマス・フロー・コントローラー121により所
望の流量流しながら、排気系により排気し、マス・フロ
ー・コントローラー121のガス流量の安定化を図る。
次に、ゲートバルブ140を開け、ECRプラズマ源10
3にμ波を投入し、その後、ストップバルブ120を開
ける。μ波パワーの投入と、ストップバルブ開閉の時間
的な関係を図2に示す。このように、先にμ波の電源を
投入し、その後、安定した流量の酸素ガスを流すことに
より、酸素ガスはECRプラズマ源103を通るときに酸
素ラジカルとなり、正確に流量をコントロールされた酸
素ラジカルを試料処理室に供給することができる。
【0030】以上に記載した装置構成を取ることによ
り、ゲート絶縁膜を成膜するのに必要な酸素ラジカル、
酸素ガスを試料処理室に導入することが可能になり、本
願発明の成膜条件を実現できる。すなわち、ECRプラズ
マ源を介して酸素ガスを導入することにより、安定した
酸素ラジカル、酸素分子を供給でき、マス・フロー・コ
ントローラーにより試料処理室の圧力を1×10-1Torr
以下となるように設定できる。
【0031】
【実施例】(実施例1)本実施例で用意した試料の概略
図を図3(a)に示す。実験には、p−Si(100)、ρ=0.0
2Ωcmのシリコン基板204上に、あらかじめ素子分
離領域を形成したものを試料として用いた。素子分離
は、シリコン表面に熱酸化膜を形成した後、素子分離領
域を選択的に酸化する際のマスクとなるシリコン窒化膜
を被着し、パターニングにより、素子領域にのみこのシ
リコン窒化膜を残し、素子分離領域に基板シリコンと同
一型の不純物を導入し、その後、素子分離領域に厚い酸
化膜205を形成した。
【0032】試料は、APM洗浄、HF洗浄、純水洗浄をお
こなった後、UHV酸化膜形成装置に搬送される。交換室
102の真空度は1×10-7Torr以下、試料処理室10
1の真空度は1×10-9Torr以下となっており、交換室
で充分排気をおこなった後、試料は試料処理室へと搬送
される。搬送された試料は、ヒーターにより裏面から90
0℃、5min.のアニール処理がおこなわれる。その結
果、Si表面から洗浄後に形成された自然酸化膜が脱離
し、Si清浄表面が露出する。このとき、Si清浄表面
は原子的に平坦な面が形成される。その後、試料温度を
750℃に保ちながら、本発明の方法にしたがってゲート
酸化膜206を形成し、続いて試料温度を650℃に保ち
ながらジシランを10sccm流してp−Siゲート電極2
07を堆積させた(図3(b)、図3(c))。
【0033】本実施例1においては、その後試料を大気
中に取り出し、MOS-FETトランジスタを作成した。MOS-F
ETトランジスタは、ゲート電極p−Si207の側壁に
サイドウォール211を付け、ソース・ドレイン領域2
08をイオン注入により形成した後、全面にスパッタ法
でチタンを堆積して、ソース・ドレインとゲート電極上
に露出したシリコンとチタンとを反応させチタンシリサ
イド層209,210を形成し、ウェット溶液中で未反
応のチタンを除去した(図3(d))。その後、コンタク
トホールを形成し、アルミニウムで配線をおこなった。
以下に、本発明により形成した酸化膜堆積時の条件につ
いて詳述する。
【0034】試料温度を750℃に設定し、超高真空チャ
ンバー内に酸素ガスを5.0×10-2Torr導入し、μ波パ
ワーを150W投入した。これにより、露出したSi清浄
表面にラジカル酸化膜206が形成された(図3
(b))。本条件で、Si清浄表面に形成された酸化膜厚
の時間依存性について図4に示す。尚、酸化膜厚は分光
エリプソメトリーを用いて測定した。本発明による酸化
方法は、図4より、10分間の処理で2.3nm程度の膜
厚となっており、ファーネス炉やRTOによる酸化方法と
比べて、時間に対する制御性が向上している。ファーネ
ス炉やRTOによる酸化方法で、同じ膜厚を堆積するに
は、秒単位での時間制御が必要となる。以上のことか
ら、5×10-2Torr台の雰囲気と酸素ラジカルを用いる
ことにより、3.0nm以下の酸化膜厚を制御良く形成で
きた。
【0035】本条件で作成したラジカル酸化膜につい
て、酸化膜密度、界面平坦性について、X−ray、原
子間力顕微鏡(AFM;atomic force microscopy)により
調べた。図5、図6に、それぞれのパラメータの時間依
存性について示す。図5より、酸化膜密度はラジカル処
理時間とともに増加する。一方、図6より、界面ラフネ
スはラジカル酸化時間とともに減少する。
【0036】酸化膜密度については、これまでの研究結
果より、以下のような関係が報告されている。
【0037】CVD酸化膜;2.40g/cm3<DRY酸化膜;2.55g/c
m3<WET酸化膜;2.60g/cm3酸化膜密度とリーク電流との
間には、相関関係が確認されており、従来のゲート酸化
膜と同等の特性を得るためには2.55g/cm3以上の酸
化膜密度が要求される。本条件で作成した酸化膜密度の
結果から、15min.以上処理した酸化膜、膜厚にし
て2.5nm以上の酸化膜はこの条件を満たしている。
【0038】また、界面のラフネスが大きいと、反転層
中の走行電子が散乱され、素子の応答速度が抑制される
という問題点がある。走行電子の界面散乱を低減するた
めには、界面ラフネスを小さくすることが重要となる。
超高真空中でSi表面を高温アニール処理すると、Si
清浄表面が現れることが知られている。このときの表面
は、2×1ダイマー構造とステップ構造からなり、原子
的に平坦な面が実現されている。この表面を原子間力顕
微鏡(AFM;atomic force microcopy)装置で測定した
ときに得られる二乗平均平方根(RMS;root mean squar
e)の値が0.06nm程度である。RMS値は、表面凹凸の程
度を表し、この値が小さいほど表面が平坦であることを
意味する。10min.以上処理した酸化膜、膜厚にし
て2.3nm以上の酸化膜界面のRMS値は0.07nm以下にな
り、極めて平坦な界面が形成されている。
【0039】以上、ラジカル酸化は3.0nm以下での膜
厚制御性は良いが、2.3〜2.5nm以下の膜厚領域で酸化
膜密度が低下し、界面ラフネスが増加する。
【0040】次に、ラジカル酸化処理時間が15mi
n.以下の酸化膜について、プラズマをOFFにして、酸素
分子雰囲気中で20min.のアニールをおこなった。
そのときの膜厚の変化について、図7に示す。プラズマ
OFF後、膜厚の増加はほとんどなく、プラズマ照射時間
が膜厚を決定する。また、アニール後の酸化膜密度、ラ
フネスについて、X−ray、AFM測定をおこなったとこ
ろ、いずれの酸化膜についても、酸化膜密度;2.55g/
cm3以上、RMS値;0.07nm以下となった。
【0041】以上の方法により、酸化膜密度;2.55g/
cm3以上、RMS値;0.07nm以下となるように極薄酸化
膜を作成した様々な膜厚の極薄酸化膜について、その上
に、ジシランを流してゲート電極となるp−Si膜を10
0nm程度堆積させた(図3(b))。p−Si膜堆積後、
試料を装置から取り出し、MOS-FETトランジスタを作成
した。MOS-FETの電気特性を調べたところ、1.0nm厚ま
での薄膜酸化膜に関して、異常なリーク電流は流れず、
トランジスタが正常動作することを確認した(図8)。
【0042】さらに、容量−電圧測定により界面準位密
度を調べたところ、いずれの試料についても1×1010
/eV・cm2程度であった。極薄酸化膜領域において
も、従来の手法により作成した酸化膜界面と同等の界面
準位密度で酸化膜を形成できた。また、電子移動度を測
定した結果、いずれの試料についてもμB=320cm2/V
sec程度となった。特開平5-243266号公報に記載され
ている手法により作成された酸化膜と比較して、7%程
度改善された。
【0043】本実施例においては、ラジカル酸化膜を5
×10-2Torrの領域で作成したが、さらに膜厚制御性の
良い低圧力領域での成膜も可能である。すなわち、酸素
ラジカル処理後に、酸素雰囲気処理をおこなうことによ
り、酸化膜密度、界面平坦性が改善される。従って、膜
厚制御性の良い低圧力領域でラジカル酸化膜を形成後
に、酸素雰囲気処理をおこない、良質な酸化膜を形成す
ることが可能である。
【0044】また、本実施例においては、酸素ラジカル
による深さ方向への膜厚制御を、酸素ラジカル処理時間
を制御することによりおこなったが、プラズマエネルギ
ーを変化させることでも、同様の効果を得ることができ
る。μ波強度を0〜1000Wと変化させたときの酸化膜厚
の変化を図9に示す。尚、その他の条件は、基板温度75
0℃、酸素分圧5×10-3Torr、処理時間30min.と
した。酸化膜厚は、μ波強度の増加とともに厚くなる。
従って、μ波強度を変化させることによっても、膜厚を
制御することが可能となる。
【0045】本実施例においては、ECRによるプラズマ
によって酸素ラジカルを形成したが、すでに述べたよう
に、酸素ラジカルのエネルギーを所定の範囲に制御でき
れば良く、ヘリコン、ICP、平行平板、等の他のプラズ
マ源、もしくはグロー放電等の放電現象を利用しても同
じ効果を得ることができる。
【0046】(比較例1)<ドライ酸化膜> 本比較例では、実施例1で示したラジカル酸化条件のμ
波パワーを0Wとすることでドライ酸化膜との比較をお
こなった。尚、ラジカル酸化をおこなう直前までの試料
作成条件は、実施例1での条件とすべて同一とした。
【0047】超高真空チャンバー内に、酸素ガスを5×
10-2Torr導入し、Si清浄表面にドライ酸化膜を形成
した。酸化膜厚の時間依存性について図10に示す。
尚、酸化膜厚は分光エリプソメトリーを用いて調べた。
図より、5x×10-2Torrの雰囲気だけでは、酸化膜厚
1.2nm以下でしか制御できない。また、熱反応を利用
しているために、ヒーターの熱分布を反映した酸化膜厚
面内分布を示した。エリプソメトリーによるドライ酸化
膜とラジカル酸化膜の膜厚面内分布を図11及び図12
にそれぞれ示す。図より、ラジカル反応を利用した酸化
膜の膜厚面内分布の方が優れていることが分かる。AFM
とX-rayによる測定から、酸化膜界面のRMS値は0.18n
m、酸化膜密度は2.16g/cm3となった。ドライ酸化
で形成した酸化膜界面は、ラジカル反応を利用した酸化
膜界面と比べてラフネスが大きく、また、必要とされる
酸化膜密度を達成することができなかった。
【0048】その結果、ドライ酸化により作成した、膜
厚1.2nmのMOS-FETトランジスタははリーク電流が増大
し、トランジスタ動作しなかった。
【0049】以上の結果と実施例1との結果から、本発
明のラジカル酸化法は、3.0nm以下の酸化膜厚を適当
な時間で形成することができ、また膜厚の面内均一性、
界面平坦性が良く、酸化膜密度を増加させることができ
る。
【0050】(比較例2)<ラジカル酸化膜形成過程;
酸素分圧依存性> 本比較例では、実施例1で示したラジカル酸化条件の酸
素分圧を以下のように変化させた。尚、ラジカル酸化を
おこなう直前までの試料作成条件は、実施例1での条件
とすべて同一とした。
【0051】超高真空チャンバー内に導入する、酸素ガ
ス圧力を5×10-4〜5×10-2Torrと変化させ、酸化
膜厚と酸化処理時間との関係を図13に示す。図より、
5×10-4〜5×10-2Torrの範囲で、3.0nm以下の
膜厚制御が容易にできることが分かる。
【0052】次に、超高真空チャンバー内に導入する、
酸素ガス圧力を1×10-1〜5×10-1Torrと変化させ
た。そのときの酸化膜厚と酸化処理時間との関係を図1
4に示す。1x10-1Torrを越える圧力領域では、時間
軸に対して膜厚は急激に立ちあがることから、3.0nm
以下の膜厚制御が難しくなる。
【0053】また、それぞれの酸素分圧で30min.処
理したラジカル酸化膜の膜厚面内分布と界面ラフネスに
ついて調べた。その結果、膜厚面内均一性は圧力によら
ず図12と同等のスペックであった。界面ラフネスは、
いずれの試料も0.07nm以下の値となった。
【0054】さらに、それぞれの試料について、酸化膜
密度の変化についてX-rayを用いて調べた。その結果を
図15に示す。図より、酸化膜密度は酸素ガス圧力に依
存して高くなる。実施例1で述べたように、酸化膜密度
とリーク電流との間には相関関係が確認されており、従
来のゲート酸化膜と同等の特性を得るためには2.55g/
cm3以上の酸化膜密度が要求される。実施例1で述べた
ように、酸化膜密度はラジカル酸化後の酸素雰囲気中ア
ニールにより改善されるが、極端に酸化膜密度が低い場
合、密度改善のためのアニール時間が増加するために、
量産性が損なわれる。従って、量産性を確保するために
は、ラジカル酸化の時点で、ある程度の酸化膜密度を有
していることが望ましく、図15より、10-2Torr以上
の酸素分圧領域での成膜が適当と考えられる。
【0055】以上、酸素分圧を変化させ、膜厚制御性、
面内均一性、界面平坦性、酸化膜密度について検討し
た。その結果、膜厚制御性は、酸素分圧1×10-1Torr
以下が適当であるが、酸化膜密度は、酸素分圧10-2To
rr以上が適当である。面内均一性、界面平坦性について
は、酸素分圧依存性は見られなかった。
【0056】
【発明の効果】以上説明したように、本発明を用いるこ
とにより、極薄酸化膜形成法で問題となる膜厚の制御
を、高精度で実現することが可能である。また、作成し
たラジカル酸化膜は、良好な面内均一性、膜中の高均質
性、原子レベルで平坦な界面、高密度酸化膜、を作成す
ることができる。その結果、3.0nm以下の極薄酸化膜
領域において、リーク電流が少なく、界面準位密度が低
く、且つ、移動度の高い特徴を有する酸化膜を形成する
ことができる。
【図面の簡単な説明】
【図1】本発明の実施例におけるラジカル酸化膜形成装
置の断面図。
【図2】本発明の実施例におけるμ波パワーの投入と、
ストップバルブ開閉の時間的な関係。
【図3】(a),(b),(c)は、本発明の実施例における半
導体装置の製造工程を示す断面図。
【図4】本発明の実施例における酸化膜厚と時間との関
係を示すグラフ。
【図5】本発明の実施例における酸化膜密度と時間との
関係を示すグラフ。
【図6】本発明の実施例における酸化膜界面ラフネスと
時間との関係を示すグラフ。
【図7】本発明の実施例におけるラジカル酸化→酸素分
子雰囲気処理後の酸化膜厚の変化を示すグラフ。
【図8】本発明の実施例におけるMOS-FETのゲートリー
ク特性を示すグラフ。
【図9】本発明の実施例における酸化膜厚とμ波強度と
の関係を示すグラフ。
【図10】比較例における酸化膜厚と時間との関係を示
すグラフ。
【図11】比較例におけるドライ酸化膜の膜厚面内分布
を示すグラフ。
【図12】比較例におけるラジカル酸化膜の膜厚面内分
布を示すグラフ。
【図13】比較例における酸素分圧5×10-4〜5×1
-2Torrでの酸化膜厚と時間との関係を示すグラフ。
【図14】比較例における酸素分圧1×10-1〜5×1
-1Torrでの酸化膜厚と時間との関係を示すグラフ。
【図15】比較例における酸素分圧と酸化膜密度との関
係を示すグラフ。
【符号の説明】
101 試料処理室 102 交換室 103 ECRプラズマ源 104 ゲートバルブ 105 ウェハー搬送機構 106 ヒーター 107 ウェハー 120,122,124,126 ストップバルブ 121,125 マス・フロー・コントローラー 123 酸素ガスボンベ 127 ジシランガスボンベ 131,132 排気系 140 ゲートバルブ 141 ストップバルブ 204 シリコン基板 205 酸化膜 206 ゲート酸化膜 207 p−Siゲート電極 208 ソース・ドレイン領域 209,210 チタンシリサイド層 211 サイドウォール

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 Si基板を真空中で加熱処理して自然酸
    化膜を脱離させた後、前記Si基板を加熱しながら、少
    なくともO2を含むガスをプラズマ解離させることで生
    成した酸素ラジカルで前記Si基板を酸化させ、ついで
    酸素ラジカルの供給を止め、続けて、酸素分子雰囲気に
    よる処理をおこなうことを特徴とするゲート酸化膜の形
    成方法。
  2. 【請求項2】 請求項1において、酸化分圧1.0×10
    -1Torr以下の圧力でゲート酸化膜を形成することを特徴
    とする方法。
  3. 【請求項3】 酸化雰囲気をプラズマ解離させるため
    に、ECRプラズマを用いることを特徴とする請求項1ま
    たは2に記載の方法。
  4. 【請求項4】 形成するゲート酸化膜厚が3nm以下で
    あることを特徴とする請求項請求項1〜3のいずれか1
    項に記載の方法。
  5. 【請求項5】 形成する酸化膜界面の平坦性が、原子間
    力顕微鏡を用いた測定において、二乗平均平方根の値が
    0.07nm以下であることを特徴とする請求項1〜4のい
    ずれか1項に記載の方法。
  6. 【請求項6】 請求項1〜5のいずれか1項に記載の方
    法でゲート酸化膜を形成することを特徴とする電界効果
    トランジスタの製造方法。
JP03636999A 1999-02-15 1999-02-15 ゲート酸化膜の形成方法 Expired - Fee Related JP3233281B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP03636999A JP3233281B2 (ja) 1999-02-15 1999-02-15 ゲート酸化膜の形成方法
TW089102658A TW459305B (en) 1999-02-15 2000-02-15 Method for making gate oxide film
KR1020000006945A KR20000076658A (ko) 1999-02-15 2000-02-15 게이트 산화막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03636999A JP3233281B2 (ja) 1999-02-15 1999-02-15 ゲート酸化膜の形成方法

Publications (2)

Publication Number Publication Date
JP2000235975A true JP2000235975A (ja) 2000-08-29
JP3233281B2 JP3233281B2 (ja) 2001-11-26

Family

ID=12467933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03636999A Expired - Fee Related JP3233281B2 (ja) 1999-02-15 1999-02-15 ゲート酸化膜の形成方法

Country Status (3)

Country Link
JP (1) JP3233281B2 (ja)
KR (1) KR20000076658A (ja)
TW (1) TW459305B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042055B2 (en) 2001-08-29 2006-05-09 Renesas Technology Corp. Semiconductor device and manufacturing thereof
JP2007165480A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009188282A (ja) * 2008-02-08 2009-08-20 National Institute Of Advanced Industrial & Technology 高密度シリコン酸化膜の製造方法およびその製造方法により製造する高密度シリコン酸化膜を有するシリコン基板、半導体デバイス
JP2010109356A (ja) * 2008-10-02 2010-05-13 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
JP2010171128A (ja) * 2009-01-21 2010-08-05 Tokyo Electron Ltd 酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体
JP2011071353A (ja) * 2009-09-25 2011-04-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2013518426A (ja) * 2010-01-27 2013-05-20 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ 結晶酸化シリコンパッシベーション薄膜を含む太陽電池及びその製造方法
US8877539B2 (en) 2010-01-27 2014-11-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for producing a photovoltaic cell including the preparation of the surface of a crystalline silicon substrate

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521316B2 (en) 2004-09-09 2009-04-21 Samsung Electronics Co., Ltd. Methods of forming gate structures for semiconductor devices
CN1940439B (zh) * 2005-09-27 2010-12-08 泰州乐金电子冷机有限公司 冰箱的搁板拔出装置
KR100907931B1 (ko) * 2007-11-02 2009-07-16 주식회사 하이닉스반도체 라디칼 산화막 형성 방법 및 이를 이용한 듀얼 게이트산화막 형성 방법
KR102566816B1 (ko) 2021-07-16 2023-08-11 현대모비스 주식회사 차량 개문사고 방지장치 및 방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7042055B2 (en) 2001-08-29 2006-05-09 Renesas Technology Corp. Semiconductor device and manufacturing thereof
JP2007165480A (ja) * 2005-12-12 2007-06-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009188282A (ja) * 2008-02-08 2009-08-20 National Institute Of Advanced Industrial & Technology 高密度シリコン酸化膜の製造方法およびその製造方法により製造する高密度シリコン酸化膜を有するシリコン基板、半導体デバイス
JP2010109356A (ja) * 2008-10-02 2010-05-13 Semiconductor Energy Lab Co Ltd Soi基板の作製方法
US8871610B2 (en) 2008-10-02 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
JP2010171128A (ja) * 2009-01-21 2010-08-05 Tokyo Electron Ltd 酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体
JP2011071353A (ja) * 2009-09-25 2011-04-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2013518426A (ja) * 2010-01-27 2013-05-20 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブ 結晶酸化シリコンパッシベーション薄膜を含む太陽電池及びその製造方法
US8877539B2 (en) 2010-01-27 2014-11-04 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for producing a photovoltaic cell including the preparation of the surface of a crystalline silicon substrate
JP2016006895A (ja) * 2010-01-27 2016-01-14 コミサリア ア レネルジー アトミック エ オ ゼネルジー アルテルナティブCommissariat Al’Energie Atomique Et Aux Energiesalternatives 結晶酸化シリコンパッシベーション薄膜を含む太陽電池及びその製造方法
US10276738B2 (en) 2010-01-27 2019-04-30 Commissariat à l'Energie Atomique et aux Energies Alternatives Photovoltaic cell, including a crystalline silicon oxide passivation thin film, and method for producing same

Also Published As

Publication number Publication date
KR20000076658A (ko) 2000-12-26
TW459305B (en) 2001-10-11
JP3233281B2 (ja) 2001-11-26

Similar Documents

Publication Publication Date Title
JP3778432B2 (ja) 基板処理方法および装置、半導体装置の製造装置
JP4850871B2 (ja) 絶縁膜の形成方法
KR101005953B1 (ko) 절연막 형성 방법
EP1333475B1 (en) Method for forming an insulation film and substrate processing apparatus therefore
US7217659B2 (en) Process for producing materials for electronic device
TWI406337B (zh) 用於半導體裝置之氧化的方法
TWI402912B (zh) Manufacturing method of insulating film and manufacturing method of semiconductor device
US20060228898A1 (en) Method and system for forming a high-k dielectric layer
WO2006016642A1 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
JP2003297822A (ja) 絶縁膜の形成方法
JPWO2009099252A1 (ja) 絶縁膜のプラズマ改質処理方法
JP3233281B2 (ja) ゲート酸化膜の形成方法
US20060194396A1 (en) Method for depositing a metal gate on a high-k dielectric film and improving high-k dielectric film and metal gate interface, and a substrate treating system
TW200836262A (en) Method for forming insulating film and method for manufacturing semiconductor device
JPWO2004008519A1 (ja) 酸化膜形成方法および電子デバイス材料
JP2004349546A (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
JP2000311893A (ja) 原子ガスから材料層を形成する方法と装置
JPWO2003088342A1 (ja) 電子デバイス材料の製造方法
KR20080003383A (ko) 산질화물층 형성 방법 및 시스템
US20100140683A1 (en) Silicon nitride film and nonvolatile semiconductor memory device
US7517814B2 (en) Method and system for forming an oxynitride layer by performing oxidation and nitridation concurrently
JP5374749B2 (ja) 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
TW200300982A (en) Method of manufacturing semiconductor device
JPH05343391A (ja) 半導体装置の製造方法
JP3770870B2 (ja) 基板処理方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080921

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080921

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090921

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090921

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130921

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees