TW459305B - Method for making gate oxide film - Google Patents

Description

4593 丨五、發明說明（1) ί技術領域 丨 本發明是關於矽I c裝置之製造方 法 特別是，在 .控制性超薄膜區中形成優良電性閘極氣化膜之方法 具 丨發明背景 近 電性的 氧化膜 (7 5 0到 化法， 近來， 法。 在 程中最 的乾氧 化溫度 化膜的 而 種藉由 來控制 具有一 通入高 處理器 化溫度 來这^於裝置結構更微小，具有數毫米厚度和優* 和常壓下。目前，氧化法有，爐\化氣\氛氣 陕速…氧化法（RTO)，和使用腔室的減壓氧化法。 也提出使用氧自由基的氧化法和形成平坦界面的方 常壓氧化氣氛下進行的爐管氣氛氧化法，是I 典型的方法。依據氧化方式的不同，分為不含水产 氧化（乾氧化）和含水氣的濕氧氧化（渥氧化）。每5 平衡溶解度與氧化法有關。 乳…氣 且’當薄矽氧化膜時，可用高稀釋氧化法。這是— 混合稀釋氣體如氮氣等到氧化氣氛中以降低供J量 形成超薄氧化膜的方法《熱氧化系統的基本反應槽 電阻加熱爐管和管狀石英舟，矽晶片排列在舟^ Γ 純度氧或純水氣到反應管中。氧化系統通常使用微 來自動控制器氣體更換和S i晶片的進出。並控制氧 的升降曲線，而氧化溫度準確地控制在± l°c的範

第4頁 459305 五、發明說明（2) 圍内。 | ! 丨-範 丨控 要 氛 改 制 控 丨小 |因 的 薄 解 中 光 部 板 於 此 南 速 然而，上述方法，當氧化膜非常薄在超薄膜 圍控制膜厚》在爐管氣氛氧化法中，化潘度可以 制的很好，但是在晶片送入爐管時會因^氧化砉生不需 的氧化膜。而且，當晶片由爐管取出 留的氧化氣 也會形成氧化膜。這是因為爐營不、田 速改變和 變氧化氣氛的製程。 、〇狐度界 因此，爐管氣氛氧化法必須増加 的控 ，也必須考慮^晶片進出爐管時所產! 反應的膜厚 i— 制。特別是，S!晶片:t出爐管時所形成的氧化膜厚度在 於3. 〇nm的超薄膜範圍時會增加整個佔比例。 此/難控制膜厚使薄膜品質^ ㈣ 形;方法中，提出利用稀釋氣體氣氛在小if0nm的超 = = 厚的控制性。2這方法無法 ίΐί=粗：稀釋氣體會造成放入晶片於爐 而且，利用紅外線加熱的 燈的紅外光。在這方法中!μ 份熱和溫度改變的均勾’提出各種利；燈：：歹:在 的設計，腔室結構和受者的材料/形狀的改進方式。 紅外線的主波長（lmm)與矽的基本吸收波長剛好重 RT0法具有高光吸收效率的優點，而且薄氧化膜可以^ 溫下很快地形成。由RT⑽成氧化膜的方法可以 溫度改變來控制熱氧化反應，爐管氧化是以時間控制、，

4593 0 5 ί五'發明説明（3) 因此’與爐管氧化比 進出爐管時所形成的氧 !不過RT0可以用時間和溫度來控制。 |較，膜厚的控制性更好且Si晶片的 I·化膜厚度也可以減少。 I 然而，這方法，在小於3‘ 〇nm的超薄膜範圍時因為膜 厚是以秒為單位的溫度升降來控制因此製程條件的範圍很 丨小’而且需要整個晶片表面的溫度準確性和完全的時間控 制。而且’即使在室溫也會產生自然氧化膜，因此在^ 晶片時也會和爐管氧化一樣產生不需要的氧化膜。而且， 在RTO法中’膜厚的均勻度猶微比爐管氧化差。這是因為 I必須分別準確地控制每個燈在短時間内升降溫度並具有良 好的平面均勻度。 》 另一方面，在腔室減壓氧化法中，小於3, 〇η峨薄膜 範圍的膜厚可以利用減少供氧量來準確地控制。在 Physical Review Letter, vol. 80, p345. 1998中，使用 由超高真空（UHV)系統和系統中的掃描反射式電子顯微鏡 (gREM)所構成的裝置，來觀察在控制壓力和基板溫度下一 I層層氧化膜的成長行為。舉例來說，當以2x10 _6Torr的氧 分壓和室溫處理3分鐘時’會形成第一層氧化膜》然後， 以2xl〇-6Torr的氧分壓和63 5°C的基板溫度處理17分鐘，會 形成第二層氧化層；’。然後，以2x10-5Torr的氧分壓和700 。(：處理65分，會形成第三層氧化層。這些反應行為由SREM 反向對比影像觀察確認。因此，可以藉由壓力、基板溫度 和處理時間的組合，一層層控制地氧化膜的成長。 · 然而，使用UHV系統藉由控制氧壓力、時間和基板溫

第6頁 d593〇 5 丨五、發明說明（4) i度一層層沈積氧化膜的方法，因為形成一層氧化膜花費太 多時間所以益不適合量產》而且，在這方法中，因為薄臈 是在1 0 —到1 Ο -6Torr的氧化氣氛下形成以控制每層的膜厚， 所以氧化膜密度很低。低氧化膜密度會造成漏電流的增 加。所以，很難藉由這種薄暝成長方法獲得優良電性。 至於氧自由基的氧化膜形成方法，Toriumi，Toshiba Corp.，et al.在IEDM98發表下述方法，使用爐管，在 5Torr的氧壓力，進行自由基氧化，而形成10nm的氧化 膜β與相同條件下形成的乾氧化膜比較，這種氧化膜具有 j高密度和低粗糙度的優點。這是因為氧自由基會修補Si〇2 |網狀結構中的缺陷且氧自由基會優先氧化界面的突起。可 |以發現’上述兩種效應’可以降低漏電流並產生高可靠性 |的氧化膜β | 然而，當通入壓力5Torr的氧自由基到爐管時，很難 控制小於3. Onm的超薄膜厚度。這是因為，如上述，在晶 片^出爐管時必須很準確地控制氧化膜的形成時間。 隨著氧化膜變薄，界面平坦度的研究越來越多。這是 因為，近年來裝置集積度增加造成的微結構，電子在界面 散射造成裝置反應速度降低和超薄氧化膜崩潰產生的問題 越來越嚴重。目前，提出一些在超高真空中加熱半導體基 板以獲得乾淨表面的方法，在乾淨表面可以長成自然氧化 |膜或是矽表面的未鍵結鍵會被單原子原子如氫鍵結所以表 |面原子無法再結合，然後藉由吸附，沈積·等形成其他材料 丨薄膜，並獲得原子尺度的平坦界面。（日本專利公開公权

459305 '________________ 五、發明說明（5) N〇s· 5-243266( 1 993 )，9-51097( 1 997)和 9- 1 02459(1997) j 丨） i 這方法在高溫退火後必需冷卻基板到低溫以氧或氫鍵 結表面。因此，會有增加製程時間和步驟的問題。而且， j 以，鍵結，會形成自然氧化膜而其厚度會增加小於3, 〇nm 超薄膜範圍的厚度比例。因此，很難控制膜厚使薄膜品質 均勻。而且’平坦後的氧化處理，是使用氧分子的熱反 應。因此，整個晶片界面平坦的均勻度與溫度分佈有關。 上述的薄膜形成方法具有下列問題。 第一個問題是在小於3. Onm的超薄膜範圍必須準確地 控制膜厚。上述可以準確地控制膜厚的方法是使用UHV系 | 統一層層長成單一原子層的方法。然而’由於完成一層氧 化膜花費太多時間因此並不適合量產。而且，這方法，是 在1 0 —到1 〇 -叮orr的氧化氣氛下進行每一層膜厚控制，所以 丨 氧化膜密度很低。報告顯示低氧化膜密度會增加漏電流。

所以’很難利用這個薄膜長成方法獲得優良電性》另一方 面’ RT0氧化法，因為整個晶片必須快速改變溫度，很難 準破地控制溫度，所以基板平面均勻度不佳。 I 第二個問題是基板平面均勻度不佳。基板平面均勻度 | 表示包括如氧化膜厚度/品質，界面平坦度，氧化膜密度 等’在整個基板表面都是相同的β可以獲得基板平面均勻 度的方法如揭露的爐管氣氛氧化法。爐管内的溫度控制在 | 士 i°c’因此可以獲得良好的基板平面均勻度。然而，當 放入晶片到爐管時會產生不需要的氧化膜。而且，當由爐 丨

第8頁 4593 0 5 _ 五、發明說明（6) 管中晶片取出時’殘留氧化氣氛也會形成氧化膜。特別 是，Si晶片進出爐管時所形成的氧化膜厚度會增加在小 於3. 0 n m超薄膜範圍的整個膜厚比例。因此，很難如上述 第一個問題控制膜厚。而且也很難獲得均勻薄膜品質的氧 化膜β因此，這方法無法解決小於3. 0 nm超薄膜範圍的問 題。 第三個問題是很難獲得均勻品質薄膜的氧化膜。 Toriumi，Toshiba Corp.，et al·發表氧自由基可以與 薄膜中的氧缺陷部份反應’而獲得均勻氧化膜。然而’因 為是爐管的薄膜形成方法，仍然無法解決小於3. Onm超薄 膜範圍的問題。 第四個問題是氧化膜界面的平坦度無法控制。日本專 利公開公報 No. 5-243266(1993)揭露一種使界面平坦的 方法。然而’這方法必須在高溫退火後冷卻基板到低溫以 氧或氫鍵結表面。因此，會有增加製程時間和步驟的問 題，而且’在平坦後的氡化處理，是使用氧分子的熱處 理。因此，整個晶片表面界面平坦的均勻度與溫度分佈有 第五個問題是很 Toshiba Corp.， et 丨應而形成平坦氧化膜 方法’膜厚很難控制 膜。因此’即使這方 於3. Onm超薄膜範圍< 難增加氧化獏密度 a 1.發表利用氧自 來增加氧化膜密度 ，而且很難形成均 法可以產生平坦界 b問題。 〇 Tor i um i， 由基與界面突起反 的方法。然而，這 勻薄膜品質的氧化 面，仍無法解決小

459305 五、發明說明（7) 本發明的目的是提供—接+τ η 的閘極氧化膜製造方法^且小於3_ 0㈣的超薄臈範圍 平面均句度，高薄膜有良好的膜厚控制性，高膜厚 太π 高溥膜™質的均勻度和高氧化膜密度，。 的是提供使用上述方法形成閘極氧化 膜的问連邏輯半導體裝置。 驟根據本發明’形成閘極氧化膜的製造方法具有如下步 去除自然氧化膜藉由在真空中加熱半導體基板； 氧化半導體基板藉由含氧電漿解離氣體所產生的氧自 由基在加熱半導體基板時；和 停止供應氧自由基然後在氧分子氣氛中進行熱處 理》 也就是，在本發明中，以含0钓電漿解離氣體作為氧 化...氣氛，藉由控制電漿能量’可以控制厚度方向的氧化， 也^是氧化膜厚度。而水平方向的氧化反應是由含氧分子 氣氛所進行’因此可以改善氧化膜密度，界面平坦度，和 氧化膜的平面及成份均勻度。為了形成具良好控制性的小 於3, 〇11_薄膜’使用小於1χ10-ιτ〇ΓΓ的壓力範圍和ECR電 聚源°藉由這方法’可以在很薄的薄膜範圍形成具優良電 性及良好控制性的閘極氡化膜。 而且，根據本發明’閘極氧化膜是由ECR電漿源所產 生的氧自由基在大於_2T or r氧分壓範圍來氧化矽表面所

第10頁 d593 π 5 I—^ ---------- . I五、發明說明（8) 形成的。因為大於1〇-叮〇rr的氧分壓，可以獲得相當於傳 統氧化膜密度的氧化膜密度。而且，由於氧自由基，可以 控制氧化速度，可以得到原子尺度良好的平面均勻度和界 面平坦》因此’與熱反應的傳統氧化膜比較，可以確定這 些是氧自由基所產生的氧化反應。 鲛佳實施例之說明 本發明較佳實施例解釋如下。 圖1是本實施例UHV氧化膜形成系統的範例。這系統具 有試片處理室101和交換室102。交換室10 2可以裝入多片 晶片1 0 7 »在試片處理室1 〇 1和交換室1 〇 2間，具有一通道 閥1 0 4。每個腔室由具有多個幫浦的排氣系統1 3 1、1 3 2排 氣。而且，具有一晶片傳送機構105在試片處理室101和交 換室1 0 2間移動晶片1 〇 7。藉由這種結構，晶片可以交換和 移動而不需將試片處理室1〇1暴露於外界空氣。 試片處理室1 0 1具有一加熱器1 〇 6以加熱晶片1 0 7，一 ECR電漿源103以產生氧自由基，和氣體供應系統120到二 矽烷槽1 2 7。加熱器1 0 6可以加熱基板到1 2 0 0°C。而氣體供 應系統具有氧氣槽123，二矽烷槽127，停止閥氣體供應系 統1 2 0、1 2 2、1 2 4和1 2 6，和流量控制器1 2卜1 2 5。氧氣經 由ECR電漿源1 03通入試片處理室1 〇 1。通入的氧氣由流量 控制器控制，並可以控制在1x10-到lxl〇-5Torr的範圍\ Θ食通 而且，在ECR電漿源103和試片處理室101間’具

第11頁 4593 0 5 丨五、發明說明（9) 閥 1丨道閥1 4 0。經由ECR電衆源1 〇 3供應的氣體可以經由停止· |停止巧141和具有多個幫浦的排氣系統][42排出。也就是”， |形成薄膜時，先關閉通道閥1 4〇並打開停止閥1 4丨，以流 |控制器121控制氧氣槽123供應所需流速的氧氣以便 |黎源產生電漿。這時，氧氣或氧自由基經由流量控制器 ! 1 21由排氣系統1 4 2排出以穩定氣體流量。然後，關閉停止 P 141打開通道閥140 ’以準確控制的流速通入氧自由基到 試片處理室i 〇 1。 而且’即使排氟線142在氣體供應系統120和流量控制 器之間，氧自由基可以藉由以下程序穩定地供應給試 片^理室101。也就是，先關閉停止閥120，氧氣由流量控 制器1 2 1以所需流速由排氣系統排出，而讓氣體流量由流 量控制器121達到穩定。然後，打開通道閥140後開啟ECR 電装源1 0 3，打開停止閥1 2 0。開啟微波和停止閥1 2 0開/關 間的暫時關係如圖2。如圖，開啟微波電源然後以穩定流 入氧氣，氧氣經過ECR電漿源1 〇3時產生氧自由基。也 i就是’氧自由基可以準確控制的流速通入試片處理室 I ιοί。 A 藉由上述系統的結構’通入所需的氧自由基和氧氟到 ，片處理室1 〇 i以形成閘極絕緣薄膜，並根據本發明設定 ，膜形成條件。也就是，經由ECR電漿源103通入氧氣’穩 定地供應氧自由基和氧分子而試片處理室1〇1的壓力由流 量控制器121設定在小於1x10 ]Torr的範圍。

第12頁 459305 Γ--——--~~_____ —_ I五、發明說明（ίο) I [實施例1 ] I 圖3 A是本實施例試片準備的示意圖。本實驗的試片事 •先已形成裝置分隔區於ρ =：〇.〇2Ω p-Si(lOO)半導體基板 20 4上。在形成裝置分隔區時，形成熱氧化膜在半導體基 板的表面’然後形成氮化矽薄膜作為保護罩以選擇性地氧 化裝置分隔區。然後，圖形化使氮化梦薄膜只留在裝置區 |域’然後掺雜與半導體基板相同型的雜質到裝置分隔區。 I然後，形成厚氧化膜2 0 5在裝置分隔區。 試片以APM清潔’ HF清潔及純水清潔，然後放入[JHV氧 化膜形成系統。交換室1〇2的真空度小於ιχι 〇 _7T〇rr，而試 片處理至101的真空度小於lxl〇-9T〇rr。在交換室2充分 排氣之後’試片放入試片處理室1〇1。放入的試片由加熱 器從背面加熱9 0 (TC退火5分鐘。 結果’清潔後所形成的自然氧化膜由矽表面去除，並 |暴露出乾淨的梦表面，此時在乾淨的矽表面形成原子尺度 |平坦的表面。然後，保持試片溫度在75 01，根據本發明 方法形成閘極氧化膜2 〇 6。然後保持試片溫度在6 5 〇°c以 1 Osccm的流量通入二矽烷並沈積p_Si閘電極2〇7(圖3B， 30。 在實施例1中’ M0SFET電晶體的製程會將試片取出到 外界空氣中。在這製程中，會形成邊壁211在p_Si閘電極 2 0 7的一邊。然後以離子佈值形成源極/沒極區2 〇 8。然 後’ ^減鍵沈積欽在整個表面’然後暴露在源極/汲極區 和閘電極的矽與鈦反應形成鈦化矽層2〇9、21〇，而未反應

第13頁 459305 五、發明說明（11) =鈦t濕蝕刻去除（圖3D)。然後，形成接觸孔和鋁導 線。本發明氧化膜的形成條件如下述。 定試片溫度為75〇°C，通入5· 〇xl〇-2T〇rr的氧氣到 ，供應15〇〇W的微波功率。藉此，形成自由基氧化膜 =於暴露的乾淨碎表面（圖3B)。圖4是本條件下= Πΐί:的2膜厚度和時間依存性的關係。氧化膜厚 ΐηϋ摘圓測厚儀測量。如圖4,以本發明的氧化法處理 刀=約產生2_ 3nm膜厚，與爐管或RT〇法的氧化法比 ^以時間的控制性更佳。爐管或RT〇法的氧化法，時間控 以：、為單位以獲得相同的模厚。因&，在本 二也^用約5.0xl0-2T〇rr氧自由基氣氛，可以形成具良好 控制性小於3. 0 n m的氧化膜。 的自：2 i t上F:(九子乳力顯微鏡）量測本條件所形成 的相依性。在圖5中，氧化膜密度隨自由-理參 增加。另一方面’在圖6中，界面粗縫度隨自由基 氧化時間而降低。 至於氧化膜密度，研究結果顯示下列的關係。 氧化膜密度；2. 4g/cm3〈乾氧化膜；2. 55g/cm3〈氡化 膜；2.6〇g/cm3 度MW 密化例 膜氧施 化極實 氧閘本 現統ώ 發傳30 也得C 果獲g/ 5 結了 5 其為2 ，於 此大 漏相 和的 氧 成 相化測 有氧度 具-密 間性的^ ^ 電同化 關膜 量 因需 。度滿 性密

第14頁 459^05 ____ 五、發明說明（12) 足條件的氧化膜需處理超過15分鐘，相當於大於2, 5ηπι的 厚度。 當界面粗糙度很大時，會造成在反向層中移動的電子 散射而抑制裝置反應速度的問題。為了避免界面散射，必 須降低界面粗糙度。已知在超高真空的高溫下退火矽表面 可以得到乾淨的矽表面。在這情形中，表面是2x1的四邊 形結構和階梯結構並具有原子尺度的平坦度。以A F Μ (原 子力顯微鏡）測量表面所得到的RMS值約為0. 06nm » RMS值 代表表面的不平坦度，值越小，表面越平坦。處理時間大 於1 〇分鐘的氧化膜相當於大於2 . 3nm的厚度界面RMS值小於 〇.〇7nm。因此，形成很平的界面。 因此，自由基氧化在小於3.Onm膜厚的良好的控制 性’但是在小於2.3到2. 5nm厚度範圍的氧化膜密度會降 低’而增加界面粗糙度。 其次，為了讓氧化膜的自由基氧化處理時間短於15 分’關閉電漿’在氧分子氣氛中退火20分。圖7為這情形 時膜厚改變的情形。關閉電漿後，膜厚不再增加。這表示 電榮·轄射時間決定膜厚。退火後以X光和A F Μ測量氧化膜密 度和粗糙度，氧化膜的氧化膜密度皆高於2.55g/cm3而RMS 值小於〇 . 0 了 η m β 利用上述方法，可以形成各種厚度的超薄氧化膜其具 有氧化膜密度大於2. 55g/cm3和RMS值小於〇. 〇7nm。然後， 通入二矽烷到這些薄膜，沈積約lOOrun p-Si薄膜作為閘電 極（圖3B)。在沈積P-Si薄膜後，將試片取出系統，然後

第15頁 4593 05 五'發明說明（13) 1 丨製造M0SFET電晶體。測量M0SFET電晶體的電性，厚度達到 | 1 ‘ Onm的超薄氧化膜厚度沒有不正常的漏電流，因此可以 .破定這些電晶體操作正常（圖8)。 而且，利用電容電壓測試來測量界面狀態密度時， 有試片皆具有約lxl01()/eVcm2。即使在超薄氧^匕膜厚度’所 範圍，氧化膜的界面狀態密度與傳統方法製造的氣 面相似。而且，當測量電子遷移率，所有試片的V p約界 320cmVVsec。與日本專利公開公報No.5-243266方法所 造的氧化膜相比較約改進7%。 ~製 雖然實施例的自由基氧化膜在5x10-2Torr的範圍形 成’在更低壓力範圍也可以具有良好的膜厚控制性β也& 是’在氧自由基處理後進行氧化氣氛處理，可以改壤觀 膜密度和界面粗糙度。因此，在氧自由基處理後進行化 氣氛處理，可以形成好的氧化膜。 乳化 在這實施例，氧自由基的膜厚控制是由氧自由基 時間控制。然而，改變電漿能量’也可以獲得相同致=理 圖9是微波功率由0到1 0 0 時氧化膜厚度的改變。其他^ 6 為基板溫度750C ’乳分壓為5x10-3Torr，處理時間3 〇乂件 氧化膜厚度隨微波功率增加而增加β因此，改變微故功 率，也可以控制膜厚。 1 雖然在實施例中氧自由基是由ECR電漿源所產生， 果控制氧自由基的能量在預定範圍内，利用其他電衆 磁控、ICP、平板等或是利用放電現象如輝光放電等也i 以獲得相同效應。 στ

459305 r ^ I五、發明說明（U) i

I I [比較範例l ]〈乾氧化膜〉 在這個比較範例中，為了與乾氧化臈比較第一實施例 的自由基氧化微波功率條件設定為ow，。而，試片在自 基氧化之前的處理條件與第一實施例相同。 中 由 通入5x10 T〇rr的氧氣到UHV室，形成乾氧化膜在“乾 f表面。圖1 0為氧化膜厚度和時間的關係。氧化膜厚度以 橢圓測厚儀來量測。如圖，在5xi0_2T〇rr的氣氛中，只有 小於1. 2nm氧化膜厚度的控制可以達成。而直配合熱反 應，可以看出氧化膜厚度的平面分佈反應出加熱器的熱分 佈。圖11和1 2分別為以橢圓測厚儀測量所得的乾氧化膜和 自由基氧化膜的臈厚平面分佈。如圖’使用自由基反應的 氧化膜厚度平面分佈優於乾氧化膜的。由AFM和X光的測 |量，氧化膜界面的RMS值為0. 18nm,氧化膜密度為 j 2· 16g/cra3。以乾氡化形成的氧化膜界面比自由基反應所 |形成的氧化膜界面粗糙度更高，而且無法產生所需的氧化 膜密度。 結果’以乾氧化法所製造膜厚1. 2nm的M0SFET電晶體 其漏電流增加’而無法如電晶體操作。 由第一實施例和上述結果的比較，可以確定本發明的 自由基氧化製程可以在適當的時間内產生小於3 〇nm的氧 化膜厚度並具有良好的平面膜厚均勻度、界面平坦度和增 加氧化膜密度。

459305 五、發明說明（15) [比較範例2 ] <R氧化膜形成製程；氧分壓依存性> 在這比較範例中，第一實施例的自由基氧化氧分壓條 .件改變如下。而，試片在自由基氧化之前的處理條件與第' i 一實施例相同^ 通入UHV室的氧氣壓力由5x10-變為5xlO_2Torr«圖13 為氧化膜厚度和氧化時間的關係。如圖，可知在5 X1 〇 % 5xl〇-2Torr的範圍内可以輕易的達到小於3_ Onm的膜厚控 制。 其次，通入UHV室的氧氣壓力由1χ1〇-雙為 5X1 0 lor r。圖1 4為氧化膜厚度和氧化時間的關係。如 圖，當壓力高於1x10 or r的壓力範圍時，膜厚迅逮升向 L 時間轴。所以，在這範圍内’很難控制小於3. Onm的膜 ! 厚。 、 而且，測量在不同的氧分壓處理3 0分的自由基氧化膜 厚度平面分佈和界面粗趟度。結果，不論壓力如何厚度平 面分佈顯示與圖1 2相同的曲線。而所有試片的界面粗链度 皆小於0.07nme 圖1 5為X光測量的氧化膜密度。如圖，氧化膜密度隨 氧氣壓力增加。並發現具有如先前描述第一實施例的氧化 膜密度和漏電流間的關係。所以’要獲得和傳統閘極氧化 膜相同特性則氧化膜密度需高於2. 55g/cm3»如先前描述 -的第一實施例’自由基氧化後在氣化氣氛中退火可以改善 | 氧化膜密度。然而’當氧化膜密度太低，因為退火改善密 度的時間增加這製程不適合量產。因此，為了符合量產需

第18頁 459305 五、發明說明（16) 求，自由基氧化，必須具有一定程度的氧化膜密度。由圖 1 5，可發現大於1 0 _2Torr的氧分壓適合用來形成薄膜。 如上述，研究改變氧分壓，薄膜厚度的控制性，平面 均勻度，界面粗糙度和氧化膜密度"結果，小於 1乂1〇-11'〇1'1*的氧分壓具有膜厚控制性，而大於1〇-21'〇1^的氧 分壓具有良好的氧化膜密度。而平面均勻度和界面粗糙 度，沒有氧分壓依存性。 隨然本發明針對特定實施例來清楚完整地揭露，申請 專利範圍並不限於實施例任何變更和改變對於熟於此技藝 的人皆能輕易的達到。

ηϋ：,

.89102658 圖式簡單說明 本發θ明配合附圖說明將更清楚，其中： 圖1是本發明較佳實施例中閘極氧化 自由基氧化膜形成系統， 表k方法的 圖2是實施例中微波供率打開和停止 的時序圖， 剛疋間關係 圖 圖3(A)〜（D)是本發明實施例半導體裝置製程的橫截面 圖4是本發明實施例中時間和氧化膜厚度的關係 圖5是本發明實施例中時間和氧化膜密度的關係， 圖6是本發明實施例中氧化膜界面粗糙度和， 係圖， T间的關 圖7是本發明實施例中進行15分鐘的自由基 20分鐘的氧分子氣氛處理的膜厚改變圖， L化然後 圖8是本發明實施例中所製造M〇SFET的閘極漏電流特 性圖， ， 圖9是本發明實施例中微波功率和氧化膜厚度的關係 圖， 〃 圖1 0 ；J:比較範例中氧化膜厚度和時間的關係， 圖11 ^比較範例中乾氧化膜的膜厚平面分佈， 圖1 2 f比較範例中自由基氧化膜的膜厚平面分佈， 圖13是比較範例中氧化膜厚度和在氧分壓5χΐ〇_4到 5xl〇-2T〇i:r範圍内的時間的關係圖’ 圖14是比較範例中氧化膜厚度和在氧分壓丨乂〗〇1到 5x10—lorr範圍内的時間的關係圖。

第20頁 圖1[是比較範例中氧分j和氧化膜密度的關係圖。 459305 圖式簡單說明 符號之說明 ,1 0卜試片處理室 102〜交換室 103~ECR電漿源 1 0 4〜通道閥 | 105〜晶片傳送機構 1 0 6〜加熱器 107~晶片 1 2 1〜流量控制器 123〜氧氣槽 1 2 5 -流量控制器 1 4 2 排氣系統 1 2 6 -停止閥 1 2 7〜二矽烷槽 1 3 2 ~排氣系統 2 0 5〜氧化膜 i 2 04~半導體基板 2 0 6〜閘極氧化膜 207~p-Si閘電極 2 0 8 ~源極/汲極區 2 0 9〜鈦化矽層

I 2 1 0 '鈦化矽層 21卜邊壁

第21頁

Claims (1)

1. 4593 05 案號 89102658 年月曰 修正 六、申請專利範圍 1. 一種閘極氧化膜之製造方法，具有如下步驟： 去除自然氧化膜藉由在真空中加熱半導體基板； 氧化該半導體基板藉由在含有氧電漿解離氣體所產 生的氧自由基在加熱半導體基板時，和 停止供應氧自由基然後在氧分子氣氛中進行熱處 理。 2. 如申請專利範圍第1項之閘極氧化膜之製造方法，其 中： 該閘極氧化膜在小於1. 0 X1 0_1 Τ 〇 r r的氧分壓中形成。 3. 如申請專利範圍第1項之閘極氧化膜之製造方法，其 中： 該閘極氧化膜在1 0_2到1 X1 01 Torr氧分壓的範圍中形 成。 4. 如申請專利範圍第1項之閘極氧化膜之製造方法，其 中： 該氧自由基使用ECR電漿源來產生。 5. 如申請專利範圍第1項之閘極氧化膜之製造方法，其 中： 該閘極氧化膜的厚度小於3nm。

   m 第22頁 459305 _案號89102658_年月曰 修正_ 六'申請專利範圍 6. 如申請專利範圍第1項之閘極氧化膜之製造方法，其 中： 該閘極氧化膜的界面使用AFM測量的RMS值小於 0. 0 7nm ° 7. 一種場效電晶體之製造方法，其具有： 於半導體基板表面形成閘極氧化膜之製程；形成閘極 電極之製程；於閘極電極形成侧壁膜之製程；及形成源極 及汲極區域之製程，其特徵為： 藉由於真空中加熱，除去半導體基板表面之自然氧化 膜，於加熱該半導體基板時，照射於電漿中解離氧氣所產 生之氧自由基，而使表面氧化，更於氧分子環境中加熱而 形成閘極氧化膜。

   第23頁