KR20080003383A - 산질화물층 형성 방법 및 시스템 - Google Patents

산질화물층 형성 방법 및 시스템 Download PDF

Info

Publication number
KR20080003383A
KR20080003383A KR1020077025080A KR20077025080A KR20080003383A KR 20080003383 A KR20080003383 A KR 20080003383A KR 1020077025080 A KR1020077025080 A KR 1020077025080A KR 20077025080 A KR20077025080 A KR 20077025080A KR 20080003383 A KR20080003383 A KR 20080003383A
Authority
KR
South Korea
Prior art keywords
oxynitride film
upstream
annealing
gas
nitrogen
Prior art date
Application number
KR1020077025080A
Other languages
English (en)
Inventor
마사노부 이게타
코리 와즈다
데이비드 엘 오메아라
크리스튼 쉬어
도시하라 후루카와
Original Assignee
동경 엘렉트론 주식회사
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 동경 엘렉트론 주식회사
Publication of KR20080003383A publication Critical patent/KR20080003383A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/34—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases more than one element being applied in more than one step
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 일반적으로 기판상에 산질화막을 형성하는 방법을 제공한다. 기판의 표면은 기판상에 산화막을 형성하기 위해 산소를 포함한 적어도 하나의 분자 조성물을 가진 제1 처리 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼에 노출된다. 산화막은 산화막을 질화시켜서 산질화막을 형성하기 위해 복수의 슬릿을 가진 평면 안테나 부재를 통해 마이크로파 조사에 기초한 플라즈마를 이용하여 질소를 포함한 적어도 하나의 분자 조성물을 가진 제2 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 노출된다.

Description

산질화물층 형성 방법 및 시스템{METHOD AND SYSTEM FOR FORMING AN OXYNITRIDE LAYER}
관련 출원의 교차 참조
이 출원은 2005년 3월 30일자 출원한 미국 특허 출원 제11/093,260호에 기초를 둔 것이며, 이것의 우선권의 이익을 주장한다.
본 발명은 일반적으로 전자 소자를 제조하기에 적합한 방법 및 시스템과 전자 소자용으로 사용되는 재료에 관한 것이다.
본 발명은 일반적으로 기판상에 산질화막을 형성하는 방법을 제공한다. 기판의 표면은 표면 상에 산화막을 형성하기 위해 산소를 포함한 적어도 하나의 분자 조성물(molecular composition)을 가진 제1 처리 가스의 자외선(UV) 방사 유도 해리(ultraviolet radiation induced dissociation)에 의해 형성된 산소 라디칼에 노출된다. 산화막은 산화막을 질화시켜서 산질화막을 형성하기 위해 복수의 슬릿을 가진 평면 안테나 부재를 통해 마이크로파 조사에 기초한 플라즈마를 이용하여 질소를 포함한 적어도 하나의 분자 조성물을 가진 제2 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 노출된다.
도 1은 기판상에 산질화물층을 형성하기 위한 처리 시스템(1)의 일 실시예를 보인 도이다.
도 2는 산화 처리를 수행하기 위한 처리 시스템의 일 실시예를 개략적으로 보인 도이다.
도 3은 다른 처리 시스템의 일 실시예를 보인 도이다.
도 4는 게이트 스택을 처리하기 위한 슬롯 평면 안테나(SPA) 플라즈마 소스를 가진 플라즈마 처리 시스템의 일 실시예를 보인 도이다.
도 1은 기판상에 산질화물층을 형성하기 위한 처리 시스템(1)을 보인 도이다. 예를 들면, 기판은 실리콘 기판일 수 있고 산질화물층은 기판의 산화 및 질화에 의해 형성된 실리콘 산질화물층일 수 있다. 기판 표면은 실리콘 표면, 산화물 표면, 또는 산화실리콘 표면일 수 있다.
처리 시스템(1)은 산소 함유 분자 조성물을 기판에 도입하도록 구성된 산화 시스템(10) 및 질소 함유 분자 조성물을 기판에 도입하도록 구성된 질화 시스템(20)을 포함한다. 또한, 처리 시스템(1)은 산화 시스템(10) 및 질화 시스템(20)에 결합된 제어기(30)를 포함하고, 상기 제어기(30)는 산화 시스템(10) 및 질화 시스템(20)에서 수행되는 처리(들)을 감시(monitoring)하는 것, 조정하는 것 또는 제어하는 것 중의 적어도 하나를 수행하도록 구성된다. 비록 산화 시스템(10) 및 질화 시스템(20)이 도 1에서는 별도의 모듈로 도시되어 있지만, 이들은 동일 모듈로 될 수 있다.
일 실시예에 따라서, 도 2는 산화 처리를 수행하기 위한 처리 시스템의 개략도를 보인 것이다. 처리 시스템(101)은 실리콘(Si) 표면을 가진 기판(125)을 지지하도록 구성된 기판 홀더(120)를 구비한 처리실(110)을 포함한다. 처리실(110)은 또한 기판(125)을 전자기 방사에 노출시키기 위한 전자기 방사 어셈블리(130)를 포함한다. 또한, 처리 시스템(101)은 전자기 방사 어셈블리(130)에 결합된 전원(150), 및 기판 홀더(120)에 결합되어 기판(125)의 온도를 상승 및 제어하도록 구성된 기판 온도 제어 시스템(160)을 포함한다. 가스 공급 시스템(140)은 처리실(110)에 결합되고, 처리 가스를 처리실(110)로 도입하도록 구성된다. 예를 들면, 산화 처리에서, 처리 가스는 산소 함유 가스, 예를 들면, O2, NO, NO2 또는 N20와 같은 산호 함유 가스를 포함할 수 있다. 처리 가스는 30, 35, 40, 45, 50, 55, 60, 65, 70, 75, 80, 85, 90, 100, 250, 275, 300, 400, 500, 600, 700, 800, 900, 또는 1000(sccm), 2, 3, 4, 또는 5(slm), 또는 이들의 임의 조합을 포함하는 약 30 sccm 내지 약 5 slm의 유속으로 도입될 수 있다. 추가적으로(도시 생략됨), 퍼지 가스(purge gas)가 처리실(110)에 도입될 수 있다. 퍼지 가스는 질소 또는 희가스(noble gas)(즉, 헬륨, 네온, 아르곤, 크세논, 크립톤)와 같은 불활성 가스를 포함할 수 있다. 퍼지 가스의 유속은 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 20, 30, 35, 40, 45, 50, 55, 60, 65, 70, 75, 80, 85, 90, 100, 250, 275, 300, 400, 500, 600, 700, 800, 900, 또는 1000(sccm), 2, 3, 4, 또는 5(slm), 또는 이들의 임의 조합을 포함하는 약 0 slm 내지 약 5 slm일 수 있다.
전자기 방사 어셈블리(130)는 예를 들면 자외선(UV) 방사 소스를 포함할 수 있다. UV 소스는 단색 또는 다색일 수 있다. 또한, UV 소스는 처리 가스, 즉 O2를 해리하기에 충분한 파장의 방사를 생성하도록 구성될 수 있다. 일 실시예에서, 자외선 방사는 해리되는 분자의 결합 에너지에 적당하게 145, 147, 150, 155, 171, 172, 173, 175, 180, 185, 190 및 192 nm를 포함하는 약 145 nm 내지 약 192 nm의 파장을 가질 수 있다. 전자기 방사 어셈블리(130)는 5, 6, 7, 8, 9, 10, 11, 13, 15, 17, 19, 20, 30, 40, 50 mW/㎠ 또는 이들의 임의의 조합을 포함하는 약 5 mW/㎠ 내지 약 50 mW/㎠의 전력에서 동작할 수 있다. 전자기 방사 어셈블리(130)는 1, 2, 3, 4 또는 그 이상의 방사 소스를 포함할 수 있다. 소스들은 램프 또는 레이저 또는 이들의 조합을 포함할 수 있다.
도 2를 다시 참조하면, 처리 시스템(101)은 200 mm 기판, 300 mm 기판, 또는 더 큰 크기의 기판을 처리하도록 구성될 수 있다. 사실, 처리 시스템은 당업자라면 잘 알고 있는 바와 같이, 그 크기에 상관없이 기판, 웨이퍼 또는 LCD를 처리하도록 구성될 수 있다. 그러므로, 본 발명의 각종 태양들이 반도체 기판의 처리와 관련하여 설명되지만, 본 발명이 오로지 반도체 기판의 처리로 제한되는 것은 아니다.
다시 도 2를 참조하면, 처리 시스템(101)은 기판 홀더(120)에 결합되어 기판(125)의 온도를 상승 및 제어하도록 구성된 기판 온도 제어 시스템(160)을 포함한다. 기판 온도 제어 시스템(160)은 저항성 가열 요소를 포함한 가열 시스템, 또는 열-전기 히터/쿨러와 같은 온도 제어 요소를 포함한다. 또한, 기판 온도 제어 시스템(160)은 기판 홀더(120)로부터 열을 흡수하여 그 열을 열 교환기 시스템(도시 생략됨)에 전달하거나, 또는 가열시 열 교환기 시스템으로부터 열을 전달하는 재순환 냉각제 흐름을 포함하는 냉각 시스템을 포함할 수 있다. 더 나아가, 기판 온도 제어 시스템(160)은 처리실(110)의 내벽에 배치된 온도 제어 요소 및 처리 시스템(101) 내의 임의의 다른 구성 요소를 포함할 수 있다.
기판(125)과 기판 홀더(120) 간의 열 전달을 개선하기 위해, 기판 홀더(120)는 기판(125)을 기판 홀더(120)의 상부 표면에 고착시키는 기계적 클램핑 시스템, 또는 정전 클램핑 시스템과 같은 전기 클램핑 시스템을 포함할 수 있다. 또한 기판 홀더(120)는 기판(125)과 기판 홀더(120) 간의 가스 간극(gas-gap) 열전도성을 개선하기 위해 기판(125)의 배면(back-side)에 가스를 유도하도록 구성된 기판 배면 가스 배송 시스템을 더 포함할 수 있다. 이러한 시스템은 고온 또는 저온에서 기판의 온도 제어가 요구된 때 사용될 수 있다. 예를 들면, 기판 배면 가스 시스템은 2구역 가스 분배 시스템을 포함할 수 있고, 여기에서 헬륨 가스 간극 압력은 기판(125)의 중앙과 모서리 사이에서 독립적으로 변화될 수 있다.
처리실(110)은 진공 펌핑 시스템(134)과 밸브(136)를 포함한 압력 제어 시스템(132)에 덕트(138)를 통하여 결합되고, 상기 압력 제어 시스템(132)은 기판(125)상에 박막을 형성하기에 적합한 압력, 및 제1 및 제2 처리재를 사용하기에 적합한 압력으로 처리실(110)을 제어 가능하게 비우도록 구성된다.
진공 펌핑 시스템(134)은 최대 약 5000 리터/초(또는 그 이상)의 펌핑 속도가 가능한 터보 분자 진공 펌프(TMP)를 포함할 수 있고, 밸브(136)는 처리실 압력 을 조절하기 위한 게이트 밸브를 포함할 수 있다. 종래의 플라즈마 처리 장치에서는 일반적으로 약 500 내지 약 3000 리터/초의 TMP가 사용되었다. 더욱이, 처리실 압력을 감시하는 장치(도시 생략됨)가 처리실(110)에 결합될 수 있다. 압력 측정 장치는 예를 들면 MKS 인스트루먼츠사(매사츄세츠 앤도버 소재)로부터 상업적으로 구할 수 있는 타입 628B 바라트론 절대 용량 마노미터(Type 628B Baratron absolute capacitance manometer)일 수 있다.
또한, 처리 시스템(101)은 처리실(110), 기판 홀더(120), 전자기 방사 어셈블리(130), 전원(150) 및 기판 온도 제어 시스템(160)에 결합된 제어기(170)를 구비한다. 대안적으로, 또는 추가하여, 제어기(170)는 하나 이상의 추가적인 제어기/컴퓨터(도시 생략됨)에 결합될 수 있고, 제어기(170)는 추가적인 제어기/컴퓨터로부터 셋업 및/또는 구성 정보를 얻을 수 있다.
도 2에서 단일의 처리 요소(110, 120, 130, 150, 160, 170)들이 도시되어 있지만, 이것이 본 발명에서 꼭 요구되는 것은 아니다. 처리 시스템(101)은 독립적 처리 요소 외에 각 처리 요소와 관련된 임의 수의 제어기를 가진 임의 수의 처리 요소들을 포함할 수 있다.
제어기(170)는 임의 수의 처리 요소(110, 120, 130, 150, 160)를 구성하기 위해 사용될 수 있고, 제어기(170)는 처리 요소로부터의 데이터를 수집, 제공, 처리, 저장 및 디스플레이할 수 있다. 제어기(170)는 하나 이상의 처리 요소를 제어하기 위한 다수의 애플리케이션을 포함할 수 있다. 예를 들면, 제어기(170)는 사용자가 하나 이상의 처리 요소를 감시 및/또는 제어할 수 있게 하는 인터페이스의 사 용 용이성을 제공하는 그래픽 사용자 인터페이스(GUI) 구성 요소(도시 생략됨)를 구비할 수 있다.
다시 도 2를 참조하면, 제어기(170)는 마이크로프로세서, 메모리 및 디지털 I/O 포트를 포함하고, 처리 시스템(101)에 대한 입력을 통신 및 기동(activate)시키고 처리 시스템(101)으로부터의 출력을 감시하기에 충분한 제어 전압을 발생시킬 수 있다. 예를 들면, 메모리에 저장된 프로그램은 프로세스를 수행하기 위해 프로세스 레시피에 따라 처리 시스템(101)의 전술한 구성 요소들에 대한 입력을 기동시키기 위해 사용될 수 있다. 제어기(170)의 일 예는 텍사스주 오스틴에 소재하는 델사(Dell Corporation)로부터 입수가능한 DELL PRECISION WORKSTATION 610TM이다.
제어기(170)는 처리 시스템(101)에 대하여 국부적으로(locally) 위치될 수 있고, 또는 처리 시스템(101)에 대하여 원격으로(remotely) 위치될 수도 있다. 예를 들면, 제어기(170)는 직접 접속, 인트라넷, 인터넷 및 무선 접속 중의 적어도 하나를 이용하여 처리 시스템(101)과 데이터를 교환할 수 있다. 제어기(170)는 예를 들면 고객 사이트(즉, 장치 메이커 등)에서 인트라넷에 결합될 수 있고, 또는 예를 들면 판매자 사이트(즉, 설비 제조업자)에서 인트라넷에 결합될 수 있다. 또한, 예를 들면, 제어기(170)는 인터넷에 결합될 수 있다. 또한, 다른 컴퓨터(즉, 제어기, 서버 등)가 예를 들면 제어기(170)에 액세스하여 직접 접속, 인트라넷 및 인터넷 중의 적어도 하나를 통하여 데이터를 교환할 수 있다. 당업자라면 잘 알 수 있는 바와 같이, 제어기(170)는 무선 접속을 통해 처리 시스템(101)과 데이터를 교환할 수 있다.
처리 조건은 약 0℃ 내지 1000℃ 사이의 기판 온도를 포함할 수 있다. 대안적으로, 기판 온도는 약 200℃ 내지 약 700℃의 범위 내에 있을 수 있다. 따라서, 산화는 200, 225, 250, 275, 300, 325, 350, 375, 400, 450, 500, 550, 600, 650, 700, 750, 800, 850, 900, 950, 또는 1000℃, 또는 이들의 임의 조합의 기판 온도에서 실행될 수 있다.
처리실(110)의 압력은 예를 들면 약 1 mTorr 내지 약 30,000 mTorr에서 유지될 수 있다. 대안적으로, 압력은 약 20 mTorr 내지 약 1000 mTorr에서 유지될 수 있다. 대안적으로, 압력은 약 50 mTorr 내지 약 500 mTorr에서 유지될 수 있다. 따라서, 산화는 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 20, 30, 40, 50, 60, 70, 80, 90, 100, 250, 500, 750, 1,000, 10,000, 20,000, 또는 30,000 mTorr 또는 이들의 임의 조합을 포함하는 약 1 mTorr 내지 약 30,000 mTorr의 압력에서 실행될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 처리 시스템의 개략도이다. 처리 시스템(200)은 처리실(210)을 포함하고, 처리실(210)은 히터(224)가 설비된 기판 홀더(220)를 수용하며, 히터(224)는 기판(125)의 온도를 상승시키도록 구성된 저항성 히터일 수 있다. 대안적으로, 히터(224)는 램프 히터 또는 임의의 다른 유형의 히터일 수 있다. 또한, 처리실(210)은 처리실(210)의 바닥부 및 진공 펌프(234)에 접속된 배기관(238)을 포함한다. 기판 홀더(220)는 구동 메카니즘(도시 생략됨)에 의해 회전될 수 있다. 기판은 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 30, 40, 50, 또는 60 rpm, 또는 이들의 임의 조합을 포함하는 약 1 rpm 내지 약 60 rpm의 속도로 기판 표면의 평면 내에서 회전될 수 있다.
처리실(210)은 기판(125) 위에 처리 공간(245)을 갖는다. 처리실(210)의 내부 표면은 처리 대상 기판(125)의 금속 오염을 억제하기 위해 석영으로 만들어진 내부 라이너(212)를 포함한다.
처리실(210)은 기판(125) 위로 처리 가스를 흐르게 하기 위해 배기관(238)의 반대편에 위치된 노즐(242)이 있는 가스관(240)을 구비한다. 처리 가스는 층류(laminar flow)로 처리 공간(245) 내에서 기판(125)을 횡단하고 배기관(238)에 의해 처리실(210)로부터 비워진다. 원격 플라즈마 소스(252)는 기판(125)의 상류(upstream)로 플라즈마를 원격으로 발생시키기에 적합한 가스 유입관(250)과 접속된다.
일 실시예에서, 기판(125)은 석영창(232)을 통해 노즐(242)과 기판(125) 사이의 처리 공간(245)에 빛을 방사하는 자외선 방사 소스(230)로부터의 자외선 방사에 노출될 수 있다. 대안적으로, 자외선 방사 소스(230) 및 석영창(232)은 기판(125) 전체를 덮게 할 수도 있다.
다시 도 3을 참조하면, 제어기(270)는 마이크로프로세서, 메모리 및 디지털 I/O 포트를 포함하고, 처리 시스템(200)에 대한 입력을 통신 및 기동시키고 플라즈마 처리 시스템(200)으로부터의 출력을 감시하기에 충분한 제어 전압을 발생한다. 더욱이, 제어기(270)는 처리실(210), 펌프(234), 히터(224), 자외선 방사 소스(230) 및 원격 플라즈마 소스(252)에 결합되어 이들과 정보를 교환한다. 제어기(270)는 유닉스(UNIX) 기반 워크스테이션으로서 구현될 수 있다. 대안적으로, 제어기(270)는 범용 컴퓨터, 디지털 신호 처리 시스템 등으로서 구현될 수도 있다.
산화를 수행하기 전에, 기판 표면을 세정(clean)하는 것, 즉 기판 표면으로부터 자연 산화물(native oxide)을 제거하는 것이 바람직하다. 이것은 습식 화학 세정을 포함한 하나 이상의 세정 단계를 이용함으로써, 또는 세정 다음에 기판 표면을 HF와 접촉시켜 기판 표면상에 베어 실리콘(bare silicon) 표면을 형성함으로써, 또는 상기 두가지 방법을 모두 사용함으로써 달성될 수 있다.
그 다음에, 기판(125)은 기판 홀더(120(도 1) 또는 220(도 2)) 위에 놓여진다. 그 다음에, 처리실(110 또는 210)의 조건(압력, 온도, 기판 회전 등)이 소망의 값으로 설정된다. 따라서, 산소 함유 분자 조성물이 가스 공급 시스템(140) 또는 노즐(242)을 통하여 처리실(110 또는 210)에 도입된다. 전자기 방사 어셈블리(130 또는 230)가 여기되어 처리 가스로부터 산소 라디칼(oxygen radical)을 형성한다. 도 3의 실시예에서, 산소 라디칼의 개체수(population)는 산호 함유 분자 조성물을 유입관(250)에 공급함으로써 증가될 수 있다. 산소 라디칼은 가스를 원격 플라즈마 소스(252)에 통과시킬 때 생성되고 그 다음에 처리실(210)로 도입된다.
산소 라디칼은 기판(125)의 표면과 반응하여 기판의 표면을 산화시킨다. 표면의 조성물은 SiO2일 수 있다.
산화는 5, 10, 15, 20, 25, 30, 35, 40, 50, 60(초), 2, 3, 4, 5, 6, 7, 8, 9, 10, 15, 20, 25(분) 또는 이들의 임의 조합을 포함하는 약 5초 내지 약 25분의 시간 동안 실행될 수 있다.
산화막은 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2, 2.1, 2.3, 2.4, 2.5, 2.6, 2.7, 2.8, 2.9, 3.0 nm를 포함한 약 0.1 nm 내지 약 3 nm 범위의 두께를 가질 수 있다. 산화막은 0.2, 0.3, 0.5, 0.7, 0.9, 1, 2, 3 또는 4%를 포함한 약 0.2% 내지 약 4%의 두께 변화(σ)를 가질 수 있다.
도 2 또는 도 3의 실시예와 관련하여 위에서 설명한 임의의 처리 조건 또는 특징들은 다른 실시예에도 적용될 수 있다. 사실, 전술한 조건 대신에 이하의 조건이 사용될 수 있다.
UVO 2
파라미터 통상 저값 고값
압력 0.1T 0.01T 20T
온도 700℃ 400℃ 800℃
Ar 가스 0 0 2slm
O2 가스 450sccm 100sccm 2slm
시간 60초 10초 5분
자외선(UV) 방사 소스를 포함한 다른 적당한 처리 시스템 및 그 이용 방법은 2002년 12월 5일자 출원한 유럽 특허 출원 EP 1453083 A1에 개시되어 있고, 이 특허 출원의 전체 내용은 인용에 의해 여기에 통합된다.
질화
도 4는 본 발명의 실시예에 따라 질화 처리를 위한 슬롯 평면 안테나(SPA) 플라즈마 소스를 포함한 플라즈마 처리 시스템의 단순화한 블록도이다. 플라즈마 처리 시스템(400)에서 생성된 플라즈마는 낮은 전자 온도(약 1.5 eV 미만) 및 높은 플라즈마 밀도(예를 들면, 약 1×1012/㎤ 초과)를 갖는 점이 특징이고, 이것은 본 발명에 따른 게이트 스택의 무손상 처리를 가능하게 한다. 플라즈마 처리 시스템(400)은 예를 들면 일본 아카사카에 소재하는 동경 엘렉트론 주식회사(Tokyo Electron Limited)의 TRIAS™ SPA 처리 시스템일 수 있다. 플라즈마 처리 시스템(400)은 처리실(450)의 상부에 기판(125)보다 더 큰 개방부(451)를 가진 처리실(450)을 구비한다. 석영이나 질화 알루미늄 또는 산화 알루미늄으로 만들어진 원통형 유전체 상판(454)은 개방부(451)를 덮도록 제공된다. 가스관(472)은 처리실(450)의 상부에서 상판(454) 아래의 측벽에 배치된다. 일 예로 가스관(472)의 수는 16일 수 있다(도 4에는 그 중 2개만 도시되어 있다). 대안적으로, 다른 수의 가스 공급관(472)을 사용할 수 있다. 가스관(472)은 처리실(450)의 주변을 따라 배치될 수 있는데, 이것은 본 발명의 필수 사항은 아니다. 처리 가스는 가스관(472)으로부터 처리실(450)의 플라즈마 영역(459)으로 균일하고 일정하게 공급될 수 있다. 대안적으로, 배기관에 비하여 기판의 상류측에 있는 공급관(472)은 질화에 적합한 원격 RF 플라즈마 소스로서 구성될 수 있다.
플라즈마 처리 시스템(400)에서, 처리실(450)에는 마이크로파 전력이 복수의 슬롯(460A)을 가진 평면 안테나 부재(460)를 거쳐 상판(454)을 통해 공급된다. 슬롯 평면 안테나(460)는 금속판, 예를 들면 구리로 제조될 수 있다. 슬롯 평면 안테 나(460)에 마이크로파 전력을 공급하기 위해, 상판(454)에는 도파관(463)이 배치되고, 상기 도파관(463)은 예를 들면 약 2.45 GHz의 주파수를 가진 마이크로파를 발생시키는 마이크로파 전력 공급장치(461)에 접속된다. 도파관(463)은 하단부가 슬롯 평면 안테나(460)에 접속된 평평한 원형 도파관(463A), 원형 도파관(463A)의 상면측에 접속된 원형 도파관(463B) 및 원형 도파관(463B)의 상면측에 접속된 동축 도파관 변환기(463C)를 포함한다. 또한, 직사각형 도파관(463D)이 동축 도파관 변환기(463C)의 측면과 마이크로파 전력 공급장치(461)에 접속된다.
원형 도파관(463B)의 내측에는 전도성 물질의 축 부분(462)이 동축으로 제공되어 축 부분(462)의 일단부가 슬롯 평면 안테나(460)의 상부 표면의 중심(또는 거의 중심)부에 접속되고 축 부분(462)의 타단부가 원형 도파관(463B)의 상부 표면에 접속되어 동축 구조를 형성한다. 그 결과, 원형 도파관(463B)은 동축 도파관으로서 기능하도록 구성된다. 마이크로파 전력은 예를 들면 약 0.5 W/㎠와 약 4 W/㎠ 사이에 있을 수 있다. 대안적으로 마이크로파 전력은 예를 들면 약 0.5 W/㎠와 약 3 W/㎠ 사이에 있을 수 있다.
또한, 진공 처리실(450)에는 기판 홀더(452)가 기판(125)(예를 들면, 웨이퍼)을 지지하고 가열하기 위해 상판(454)에 대향하여 제공된다. 기판 홀더(452)는 기판(125)을 가열하기 위한 히터(457)를 구비하고, 상기 히터(457)는 저항성 히터일 수 있다. 대안적으로, 상기 히터(457)는 램프 히터 또는 임의의 다른 유형의 히터일 수 있다. 또한, 처리실(450)은 처리실(450)의 바닥부 및 진공 펌프(455)에 접속된 배기관(453)을 구비한다.
질화를 위해, 질소를 가진 분자 조성물을 함유한 가스가 시스템(20;도 1), 즉 처리실(110(도 2), 210(도 3) 및/또는 450(도 4))에 도입될 수 있다. 임의의 질소 함유 조성물은 예를 들면 N2, NH3, NO, N2O, NO2의 단독 또는 그 조합이 적당하다. 일단 도입되면, 질소 함유 조성물은 복수의 슬릿을 가진 평면 안테나에 의한 마이크로파 조사에 기초한 마이크로파 방사 플라즈마 유도 해리를 통해, 또는 처리실 내 플라즈마 유도 해리(in-chamber plasma induced dissociation)를 통해 해리되거나, 또는 대안적으로, RF 전력을 질소 함유 조성물에 결합함으로써 기판의 상류에 배치된 RF 플라즈마 소스에 의해 해리될 수 있다.
질화는 또한 도 4에 도시한 것처럼 슬롯 평면 안테나 마이크로파 소스에 의한 마이크로파 유도 플라즈마를 이용하여 달성될 수도 있다. 이 실시예에서, 질소 함유 분자 조성물은 낮은 전자 온도 및 높은 플라즈마 밀도를 가진 마이크로파 유도 플라즈마에 의해 해리된다.
임의의 질소 함유 조성물은 예를 들면 N2, NO, N2O, NO2의 단독물 또는 혼합물이 적당하다. 일 실시예에서, 질화, 산질화, 또는 어닐링 처리 가스의 분자 조성물은 N2와, 선택적으로 H2, Ar, He, Ne, Xe 또는 Kr, 또는 이들의 임의 조합물로 구성된 그룹으로부터 선택된 적어도 하나의 가스를 포함할 수 있다. 일 실시예에서, 제2 처리 가스의 분자 조성물은 N2 및 H2와, 선택적으로 H2, Ar, He, Ne, Xe 또는 Kr, 또는 이들의 임의 조합물로 구성된 그룹으로부터 선택된 적어도 하나의 가스를 포함할 수 있다. 처리 가스의 질소 함유 분자 조성물은 N2를 포함하는 것이 적합하고, 질소 라디칼은 N2의 플라즈마 유도 해리로부터 생성된다.
질화에 의해 얻어진 산질화막은 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2, 2.1, 2.3, 2.4, 2.5, 2.6, 2.7, 2.8, 2.9, 3.0, 3.1, 3.2, 3.3, 3.4, 3.5, 3.6, 3.8, 4, 4.1, 4.5, 5 nm, 또는 이들의 임의 조합을 포함한 약 0.1 nm 내지 약 5 nm 범위의 두께를 가질 수 있다. 산질화막은 0.2, 0.3, 0.5, 0.7, 0.9, 1, 2, 3 또는 4%를 포함한 약 0.2% 내지 약 4%의 두께 변화(σ)를 가질 수 있다.
질화는 20, 30, 40, 50, 60, 70, 80, 90, 100, 125, 150, 175, 200, 225, 250, 275, 300, 325, 350, 375, 400, 450, 500, 550, 600, 650, 700, 750, 800, 850, 900, 950, 또는 1000℃, 또는 이들의 임의 조합을 포함하는 약 20℃ 내지 약 1000℃ 범위의 기판 온도에서 실행될 수 있다.
질화는 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 20, 30, 40, 50, 60, 70, 80, 90, 100, 250, 500, 750, 1,000, 10,000, 20,000, 또는 30,000 mTorr 또는 이들의 임의 조합을 포함하는 약 1 mTorr 내지 약 30,000 mTorr의 압력에서 실행될 수 있다.
질소 함유 분자 조성물(N2)의 유속은 2 sccm 내지 5 slm의 범위일 수 있고, 제2 가스의 유속은 약 100 sccm 내지 약 5 slm일 수 있다. 이 범위는 2, 3, 4, 5, 6, 7, 8, 9, 10, 20, 30, 35, 40, 45, 50, 55, 60, 65, 70, 75, 80, 85, 90, 100, 250, 275, 300, 400, 500, 600, 700, 800, 900, 또는 1000(sccm), 2, 3, 4, 또는 5(slm), 또는 이들의 임의 조합을 포함한다.
질화는 5, 10, 15, 20, 25, 30, 35, 40, 50, 60(초), 2, 3, 4, 5, 6, 7, 8, 9, 10, 15, 20, 25(분) 또는 이들의 임의 조합을 포함하는 약 5초 내지 약 25분의 시간동안 실행될 수 있다.
산질화막은 4, 6, 8, 10, 12, 14, 16, 18, 20% 또는 그 미만을 포함하는 약 20% 또는 그 미만의 질소 농도를 가질 수 있다.
질화 플라즈마는 0.5, 0.6, 0.7, 0.8, 0.9, 1, 1.1, 1.3, 1.5, 1.7, 1.9, 2, 3, 4, 또는 5 W/㎠ 또는 이들의 임의 조합을 포함하는 약 0.5 W/㎠ 내지 약 5 W/㎠의 마이크로파 출력에 의해 발생될 수 있다.
마이크로파 조사(irradiation)는 300, 400, 500, 600, 700, 800, 900, 또는 1000(MHz), 1.5, 2, 3, 4, 5, 6, 7, 8, 9, 또는 10(GHz)를 포함한 약 300 MHz 내지 약 10 GHz 범위의 마이크로파 주파수를 가질 수 있다.
이 실시예에서, 플라즈마는 0.1, 0.3, 0.5, 0.7, 0.9, 1, 1.5, 2, 2.5, 또는 3 eV, 또는 이들의 임의 조합을 포함하는 약 3 eV 이하의 전자 온도를 포함할 수 있다. 플라즈마는 1×1011/㎤ 내지 약 1×1013/㎤ 또는 그 이상의 밀도를 가질 수 있고, ±1, ±2 및 ±3%를 포함하는 약 ±3% 또는 그 미만의 밀도 균일성(density uniformity)을 가질 수 있다.
평면 안테나 부재는 막이 증착되는 기판 표면의 면적보다 더 큰 그 표면상의 표면적을 가질 수 있다.
플라즈마 처리실은 금속 오염을 방지하기 위해 석영으로 라이닝될 수도 있다.
다수의 홀을 가진 수평판(도시 생략됨)은 상판(454)과 기판(125)사이에 배치되어 기판에 도달하는 질소 라디칼의 양을 감소시킬 수 있다. 수평판은 석영, 산화 알루미늄, 질화 알루미늄 또는 기타의 물질로 제조될 수 있다. 수평판의 홀의 패턴은 기판에 대해 균일한 라디칼 노출을 제공하도록 설계된다.
산질화막은 식 SiON을 갖는 것이 적당하다.
다시 도 4를 참조하면, 제어기(499)는 마이크로프로세서, 메모리 및 디지털 I/O 포트를 포함하고 플라즈마 처리 시스템(400)에 대한 입력을 통신 및 기동시키고 플라즈마 처리 시스템(400)으로부터의 출력을 감시하기에 충분한 제어 전압을 발생시킬 수 있다. 더욱이, 제어기(499)는 처리실(450), 펌프(455), 히터(457), 마이크로파 전력 공급장치(461)에 결합되어 이들과 정보를 교환한다. 메모리에 저장된 프로그램은 저장된 처리 레시피(process recipe)에 따라 플라즈마 처리 시스템(400)의 전술한 구성 요소들을 제어하기 위해 사용된다. 처리 시스템 제어기(499)의 일 예는 유닉스(UNIX) 기반 워크스테이션이다. 대안적으로, 제어기(499)는 범용 컴퓨터, 디지털 신호 처리 시스템 등으로서 구현될 수도 있다.
제어기(499)는 플라즈마 처리 시스템(400)에 대하여 국부적으로 위치될 수 있고, 또는 인터넷 또는 인트라넷을 통하여 플라즈마 처리 시스템(400)에 대하여 원격으로 위치될 수도 있다. 따라서, 제어기(499)는 직접 접속, 인트라넷, 인터넷 중의 적어도 하나를 이용하여 플라즈마 처리 시스템(400)과 데이터를 교환할 수 있 다. 제어기(499)는 고객 사이트(즉, 장치 메이커 등)에서 인트라넷에 결합될 수 있고, 또는 판매자 사이트(즉, 설비 제조업자)에서 인트라넷에 결합될 수도 있다. 또한, 다른 컴퓨터(즉, 제어기, 서버 등)가 제어기(499)에 액세스하여 직접 접속, 인트라넷 또는 인터넷 중의 적어도 하나를 통하여 데이터를 교환할 수 있다.
전술한 처리 파라미터에 대한 대안으로서 하기의 파라미터를 이용할 수 있다.
SPAN
파라미터 통상 저값 고값
압력 50mT 10mT 10T
온도 400℃ 25℃ 800℃
Ar 가스 1slm 100slm 5slm
N2 가스 40sccm 5sccm 1slm
시간 20초 5초 5분
슬롯 평면 안테나 플라즈마 소스를 포함한 다른 적당한 플라즈마 처리 시스템 및 그 이용 방법은 2002년 1월 22일자 출원한 유럽 특허 출원 EP 1361605 A1에 개시되어 있고, 이 특허 출원의 전체 내용은 참조로써 여기에 통합된다.
RFN 질화는 SPA 질화 처리와 동시에 또는 그 후에 사용될 수 있다. RFN 질화에서, 산화막(또는 산질화막)은 질소를 포함한 상류 분자 조성물을 가진 상류 처리 가스의 상류 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 노출될 수 있고, 여 기에서 상기 상류 플라즈마 유도 해리는 무선 주파수(RF) 전력을 상기 상류 처리 가스에 결합함으로써 발생된 플라즈마를 이용하는 것을 포함한다.
RFN 질화에서, 산화막(또는 산질화막)은 질소를 포함한 상류 분자 조성물을 가진 상류 처리 가스의 상류 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 노출될 수 있고, 여기에서 상기 상류 플라즈마 유도 해리는 무선 주파수(RF) 전력을 상기 상류 처리 가스에 결합함으로써 발생된 플라즈마를 이용하는 것을 포함한다.
RFN 원격 플라즈마 시스템은 도 3 및 도 4에 도시되어 있다. 도 3에 도시된 처리 시스템은 가스 유입관(250)을 가진 원격 플라즈마 소스(252)를 구비하고, 이것은 기판(125)의 상류에서 플라즈마를 원격으로 발생시키기에 적합하다. 원격 플라즈마 소스(252)에서 생성된 질소 플라즈마는 기판(125)의 표면상에서 하류로 배기관(238) 및 펌프(234)까지 흐름을 형성한다. 기판은 도 3의 처리 시스템 내에서 (원형 화살표로 표시한 바와 같이) 회전될 수 있다. 이 방법으로, 질화, 산질화 또는 질소에 의한 어닐링의 균일성이 개선된다.
대안적으로, 원격 RF 플라즈마 소스는 배기관과 관련하여 기판(125)의 상류측에서 도 4의 처리실(450)에 접속된 공급관(472)에 제공될 수 있고, 질화를 위한 원격 RF 플라즈마 소스로서 적합하다.
RFN 질화를 위한 일부 처리 파라미터의 예는 다음과 같이 주어진다.
RFN
파라미터 통상 저값 고값
압력 200mT 10mT 10T
온도 400℃ 25℃ 1000℃
Ar 가스 1slm 500sccm 10slm
N2 가스 100sccm 10sccm 1slm
시간 60초 5초 5분
LP 어닐링
대상의 막(subject film), 예를 들면 질화막 또는 산질화막이 형성된 후에, 그 대상막은 어닐링될 수 있다. LP(저압) 어닐링은 산질화막을 어닐링하는데 적당하다.
LP 어닐링은 5, 6, 7, 8, 9, 10, 20, 30, 40, 50, 60, 70, 80, 90, 100, 250, 500, 750, 1,000, 10,000, 20,000, 30,000, 50,000, 100,000, 200,000, 400,000 또는 800,000 mTorr 또는 이들의 임의 조합을 포함하는 약 5 mTorr 내지 약 800 Torr의 압력에서 실행될 수 있다.
LP 어닐링은 500, 550, 600, 650, 700, 750, 800, 850, 900, 950, 1000, 1100, 또는 1200℃ 또는 이들의 임의 조합을 포함하는 약 500℃ 내지 약 1200℃의 온도에서 실행될 수 있다.
LP 어닐링은 산소, 질소, H2, Ar, He, Ne, Xe 또는 Kr, 또는 이들의 임의 조합을 포함하는 적어도 하나의 분자 조성물을 가진 어닐링 가스하에서 0 내지 20 slm의 유속으로 실행될 수 있다. 일 실시예에서, LP 어닐링은 2, 3, 4, 5, 6, 7, 8, 9, 10, 20, 30, 35, 40, 45, 50, 55, 60, 65, 70, 75, 80, 85, 90, 100, 250, 275, 300, 400, 500, 600, 700, 800, 900, 또는 1000(sccm), 2, 3, 4, 5, 10, 15, 또는 20(slm), 또는 이들의 임의 조합을 포함하는 약 0 slm 내지 약 20 slm의 N2 유속에서 N2 하에 실시된다.
LP 어닐링은 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 15, 20, 25, 30, 35, 40, 50, 60(초), 2, 3, 4, 5, 6, 7, 8, 9, 또는 10(분), 또는 이들의 임의 조합을 포함하는 약 1초 내지 약 10분 범위의 시간 동안 실행될 수 있다.
LP 어닐링 및 질화는 동일 처리실에서 실행될 수 있고, 그 경우 적어도 하나의 퍼지 단계는 질화 후에 및 어닐링 전에 실행될 수 있다. 물론, 질화와 어닐링은 다른 처리실에서 실행할 수 있다. 이 실시예에서, 막을 가진 기판(film-bearing substrate)은 주변 대기, 공기 등에 접촉되지 않고 하나의 처리실에서 다른 처리실로 이송될 수 있다.
대안적으로, 어닐링을 위해 하기 조건들이 사용될 수 있다.
LP 어닐링
파라미터 통상 저값 고값
압력 1T 50mT 760T
온도 1000℃ 800℃ 1100℃
N2 가스 1slm 0 10slm
O2 가스 1slm 0 10slm
시간 15초 5초 5분
UVO2 /N2 포스트 어닐링
UVO2/N2 포스트 어닐링은, 대안적으로, 산소와 질소를 포함하는 적어도 하나의 분자 조성물을 가진 어닐링 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼 및 질소 라디칼에 막을 노출시킴으로써 산질화막을 적절히 어닐링한다.
UVO2/N2 포스트 어닐링은 산소와 질소를 포함하는 적어도 하나의 분자 조성물을 가진 어닐링 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼 및 질소 라디칼에 상기 산질화막을 노출시킴으로써 산질화막을 적절히 어닐링한다. 산소와 질소 라디칼은 O2, N2, NO, NO2 및 N2O, 또는 이들의 임의 조합으로 이루어진 그룹으로부터 선택된 산소와 질소를 함유한 적어도 하나의 분자 조성물을 가진 어닐링 가스로부터 해리된다. 다른 가스, 예를 들면, H2, Ar, He, Ne, Xe 또는 Kr 또는 이들의 임의 조합 중에서 하나 이상을 제시할 수도 있다.
이 어닐링의 일 실시예에서, 어닐링 가스는 산질화물 표면을 가로질러 유동하여 산소와 질소 라디칼이 표면을 가로지르는 어닐링 가스의 층류(laminar flow) 내에 포함되게 한다
어닐링은 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 20, 30, 40, 50, 60, 70, 80, 90, 100, 250, 500, 750, 1,000, 10,000, 20,000, 30,000, 50,000, 100,000, 200,000, 400,000 또는 800,000 mTorr 또는 이들의 임의 조합을 포함하는 약 1 mTorr 내지 약 80,000 mTorr의 압력에서 실행될 수 있다.
어닐링은 500, 550, 600, 650, 700, 750, 800, 850, 900, 950, 1000, 1100, 또는 1200℃ 또는 이들의 임의 조합을 포함하는 약 400℃ 내지 약 1200℃의 온도에서 실행될 수 있다.
어닐링 가스는 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 20, 30, 35, 40, 45, 50, 55, 60, 65, 70, 75, 80, 85, 90, 100, 250, 275, 300, 400, 500, 600, 700, 800, 900, 또는 1000(sccm), 2, 3, 4, 5, 10, 15, 또는 20(slm), 또는 이들의 임의 조합을 포함하는, 약 0 slm 내지 약 20 slm의 유속을 가질 수 있다.
어닐링은 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 15, 20, 25, 30, 35, 40, 50, 60(초), 2, 3, 4, 5, 6, 7, 8, 9, 또는 10(분), 또는 이들의 임의 조합을 포함하는 약 1초 내지 약 10분 범위의 시간 동안 실행될 수 있다.
이 어닐링의 자외선 방사는 해리되는 분자의 결합 에너지에 적당하게 145, 147, 150, 155, 171, 172, 173, 175, 180, 185, 190 및 192 nm를 포함하는 약 145 nm 내지 약 192 nm의 파장을 포함할 수 있다. 방사는 단색 또는 다색일 수 있다.
자외선 방사는 0.5, 0.6, 0.7, 0.8, 0.9, 1, 1.1, 1.3, 1.5, 1.7, 1.9, 2, 3, 4, 5 W/㎠ 또는 이들의 임의 조합을 포함하는 약 5 mW/㎠ 내지 약 50 mW/㎠의 전력에서 동작하는 자외선 방사 소스로부터 발원(originate)할 수 있다. 하나 이상의 자외선 소스가 사용될 수 있다.
어닐링 및 질화는 동일 처리실에서 실행될 수 있고, 그 경우 적어도 하나의 퍼지 단계는 질화 후에 및 어닐링 전에 실행될 수 있다. 물론, 질화와 어닐링은 다 른 처리실에서 실행할 수 있다. 이 실시예에서, 막을 가진 기판은 주변 대기, 공기 등에 접촉되지 않고 하나의 처리실에서 다른 처리실로 이송될 수 있다.
RFN 포스트 어닐링
RFN 포스트 어닐링은, 대안적으로, 질소를 포함한 상류 분자 조성물을 가진 상류 어닐링 가스의 상류 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 산질화막을 노출시킴으로써 산질화막을 적절히 어닐링하고, 여기에서, 상기 상류 플라즈마 유도 해리는 무선 주파수(RF) 전력을 상류 어닐링 가스에 결합함으로써 발생된 플라즈마를 이용하는 것을 포함하며, 질소 라디칼은 층 방식(laminar manner)으로 표면을 횡단하여 유동한다.
어닐링은 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 20, 30, 40, 50, 60, 70, 80, 90, 100, 250, 500, 750, 1,000, 10,000, 20,000 mTorr 또는 이들의 임의 조합을 포함하는 약 1 mTorr 내지 약 20,000 mTorr의 압력에서 적절히 실행될 수 있다.
어닐링은 20, 30, 40, 50, 60, 70, 80, 90, 100, 200, 300, 400, 500, 550, 600, 650, 700, 750, 800, 850, 900, 950, 1000, 1100 또는 1200℃ 또는 이들의 임의 조합을 포함하는 약 20℃ 내지 약 1200℃의 기판 온도에서 적절히 실행될 수 있다.
어닐링은 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 15, 20, 25, 30, 35, 40, 50, 60(초), 2, 3, 4, 5, 6, 7, 8, 9, 10, 15 또는 20(분), 또는 이들의 임의 조합을 포함하는 약 1초 내지 약 25분 범위의 시간 동안 실행될 수 있다.
어닐링은 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 20, 30, 35, 40, 45, 50, 55, 60, 65, 70, 75, 80, 85, 90, 100, 250, 275, 300, 400, 500, 600, 700, 800, 900, 또는 1000(sccm), 2, 3, 4, 5, 10, 15, 또는 20(slm), 또는 이들의 임의 조합을 포함하는, 약 2 sccm 내지 약 20 slm의 N2 유속에서 N2하에 실행될 수 있다.
어닐링은 또한 다른 가스, 예를 들면, H2, Ar, He, Ne, Xe 또는 Kr 또는 이들의 임의 조합의 존재하에 실행될 수 있다. 상기 다른 가스의 유속은 100, 250, 275, 300, 400, 500, 600, 700, 800, 900, 또는 1000(sccm), 2, 3, 4, 5, 10, 15, 또는 20(slm), 또는 이들의 임의 조합을 포함하는, 약 100 sccm 내지 약 20 slm일 수 있다.
어닐링은 40, 50, 60, 70, 80, 90, 100, 200, 300, 400, 500, 600, 700, 800, 900, 또는 1000(kHz), 1.5, 2, 3, 또는 4(MHz) 또는 이들의 임의 조합을 포함하는 약 40 kHz 내지 약 4 MHz의 주파수를 가진 무선 주파수(RF) 전력을 상류 어닐링 가스와 결합함으로써 원격으로 발생된 플라즈마를 이용하여 실행될 수 있다.
장치
일 실시예는 산화막 또는 산질화막, 또는 산화막과 산질화막 위에 폴리실리콘, 비정질 실리콘, 또는 SiGe 층, 또는 이들의 임의 조합을 포함한 반도체 소자를 형성하는 것을 포함한다.
다른 실시예는 본 발명의 방법 및 시스템으로 반도체 또는 전자 소자를 제조하는 것을 포함한다.
처리는 습식 화학 세정 동안 형성된 얇은 산화물, 예를 들면 화학적 산화물 위에서, 또는 세정에 의해 형성된 베어(bare) Si 표면 위에서 수행될 수 있고, 여기에서 마지막 단계는 모든 산화물을 제거하기 위해 HF에 담그는 것(dip)이다.
다른 적당한 시스템 및 방법은 아래의 참조 문헌에 개시되어 있고, 각 참조 문헌의 전체 내용은 인용에 의해 여기에 독립적으로 통합된다.
JP 2001-012917(2001년 1월 22일 출원됨);
JP 2001-374631(2001년 12월 7일 출원됨);
JP 2001-374632(2001년 12월 7일 출원됨);
JP 2001-374633(2001년 12월 7일 출원됨);
JP 2001-401210(2001년 12월 28일 출원됨);
JP 2002-118477(2002년 4월 19일 출원됨);
US 2004/0142577 A1(2002년 1월 22일 출원됨); 및
US 2003/0170945 A1(2002년 12월 6일 출원됨);
본 발명은 전술한 실시예로 제한되는 것이 아니고, 본 발명의 범위 및 정신으로부터 벗어나지 않고 다른 방법으로 실시 또는 구체화될 수 있다.

Claims (87)

  1. 기판상에 산질화막을 형성하는 방법에 있어서,
    산화막을 형성하기 위해, 상기 기판의 표면을, 산소를 포함하는 적어도 하나의 분자 조성물을 포함하는 제1 처리 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼에 노출시킴으로써 상기 기판의 상기 표면을 산화시키는 단계와;
    산질화막을 형성하기 위해, 상기 산화막을, 복수의 슬릿을 가진 평면 안테나 부재를 통해 마이크로파 조사(irradiation)에 기초한 플라즈마를 이용하여, 질소를 포함한 적어도 하나의 분자 조성물을 포함하는 제2 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 노출시킴으로써 상기 산화막을 질화시키는 단계
    를 포함하는 산질화막 형성 방법.
  2. 제1항에 있어서, 상기 기판 표면은 실리콘 표면, 산화물 표면, 또는 실리콘 산화물 표면인 것인 산질화막 형성 방법.
  3. 제1항에 있어서, 제1 처리 가스의 분자 조성물은 O2, NO, N2O 또는 NO2, 또는 이들의 2개 이상의 임의 조합을 포함하고, H2, Ar, He, Ne, Xe 또는 Kr, 또는 이들의 임의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 가스를 선택적으로 포함하는 것인 산질화막 형성 방법.
  4. 제1항에 있어서, 상기 제1 처리 가스의 분자 조성물은 O2를 포함하고, 산소 라디칼은 O2의 자외선 방사 유도 해리로부터 생성된 것인 산질화막 형성 방법.
  5. 제1항에 있어서, 상기 산화막은 약 0.1 nm 내지 약 3 nm의 두께를 갖는 것인 산질화막 형성 방법.
  6. 제1항에 있어서, 상기 산화막은 약 0.2% 내지 약 4%의 두께 변화(σ)를 갖는 것인 산질화막 형성 방법.
  7. 제1항에 있어서, 상기 산소 라디칼이 기판 표면을 가로질러 상기 제1 처리 가스의 층류 내에 포함되도록, 상기 제1 처리 가스를 상기 기판 표면을 가로질러 흐르게 하는 단계를 더 포함하는 산질화막 형성 방법.
  8. 제1항에 있어서, 상기 기판을 약 1 rpm 내지 약 60 rpm의 속도로 상기 기판 표면의 평면 내에서 회전시키는 단계를 더 포함하는 산질화막 형성 방법.
  9. 제1항에 있어서, 상기 산화는 약 200℃ 내지 약 1000℃의 기판 온도에서 실행되는 것인 산질화막 형성 방법.
  10. 제1항에 있어서, 상기 산화는 약 1 mTorr 내지 약 30,000 mTorr의 압력에서 실행되는 것인 산질화막 형성 방법.
  11. 제1항에 있어서, 상기 제1 처리 가스의 분자 조성물은 O2를 포함하고, 상기 산화는 약 30 sccm 내지 약 5 slm의 O2 유속에서 실행되는 것인 산질화막 형성 방법.
  12. 제1항에 있어서, 상기 제1 처리 가스의 분자 조성물은 H2, Ar, He, Ne, Xe, Kr, 또는 이들의 임의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 제2 가스를 더 포함하고, 상기 제2 가스의 유속은 약 0 slm 내지 약 5 slm인 것인 산질화막 형성 방법.
  13. 제1항에 있어서, 상기 산화는 약 5초 내지 약 25분의 시간 동안 실행되는 것인 산질화막 형성 방법.
  14. 제1항에 있어서, 상기 자외선 방사 유도 해리의 자외선 방사는 172 nm 방사를 포함하는 것인 산질화막 형성 방법.
  15. 제1항에 있어서, 상기 자외선 방사 유도 해리의 상기 자외선 방사는 약 5 mW/㎠ 내지 약 50 mW/㎠의 전력에서 동작하는 자외선 방사 소스로부터 발원(originate)하는 것인 산질화막 형성 방법.
  16. 제1항에 있어서, 상기 자외선 방사 유도 해리의 상기 자외선 방사는 2개 이상의 자외선 방사 소스로부터 발원하는 것인 산질화막 형성 방법.
  17. 제1항에 있어서, 상기 산화시키는 단계 전에, 상기 기판 표면으로부터 자연 산화물을 제거하는 단계를 더 포함하는 산질화막 형성 방법.
  18. 제1항에 있어서, 상기 산화시키는 단계 전에, 습식 화학 세정에 의해 기판 상에 베어(bare) 실리콘 표면을 형성하는 단계, 세정 후 기판 표면을 HF와 접촉시킴으로써 기판 표면에 베어 실리콘 표면을 형성하는 단계, 또는 이들의 임의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 세정 단계를 실행하는 단계를 더 포함하는 산질화막 형성 방법.
  19. 제1항에 있어서, 상기 산화막은 식 SiO2를 갖는 것인 산질화막 형성 방법.
  20. 제1항에 있어서, 상기 제2 처리 가스의 분자 조성물은 N2를 포함하고, H2, Ar, He, Ne, Xe 또는 Kr, 또는 이들의 임의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 가스를 선택적으로 포함하는 것인 산질화막 형성 방법.
  21. 제1항에 있어서, 상기 제2 처리 가스의 분자 조성물은 N2와 H2를 포함하고, Ar, He, Ne, Xe 또는 Kr, 또는 이들의 임의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 가스를 선택적으로 포함하는 것인 산질화막 형성 방법.
  22. 제1항에 있어서, 상기 제2 처리 가스의 분자 조성물은 N2 또는 NH3, 또는 이들 모두를 포함하고, 상기 질소 라디칼은 N2 또는 NH3, 또는 이들 모두의 플라즈마 유도 해리로부터 생성되는 것인 산질화막 형성 방법.
  23. 제1항에 있어서, 상기 산질화막은 약 0.1 nm 내지 약 5 nm의 두께를 갖는 것인 산질화막 형성 방법.
  24. 제1항에 있어서, 상기 산질화막은 약 0.2% 내지 약 4%의 두께 변화(σ)를 갖는 것인 산질화막 형성 방법.
  25. 제1항에 있어서, 상기 기판을 약 1 rpm 내지 약 60 rpm의 속도로 상기 기판 표면의 평면 내에서 회전시키는 단계를 더 포함하는 산질화막 형성 방법.
  26. 제1항에 있어서, 상기 질화는 약 20℃ 내지 약 1000℃의 기판 온도에서 실행되는 것인 산질화막 형성 방법.
  27. 제1항에 있어서, 상기 질화는 약 1 mTorr 내지 약 30,000 mTorr의 압력에서 실행되는 것인 산질화막 형성 방법.
  28. 제1항에 있어서, 상기 제2 처리 가스의 분자 조성물은 N2를 포함하고, 상기 질화는 약 2 sccm 내지 약 5 slm의 N2 유속에서 실행되는 것인 산질화막 형성 방법.
  29. 제1항에 있어서, 상기 제2 처리 가스의 분자 조성물은 H2, Ar, He, Ne, Xe, Kr, 또는 이들의 임의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 제2 가스를 더 포함하고, 상기 제2 가스의 유속은 약 100 sccm 내지 약 5 slm인 것인 산질화막 형성 방법.
  30. 제1항에 있어서, 상기 질화는 약 5초 내지 약 25분의 시간 동안 실행되는 것인 산질화막 형성 방법.
  31. 제1항에 있어서, 상기 질화를 위한 상기 플라즈마는 약 3 eV 미만의 전자 온 도를 포함하는 것인 산질화막 형성 방법.
  32. 제1항에 있어서, 상기 질화를 위한 플라즈마는 약 1×1011 내지 약 1×1013의 밀도 및 약 ±3% 이하의 밀도 균일성을 갖는 것인 산질화막 형성 방법.
  33. 제1항에 있어서, 상기 산질화막은 약 20% 이하의 질소 농도를 갖는 것인 산질화막 형성 방법.
  34. 제1항에 있어서, 상기 플라즈마는 약 0.5 W/㎠ 내지 약 5 W/㎠의 마이크로파 출력에 의해 발생되는 것인 산질화막 형성 방법.
  35. 제1항에 있어서, 상기 마이크로파 조사는 약 300 MHz 내지 약 10 GHz의 마이크로파 주파수를 포함하는 것인 산질화막 형성 방법.
  36. 제1항에 있어서, 상기 평면 안테나 부재는 기판 표면의 면적보다 큰 그 표면상의 표면적을 갖는 것인 산질화막 형성 방법.
  37. 제1항에 있어서, 상기 산질화막은 식 SiON을 갖는 것인 산질화막 형성 방법.
  38. 제1항에 있어서, 상기 질화 단계는, 산화막 또는 산질화막을, 질소를 포함한 상류 분자 조성물(upstream molecular composition)을 포함하는 상류 처리 가스의 상류 플라즈마 유도 해리에 의해 형성된 제2 질소 라디칼에 노출시키는 제2 질화 단계를 더 포함하고, 상기 상류 플라즈마 유도 해리는 무선 주파수(RF) 전력을 상기 상류 처리 가스에 결합하여 발생된 플라즈마를 이용하는 단계를 포함하는 것인 산질화막 형성 방법.
  39. 제38항에 있어서, 상기 제2 질화 단계는, 상기 산화막을, 마이크로파 조사에 기초하여 제2 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 노출시키는 단계 전에 실행되는 것인 산질화막 형성 방법.
  40. 제39항에 있어서, 상기 제2 질화 단계는 제1 처리실에서 실행되고, 마이크로파 조사에 기초하여 제2 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 상기 산화막을 노출시키는 단계는 제1 처리실에서 또는 별도의 처리실에서 실행되는 것인 산질화막 형성 방법.
  41. 제38항에 있어서, 상기 제2 질화 단계는, 상기 산화막을, 마이크로파 조사에 기초하여 제2 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 노출시키는 단계 후에 실행되는 것인 산질화막 형성 방법.
  42. 제41항에 있어서, 마이크로파 조사에 기초하여 제2 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 상기 산화막을 노출시키는 상기 단계는 제1 처리실에서 실행되고, 상기 제2 질화 단계는 제1 처리실에서 또는 별도의 처리실에서 실행되는 것인 산질화막 형성 방법.
  43. 제38항에 있어서, 상기 제2 질화 단계는 마이크로파 조사에 기초하여 제2 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 상기 산화막을 노출시키는 단계와 동시에 실행되는 것인 산질화막 형성 방법.
  44. 제1항에 있어서, 상기 질화 단계는, 산화막 또는 산질화막을, 질소를 포함하는 상류 분자 조성물을 포함하는 상류 처리 가스의 상류 플라즈마 유도 해리에 의해 형성된 제2 질소 라디칼에 노출시키는 제2 질화 단계를 더 포함하고, 상기 상류 플라즈마 유도 해리는 무선 주파수(RF) 전력을 상기 상류 처리 가스에 결합하여 발생된 플라즈마를 이용하는 단계를 포함하며, 상기 제2 질화 단계는 약 1mTorr 내지 약 20,000 mTorr의 압력에서 실행되는 것인 산질화막 형성 방법.
  45. 제1항에 있어서, 상기 질화 단계는, 산화막 또는 산질화막을, 질소를 포함하는 상류 분자 조성물을 포함하는 상류 처리 가스의 상류 플라즈마 유도 해리에 의해 형성된 제2 질소 라디칼에 노출시키는 제2 질화 단계를 더 포함하고, 상기 상류 플라즈마 유도 해리는 무선 주파수(RF) 전력을 상기 상류 처리 가스에 결합하여 발 생된 플라즈마를 이용하는 단계를 포함하며, 상기 제2 질화 단계는 약 20℃ 내지 약 1200℃의 기판 온도에서 실행되는 것인 산질화막 형성 방법.
  46. 제1항에 있어서, 상기 질화 단계는, 산화막 또는 산질화막을, 질소를 포함하는 상류 분자 조성물을 포함하는 상류 처리 가스의 상류 플라즈마 유도 해리에 의해 형성된 제2 질소 라디칼에 노출시키는 제2 질화 단계를 더 포함하고, 상기 상류 플라즈마 유도 해리는 무선 주파수(RF) 전력을 상기 상류 처리 가스에 결합하여 발생된 플라즈마를 이용하는 단계를 포함하며, 상기 제2 질화 단계는 약 1초 내지 약 25분의 시간 동안 실행되는 것인 산질화막 형성 방법.
  47. 제1항에 있어서, 상기 질화 단계는, 산화막 또는 산질화막을, 질소를 포함하는 상류 분자 조성물을 포함하는 상류 처리 가스의 상류 플라즈마 유도 해리에 의해 형성된 제2 질소 라디칼에 노출시키는 제2 질화 단계를 더 포함하고, 상기 상류 플라즈마 유도 해리는 무선 주파수(RF) 전력을 상기 상류 처리 가스에 결합하여 발생된 플라즈마를 이용하는 단계를 포함하며, 상기 상류 분자 조성물은 약 2 sccm 내지 약 20 slm의 N2 유속에서 흐르는 N2 를 포함하는 것인 산질화막 형성 방법.
  48. 제1항에 있어서, 상기 질화 단계는, 질소를 포함하고 H2, Ar, He, Ne, Xe, Kr, 또는 이들의 임의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 제2 가스를 선택적으로 포함하는 상류 분자 조성물을 포함하는 상류 처리 가스의 상류 플라즈마 유도 해리에 의해 형성된 제2 질소 라디칼에 산화막 또는 산질화막을 노출시키는 제2 질화 단계를 더 포함하고, 상기 상류 플라즈마 유도 해리는 무선 주파수(RF) 전력을 상기 상류 처리 가스에 결합하여 발생된 플라즈마를 이용하는 단계를 포함하는 것인 산질화막 형성 방법.
  49. 제1항에 있어서, 상기 질화 단계는, 질소를 포함하고 H2, Ar, He, Ne, Xe, Kr, 또는 이들의 임의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 제2 가스를 포함하는 상류 분자 조성물을 포함하는 상류 처리 가스의 상류 플라즈마 유도 해리에 의해 형성된 제2 질소 라디칼에 산화막 또는 산질화막을 노출시키는 제2 질화 단계를 더 포함하고, 상기 상류 플라즈마 유도 해리는 무선 주파수(RF) 전력을 상기 상류 처리 가스에 결합하여 발생된 플라즈마를 이용하는 단계를 포함하며, 상기 제2 가스는 약 100 sccm 내지 약 20 slm의 유속을 갖는 것인 산질화막 형성 방법.
  50. 제1항에 있어서, 상기 질화 단계는, 질소를 포함하는 상류 분자 조성물을 포함하는 상류 처리 가스의 상류 플라즈마 유도 해리에 의해 형성된 제2 질소 라디칼에 산화막 또는 산질화막을 노출시키는 제2 질화 단계를 더 포함하고, 상기 상류 플라즈마 유도 해리는 약 40 kHz 내지 약 4 MHz의 주파수를 가진 무선 주파수(RF) 전력을 상기 상류 처리 가스에 결합하여 발생된 플라즈마를 이용하는 단계를 포함하는 것인 산질화막 형성 방법.
  51. 제1항에 있어서, 상기 산화 단계 및 질화 단계는 동일한 처리실에서 실행되는 것인 산질화막 형성 방법.
  52. 제1항에 있어서, 상기 산화 단계 및 상기 질화 단계는 동일한 처리실에서 실행되고, 적어도 하나의 퍼지(purging) 단계가 상기 산화 단계 후에 및 상기 질화 단계 전에 실행되는 것인 산질화막 형성 방법.
  53. 제1항에 있어서, 상기 산화 단계 및 상기 질화 단계는 다른 처리실에서 실행되는 것인 산질화막 형성 방법.
  54. 제1항에 있어서, 상기 산화 단계는 제1 처리실에서 실행되고, 상기 질화 단계는 제2 처리실에서 실행되며, 상기 기판은 공기와 접촉되지 않고 제1 처리실에서 제2 처리실로 이송되는 것인 산질화막 형성 방법.
  55. 제1항에 있어서, 상기 산질화막을 어닐링하는 단계를 더 포함하는 산질화막 형성 방법.
  56. 제1항에 있어서, 상기 산질화막을 약 5 mTorr 내지 약 800 Torr의 압력에서 어닐링하는 단계를 더 포함하는 산질화막 형성 방법.
  57. 제1항에 있어서, 상기 산질화막을 약 500℃ 내지 약 1200℃의 온도에서 어닐링하는 단계를 더 포함하는 산질화막 형성 방법.
  58. 제1항에 있어서, 상기 산질화막을 산소, 질소, H2, Ar, He, Ne, Xe, Kr, 또는 이들의 임의 조합을 포함하는 적어도 하나의 분자 조성물을 포함하는 어닐링 가스하에서 어닐링하는 단계를 더 포함하는 산질화막 형성 방법.
  59. 제1항에 있어서, 상기 산질화막을 N2 하에서 약 0 slm 내지 약 20 slm의 N2 유속으로 어닐링하는 단계를 더 포함하는 산질화막 형성 방법.
  60. 제1항에 있어서, 상기 산질화막을 O2 하에서 약 0 slm 내지 약 20 slm의 O2 유속으로 어닐링하는 단계를 더 포함하는 산질화막 형성 방법.
  61. 제1항에 있어서, 상기 산질화막을 약 1초 내지 약 10분의 시간 동안 어닐링하는 단계를 더 포함하는 산질화막 형성 방법.
  62. 제1항에 있어서, 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 질화 단계 및 상기 어닐링 단계는 동일한 처리실에서 실행되고, 적어도 하나의 퍼지 단계가 상기 질화 단계 후에 및 상기 어닐링 단계 전에 실행되는 것인 산질화막 형성 방법.
  63. 제1항에 있어서, 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 질화 단계 및 상기 어닐링 단계는 다른 처리실에서 실행되는 것인 산질화막 형성 방법.
  64. 제1항에 있어서, 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 질화 단계는 제1 처리실에서 실행되고 상기 어닐링 단계는 제2 처리실에서 실행되며, 상기 산질화막은 공기와 접촉되지 않고 제1 처리실에서 제2 처리실로 이송되는 것인 산질화막 형성 방법.
  65. 제1항에 있어서, 산소와 질소를 포함하는 적어도 하나의 분자 조성물을 포함하는 어닐링 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼 및 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하는 산질화막 형성 방법.
  66. 제1항에 있어서, O2, N2, NO, NO2 및 N2O, 또는 이들의 임의 조합으로 이루어진 그룹으로부터 선택된 산소와 질소를 포함하는 적어도 하나의 분자 조성물을 포함하는 어닐링 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼 및 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하는 산질화막 형성 방법.
  67. 제1항에 있어서, 산소와 질소 및 H2, Ar, He, Ne, Xe, 또는 Kr, 또는 이들의 임의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함하는 적어도 하나의 분자 조성물을 포함하는 어닐링 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼 및 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하는 산질화막 형성 방법.
  68. 제1항에 있어서, 산소와 질소를 포함하는 적어도 하나의 분자 조성물을 포함하는 어닐링 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼 및 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 어닐링 가스는, 산소 및 질소 라디칼이 산질화물 표면을 가로지르는 어닐링 가스의 층류에 포함되도록, 산질화물 표면을 가로질러 흐르는 것인 산질화막 형성 방법.
  69. 제1항에 있어서, 산소와 질소를 포함하는 적어도 하나의 분자 조성물을 포함하는 어닐링 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼 및 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 기판은 약 1rpm 내지 약 60 rpm의 속도로 상기 기판 표면의 평면 내에서 회전되는 것인 산질화막 형성 방법.
  70. 제1항에 있어서, 산소와 질소를 포함하는 적어도 하나의 분자 조성물을 포함하는 어닐링 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼 및 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 어닐링은 약 1 mTorr 내지 약 80,000 mTorr의 압력에서 실행되는 것인 산질화막 형성 방법.
  71. 제1항에 있어서, 산소와 질소를 포함하는 적어도 하나의 분자 조성물을 포함하는 어닐링 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼 및 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 어닐링은 약 400℃ 내지 약 1200℃의 온도에서 실행되는 것인 산질화막 형성 방법.
  72. 제1항에 있어서, 산소와 질소를 포함하는 적어도 하나의 분자 조성물을 포함하는 어닐링 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼 및 질 소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 어닐링 가스는 약 0 slm 내지 약 20 slm의 유속을 갖는 것인 산질화막 형성 방법.
  73. 제1항에 있어서, 산소와 질소를 포함하는 적어도 하나의 분자 조성물을 포함하는 어닐링 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼 및 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 어닐링은 약 1초 내지 약 10분의 시간 동안 실행되는 것인 산질화막 형성 방법.
  74. 제1항에 있어서, 산소와 질소를 포함하는 적어도 하나의 분자 조성물을 포함하는 어닐링 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼 및 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 자외선 방사 유도 해리의 자외선 방사는 약 145 nm 내지 약 192 nm 범위에 있는 자외선 방사를 포함하고, 단색 또는 다색인 것인 산질화막 형성 방법.
  75. 제1항에 있어서, 산소와 질소를 포함하는 적어도 하나의 분자 조성물을 포함하는 어닐링 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼 및 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 자외선 방사 유도 해리의 자외선 방사는 약 5 mW/㎠ 내지 약 50 mW/㎠의 전력으로 동작하는 자외선 방사 소스로부터 발원하는 것인 산질화막 형성 방법.
  76. 제1항에 있어서, 산소와 질소를 포함하는 적어도 하나의 분자 조성물을 포함하는 어닐링 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼 및 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 자외선 방사 유도 해리의 자외선 방사는 2개 이상의 자외선 방사 소스로부터 발원하는 것인 산질화막 형성 방법.
  77. 제1항에 있어서, 질소를 포함하는 상류 분자 조성물을 포함하는 상류 어닐링 가스의 상류 플라즈마 유도 해리에 의해 형성된 제2 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 상류 플라즈마 유도 해리는 무선 주파수(RF) 전력을 상기 상류 어닐링 가스에 결합하여 발생된 플라즈마를 이용하는 단계를 포함하는 것인 산질화막 형성 방법.
  78. 제1항에 있어서, 질소를 포함한 상류 분자 조성물을 포함하는 상류 어닐링 가스의 상류 플라즈마 유도 해리에 의해 형성된 제2 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 상류 플라즈마 유도 해리는 무선 주파수(RF) 전력을 상기 상류 어닐링 가스에 결합하여 발 생된 플라즈마를 이용하는 단계를 포함하며, 상기 어닐링은 상기 질화 단계와 동일한 처리실에서 또는 다른 처리실에서 실행되는 것인 산질화막 형성 방법.
  79. 제1항에 있어서, 질소를 포함하는 상류 분자 조성물을 포함하는 상류 어닐링 가스의 상류 플라즈마 유도 해리에 의해 형성된 제2 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 상류 플라즈마 유도 해리는 무선 주파수(RF) 전력을 상기 상류 어닐링 가스에 결합하여 발생된 플라즈마를 이용하는 단계를 포함하며, 상기 어닐링 단계는 약 1 mTorr 내지 약 20,000 mTorr의 압력에서 실행되는 것인 산질화막 형성 방법.
  80. 제1항에 있어서, 질소를 포함하는 상류 분자 조성물을 포함하는 상류 어닐링 가스의 상류 플라즈마 유도 해리에 의해 형성된 제2 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 상류 플라즈마 유도 해리는 무선 주파수(RF) 전력을 상기 상류 어닐링 가스에 결합하여 발생된 플라즈마를 이용하는 단계를 포함하며, 상기 어닐링 단계는 약 20℃ 내지 약 1200℃의 기판 온도에서 실행되는 것인 산질화막 형성 방법.
  81. 제1항에 있어서, 질소를 포함하는 상류 분자 조성물을 포함하는 상류 어닐링 가스의 상류 플라즈마 유도 해리에 의해 형성된 제2 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 상류 플 라즈마 유도 해리는 무선 주파수(RF) 전력을 상기 상류 어닐링 가스에 결합하여 발생된 플라즈마를 이용하는 단계를 포함하며, 상기 어닐링 단계는 약 1 초 내지 약 25분의 시간 동안 실행되는 것인 산질화막 형성 방법.
  82. 제1항에 있어서, 질소를 포함하는 상류 분자 조성물을 포함하는 상류 어닐링 가스의 상류 플라즈마 유도 해리에 의해 형성된 제2 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 상류 플라즈마 유도 해리는 무선 주파수(RF) 전력을 상기 상류 어닐링 가스에 결합하여 발생된 플라즈마를 이용하는 단계를 포함하며, 상기 어닐링 단계는 약 2 sccm 내지 약 20 slm의 N2 유속으로 흐르는 N2 하에 실행되는 것인 산질화막 형성 방법.
  83. 제1항에 있어서, 질소, 및 H2, Ar, He, Ne, Xe, 또는 Kr, 또는 이들의 임의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 제2 가스를 포함하는 상류 분자 조성물을 포함하는 상류 어닐링 가스의 상류 플라즈마 유도 해리에 의해 형성된 제2 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 상류 플라즈마 유도 해리는 무선 주파수(RF) 전력을 상기 상류 어닐링 가스에 결합하여 발생된 플라즈마를 이용하는 단계를 포함하는 것인 산질화막 형성 방법.
  84. 제1항에 있어서, 질소, 및 H2, Ar, He, Ne, Xe, 또는 Kr, 또는 이들의 임의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 제2 가스를 포함하는 상류 분자 조성물을 포함하는 상류 어닐링 가스의 상류 플라즈마 유도 해리에 의해 형성된 제2 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 상류 플라즈마 유도 해리는 무선 주파수(RF) 전력을 상기 상류 어닐링 가스에 결합하여 발생된 플라즈마를 이용하는 단계를 포함하며, 상기 제2 가스는 약 100 sccm 내지 약 20 slm의 유속을 갖는 것인 산질화막 형성 방법.
  85. 제1항에 있어서, 질소, 및 H2, Ar, He, Ne, Xe, 또는 Kr, 또는 이들의 임의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 제2 가스를 포함하는 상류 분자 조성물을 포함하는 상류 어닐링 가스의 상류 플라즈마 유도 해리에 의해 형성된 제2 질소 라디칼에 상기 산질화막을 노출시킴으로써 상기 산질화막을 어닐링하는 단계를 더 포함하고, 상기 상류 플라즈마 유도 해리는 약 40 kHz 내지 약 4 MHz의 주파수를 가진 무선 주파수(RF) 전력을 상기 상류 어닐링 가스에 결합하여 발생된 플라즈마를 이용하는 것을 포함하는 것인 산질화막 형성 방법.
  86. 제1항에 있어서, 폴리실리콘, 비정질 실리콘 및 SiGe, 또는 이들의 임의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나를 산화막 상 또는 산질화막 상 또는 양쪽 모두 상에 형성하는 단계를 더 포함하는 산질화막 형성 방법.
  87. 제1항의 방법을 포함하는 반도체 또는 전자 소자 제조 방법.
KR1020077025080A 2005-03-30 2006-02-16 산질화물층 형성 방법 및 시스템 KR20080003383A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/093,260 2005-03-30
US11/093,260 US7501352B2 (en) 2005-03-30 2005-03-30 Method and system for forming an oxynitride layer

Publications (1)

Publication Number Publication Date
KR20080003383A true KR20080003383A (ko) 2008-01-07

Family

ID=37073778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077025080A KR20080003383A (ko) 2005-03-30 2006-02-16 산질화물층 형성 방법 및 시스템

Country Status (6)

Country Link
US (1) US7501352B2 (ko)
JP (1) JP4995807B2 (ko)
KR (1) KR20080003383A (ko)
CN (1) CN101151718A (ko)
TW (1) TW200641997A (ko)
WO (1) WO2006107415A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3746968B2 (ja) * 2001-08-29 2006-02-22 東京エレクトロン株式会社 絶縁膜の形成方法および形成システム
KR100887270B1 (ko) 2004-10-28 2009-03-06 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법 및 플라즈마 처리 장치
KR20070110748A (ko) * 2006-05-15 2007-11-20 주식회사 하이닉스반도체 커패시터 형성 방법
JP2010021378A (ja) * 2008-07-11 2010-01-28 Tokyo Electron Ltd シリコン酸窒化膜の形成方法および形成装置
JP2012079785A (ja) * 2010-09-30 2012-04-19 Tokyo Electron Ltd 絶縁膜の改質方法
US20120083127A1 (en) * 2010-09-30 2012-04-05 Tokyo Electron Limited Method for forming a pattern and a semiconductor device manufacturing method
US10636650B2 (en) * 2018-01-15 2020-04-28 Applied Materials, Inc. Argon addition to remote plasma oxidation

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6227573A (ja) 1985-07-30 1987-02-05 Yasuo Tarui 光化学反応装置
JPS62237729A (ja) 1986-04-08 1987-10-17 Toshiba Corp シリコン酸化物のドライエツチング方法
US4919077A (en) 1986-12-27 1990-04-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor producing apparatus
JPS63204616A (ja) 1987-02-19 1988-08-24 Fujitsu Ltd 反応チヤンバ−の洗浄方法
EP0299246A1 (en) 1987-07-16 1989-01-18 Texas Instruments Incorporated Processing apparatus and method
JPH02308536A (ja) 1989-05-23 1990-12-21 Sony Corp Ｅｃｒプラズマ装置とこれを用いた薄膜形成方法
JP2814021B2 (ja) 1990-07-09 1998-10-22 三菱電機株式会社 半導体基板表面の処理方法
JP2734197B2 (ja) 1990-11-21 1998-03-30 富士電機株式会社 気相成長装置
US5217559A (en) 1990-12-10 1993-06-08 Texas Instruments Incorporated Apparatus and method for in-situ deep ultraviolet photon-assisted semiconductor wafer processing
JPH04274317A (ja) 1991-03-01 1992-09-30 Nippon Telegr & Teleph Corp <Ntt> 薄膜形成方法およびその装置
JPH0513756A (ja) 1991-07-03 1993-01-22 Matsushita Electric Ind Co Ltd Ｍｉｓ型半導体装置およびその製造方法
EP0661385A1 (en) 1991-08-19 1995-07-05 OHMI, Tadahiro Method for forming oxide film
JP2989063B2 (ja) 1991-12-12 1999-12-13 キヤノン株式会社 薄膜形成装置および薄膜形成方法
US5215588A (en) 1992-01-17 1993-06-01 Amtech Systems, Inc. Photo-CVD system
JPH0729827A (ja) 1993-07-13 1995-01-31 Kawasaki Steel Corp 半導体基板の製造方法および装置
DE4425830C2 (de) 1993-10-28 1996-08-08 Daimler Benz Aerospace Ag Aktivierbares energieabsorbierendes Bauteil
US5518542A (en) 1993-11-05 1996-05-21 Tokyo Electron Limited Double-sided substrate cleaning apparatus
JP3234091B2 (ja) 1994-03-10 2001-12-04 株式会社日立製作所 表面処理装置
JPH07253677A (ja) 1994-03-16 1995-10-03 Mitsubishi Electric Corp 光オゾンアッシャ，光アッシング方法，及び半導体装置の製造方法
US5454589A (en) 1994-08-18 1995-10-03 Morton International, Inc. Inflatable air cell protective device
JPH0878338A (ja) 1994-09-05 1996-03-22 Fujitsu Ltd 半導体の製造装置
US6013553A (en) 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
JP3500050B2 (ja) 1997-09-08 2004-02-23 東京エレクトロン株式会社 不純物除去装置、膜形成方法及び膜形成システム
JPH11150111A (ja) 1997-11-19 1999-06-02 Sony Corp 成膜方法及び成膜装置
US6187133B1 (en) 1998-05-29 2001-02-13 Applied Materials, Inc. Gas manifold for uniform gas distribution and photochemistry
JP2000031060A (ja) 1998-07-10 2000-01-28 Hitachi Cable Ltd Ｉｉｉ−ｖ族化合物半導体気相エピタキシャル成長方法及び成長装置
DE19835705A1 (de) 1998-08-07 2000-02-10 Bayerische Motoren Werke Ag Karosserie für ein Fahrzeug
US6095085A (en) 1998-08-20 2000-08-01 Micron Technology, Inc. Photo-assisted remote plasma apparatus and method
US6274467B1 (en) 1999-06-04 2001-08-14 International Business Machines Corporation Dual work function gate conductors with self-aligned insulating cap
JP2001012917A (ja) 1999-07-01 2001-01-19 Nkk Corp コイル位置検出装置
DE10014868A1 (de) 2000-03-24 2001-09-27 Sms Demag Ag Verfahren und Einrichtung zum Schmelztauchbeschichten von Metallsträngen, insbesondere von Stahlband
US6451713B1 (en) 2000-04-17 2002-09-17 Mattson Technology, Inc. UV pretreatment process for ultra-thin oxynitride formation
US6444592B1 (en) 2000-06-20 2002-09-03 International Business Machines Corporation Interfacial oxidation process for high-k gate dielectric process integration
JP4731694B2 (ja) * 2000-07-21 2011-07-27 東京エレクトロン株式会社 半導体装置の製造方法および基板処理装置
JP2002118477A (ja) 2000-10-06 2002-04-19 Vertex Standard Co Ltd Ｓｓｂ送信機
US6933248B2 (en) 2000-10-19 2005-08-23 Texas Instruments Incorporated Method for transistor gate dielectric layer with uniform nitrogen concentration
JP2002170825A (ja) 2000-11-30 2002-06-14 Nec Corp 半導体装置及びｍｉｓ型半導体装置並びにその製造方法
EP1361605A4 (en) * 2001-01-22 2006-02-15 Tokyo Electron Ltd METHOD FOR PRODUCING MATERIAL OF AN ELECTRONIC COMPONENT
US20020146914A1 (en) 2001-04-06 2002-10-10 Kuo-Tai Huang In-situ steam generation process for nitrided oxide
JP2002353995A (ja) 2001-05-25 2002-12-06 Nippon Telegr & Teleph Corp <Ntt> 光アクセス通信方法、光アクセスネットワークシステム及びセンター側装置
US6780719B2 (en) * 2001-06-20 2004-08-24 Texas Instruments Incorporated Method for annealing ultra-thin, high quality gate oxide layers using oxidizer/hydrogen mixtures
US6426305B1 (en) 2001-07-03 2002-07-30 International Business Machines Corporation Patterned plasma nitridation for selective epi and silicide formation
JP4369091B2 (ja) * 2001-07-18 2009-11-18 東京エレクトロン株式会社 基板処理方法
JP4078370B2 (ja) 2001-12-07 2008-04-23 東京エレクトロン株式会社 基板処理装置
JP3770870B2 (ja) 2001-12-07 2006-04-26 東京エレクトロン株式会社 基板処理方法
KR100641762B1 (ko) 2001-12-07 2006-11-06 동경 엘렉트론 주식회사 절연막의 질화 방법, 반도체 장치 및 반도체 장치의 제조방법, 기판 처리 장치 및 기판 처리 방법
US20030124873A1 (en) 2001-12-28 2003-07-03 Guangcai Xing Method of annealing an oxide film
JP4102072B2 (ja) 2002-01-08 2008-06-18 株式会社東芝 半導体装置
US6706643B2 (en) 2002-01-08 2004-03-16 Mattson Technology, Inc. UV-enhanced oxy-nitridation of semiconductor substrates
US6774040B2 (en) 2002-09-12 2004-08-10 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
EP1568075A4 (en) 2002-11-08 2007-01-03 Aviza Tech Inc NITRURATION OF DIELECTRICS WITH A HIGH K CONSTATANT
US7087537B2 (en) 2004-03-15 2006-08-08 Sharp Laboratories Of America, Inc. Method for fabricating oxide thin films
US7235440B2 (en) * 2003-07-31 2007-06-26 Tokyo Electron Limited Formation of ultra-thin oxide layers by self-limiting interfacial oxidation

Also Published As

Publication number Publication date
JP2008535243A (ja) 2008-08-28
JP4995807B2 (ja) 2012-08-08
US7501352B2 (en) 2009-03-10
TW200641997A (en) 2006-12-01
WO2006107415A1 (en) 2006-10-12
CN101151718A (zh) 2008-03-26
US20060228902A1 (en) 2006-10-12

Similar Documents

Publication Publication Date Title
KR20080002908A (ko) 고유전율의 유전체층 형성 방법 및 시스템
US20070066084A1 (en) Method and system for forming a layer with controllable spstial variation
US20070065593A1 (en) Multi-source method and system for forming an oxide layer
JP5219815B2 (ja) 引張応力を有するシリコン酸窒化膜を形成する方法
US8025931B2 (en) Film formation apparatus for semiconductor process and method for using the same
US7524769B2 (en) Method and system for removing an oxide from a substrate
US8080477B2 (en) Film formation apparatus and method for using same
US8394200B2 (en) Vertical plasma processing apparatus for semiconductor process
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
WO2010038900A1 (ja) 酸化珪素膜、酸化珪素膜の形成方法、および、プラズマｃｖｄ装置
KR20080003383A (ko) 산질화물층 형성 방법 및 시스템
JP2004349546A (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
KR20090094033A (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
US7807586B2 (en) Method of forming a stressed passivation film using a non-ionizing electromagnetic radiation-assisted oxidation process
US8119540B2 (en) Method of forming a stressed passivation film using a microwave-assisted oxidation process
US7517812B2 (en) Method and system for forming a nitrided germanium-containing layer using plasma processing
US7517814B2 (en) Method and system for forming an oxynitride layer by performing oxidation and nitridation concurrently
US7517818B2 (en) Method for forming a nitrided germanium-containing layer using plasma processing
US20070039924A1 (en) Low-temperature oxide removal using fluorine
WO2004017396A1 (ja) 半導体基体上の絶縁膜を形成する方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid