JP4995807B2 - 酸窒化層を形成する方法及びシステム - Google Patents

酸窒化層を形成する方法及びシステム Download PDF

Info

Publication number
JP4995807B2
JP4995807B2 JP2008504042A JP2008504042A JP4995807B2 JP 4995807 B2 JP4995807 B2 JP 4995807B2 JP 2008504042 A JP2008504042 A JP 2008504042A JP 2008504042 A JP2008504042 A JP 2008504042A JP 4995807 B2 JP4995807 B2 JP 4995807B2
Authority
JP
Japan
Prior art keywords
upstream
plasma
nitrogen
annealing
oxynitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008504042A
Other languages
English (en)
Other versions
JP2008535243A5 (ja
JP2008535243A (ja
Inventor
真信 井下田
ワイダ，コリー
オメーラ，デイヴィッド，エル
シアー，クリステン
俊治 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2008535243A publication Critical patent/JP2008535243A/ja
Publication of JP2008535243A5 publication Critical patent/JP2008535243A5/ja
Application granted granted Critical
Publication of JP4995807B2 publication Critical patent/JP4995807B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/34—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases more than one element being applied in more than one step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は概して、エレクトロニクス素子の製造に適した方法及びシステム、並びにエレクトロニクス素子に用いられる材料に関する。
欧州特許出願第１４５３０８３号明細書 欧州特許出願第１３６１６０５号明細書 特開２００１−０１２９１７号明細書 特開２００１−３７４６３１号明細書 特開２００１−３７４６３２号明細書 特開２００１−３７４６３３号明細書 特開２００１−４０１２１０号明細書 特開２００２−１１８４７７号明細書 米国特許出願公開第２００４／０１４２５７７号明細書 米国特許出願公開第２００３／０１７０９４５号明細書
本発明は概して、基板上に酸窒化膜を成膜する方法を供する。基板表面は、紫外（ＵＶ）放射線によって誘起される第１プロセスガスの分解によって生成される酸素ラジカルに曝露される。第１プロセスガスは表面上に酸化膜を形成する酸素を有する少なくとも１の分子組成物を有する。酸化膜は、プラズマによって誘起される第２プロセスガスの分解によって生成される窒素ラジカルに曝露される。第２プロセスガスは窒素を有する少なくとも１の分子組成物を有する。窒素は複数のスリットを有する平面アンテナ部によるマイクロ波照射に基づくプラズマに用いられ、それによって酸化膜を窒化しかつ酸窒化膜が形成される。
ＵＶＯ ２ 酸化
図１は、基板上に酸窒化層を形成する処理システム１を図示している。たとえば基板はシリコン基板を有して良く、酸窒化層は基板の酸化及び窒化を介して形成される酸窒化シリコンを有して良い。その基板表面は、シリコン表面、酸化物表面又はシリコン酸化物表面であって良い。
処理システム１は、酸素含有分子組成物を基板へ導入するように備えられた酸化システム１０、及び窒素含有分子組成物を基板へ導入するように備えられた窒化システム２０を有する。それに加えて処理システム１は制御装置３０を有し、その制御装置３０は、酸化システム１０及び窒化システム２０と結合し、かつその酸化システム１０及び窒化システム２０内で実行される（複数の）プロセスの監視、調節又は制御のうちの少なくとも１を実行するように備えられている。たとえ酸化システム１０及び窒化システム２０が別個のモジュールとして図１に図示されているとしても、これらは同一モジュールを有して良い。
一の実施例に従うと、図２は酸化プロセスを実行するプロセスシステムの概略図を示している。処理システム１０１はプロセスチャンバ１１０を有し、そのプロセスチャンバ１１０は、シリコン（Ｓｉ）表面を有する基板を支持するように備えられた基板ホルダ１２０を有する。プロセスチャンバ１１０は、基板１２５を電磁波放射線に曝露するための電磁波放射線集合体１３０をさらに有する。それに加えて処理システム１０１は、電磁波放射線集合体１３０と結合する電源１５０、並びに、基板ホルダと結合して基板１２５の温度の上昇及び制御を行うように備えられている基板温度制御システム１６０を有する。ガス供給システム１４０はプロセスチャンバ１１０と結合して、そのプロセスチャンバ１１０へプロセスガスを導入するように備えられている。たとえば酸化プロセスでは、プロセスガスは、たとえばＯ２、ＮＯ、ＮＯ２又はＮ２Ｏのような酸素含有ガスを有して良い。そのプロセスガスは、約３０ｓｃｃｍから約５ｓｌｍの流速で導入されて良い。この流速の範囲は、３０、３５、４０、４５、５０、５５、６０、６５、７０、７５、８０、８５、９０、１００、２５０、２７５、３００、４００、５００、６００、７００、８００、９００若しくは１０００（ｓｃｃｍ）、２、３、４若しくは５（ｓｌｍ）、又はこれらの結合値を含む。それに加えて（図示されてはいないが）、パージガスがプロセスチャンバ１１０へ導入されても良い。パージガスは、窒素のような不活性ガス又は希ガス（つまりヘリウム、ネオン、アルゴン、キセノン、クリプトン）を有して良い。パージガスの流速は、約０ｓｌｍから約５ｓｌｍであって良い。この流速の範囲は、１、２、３、４、５、６、７、８、９、１０、２０、３０、３５、４０、４５、５０、５５、６０、６５、７０、７５、８０、８５、９０、１００、２５０、２７５、３００、４００、５００、６００、７００、８００、９００若しくは１０００（ｓｃｃｍ）、２、３、４若しくは５（ｓｌｍ）、又はこれらの結合値を含む。
電磁波放射線集合体１３０はたとえば、紫外（ＵＶ）放射線源を有する。ＵＶ源は単色であって良いし、又は多色であっても良い。それに加えてＵＶ源は、プロセスガスつまりＯ２を分解するのに十分な波長の放射線を発生させるように備えられて良い。一の実施例では、紫外放射線は、約１４５ｎｍから約１９２ｎｍの波長を有して良い。この波長の範囲は、分解される分子の結合エネルギーに対して適当な値として、１４５、１４７、１５０、１５５、１７１、１７２、１７３、１７５、１８０、１８５、１９０、１９２ｎｍを有する。電磁波放射線集合体１３０は、約５ｍＷ／ｃｍ２から約５０ｍＷ／ｃｍ２の出力で動作して良い。この出力の範囲は、５、６、７、８、９、１０、１１、１３、１５、１７、１９、２０、３０、４０、５０ｍＷ／ｃｍ２又はこれらの結合値を含む。電磁波放射線集合体１３０は、１、２、３、４又はそれ以上の放射線源を有して良い。その線源は、ランプ若しくはレーザー又はこれらの結合を有して良い。
さらに図２を参照すると、処理システム１は、２００ｍｍ基板、３００ｍｍ基板、又はより大きな基板を処理するように備えられて良い。実際、当業者が理解しているように、プロセスシステムは、基板、ウエハ又はＬＣＤｓを、その大きさに関係なく処理できるように備えることが意図されている。従って本発明の態様が半導体基板のプロセスに関連づけて述べられているとはいえ、本発明はそれのみに限定されない。
再度図２を参照すると、処理システム１０１は基板温度制御システム１６０を有する。その基板温度制御システム１６０は、基板ホルダ１２０と結合して、基板１２５の温度を上昇及び制御するように備えられている。基板温度制御システム１６０は、温度制御素子を有して良い。温度制御素子とはたとえば、抵抗加熱素子又は熱電ヒーター／クーラーを有することができる加熱システムである。それに加えて基板温度制御システム１６０は、再循環冷却流を有する冷却システムを有して良い。その再循環冷却流は、基板ホルダ１２０から熱を受け取り、かつ熱を熱交換システム（図示されていない）へ送る。又その再循環冷却流は、加熱するときには、熱を熱交換システムから送り込む。さらに基板温度制御システム１６０は、プロセスチャンバ１１０のチャンバ壁に設けられた温度制御素子、及び処理システム１０１内部の他の如何なる構成部品をも有して良い。
基板１２５と基板ホルダ１２０との間の熱輸送を改善するため、基板ホルダ１２０は、機械的に固定するシステム又は電気的に固定するシステムを有して良い。それにより、基板１２５は基板ホルダ１２０の上側表面へ固定される。さらに基板１２５と基板ホルダ１２０との間のガスギャップによる熱伝導を改善するため、基板ホルダ１２０は、基板１２５の背面へガスを導入するように備えられている基板背面ガス供給システムをさらに有して良い。係るシステムは、基板温度を昇温又は降温させるような温度制御が必要なときに、利用されて良い。たとえば基板背面ガスシステムは、２領域ガス供給システムを有して良い。ここでヘリウムガスギャップ圧は、基板１２５の中心から端部の間で独立して変化して良い。
さらに、プロセスチャンバ１１０は、ダクト１３８を介して真空排気システム１３４及びバルブ１３６を有する圧力制御システム１３２とさらに結合する。真空排気システム１３４は、プロセスチャンバ１１０を制御可能な状態で、基板１２５上への薄膜形成並びに第１プロセス材料及び第２プロセス材料の利用に適した圧力になるまで真空排気するように備えられている。
真空排気システム１３４は、最大で毎秒約５０００リットル（以上）の速度で排気する能力を有するターボ分子ポンプ（ＴＭＰ）を有して良い。バルブ１３６は、チャンバ圧力を絞るゲートバルブを有して良い。従来のプラズマプロセス装置では、毎秒約５００から３０００リットルの排気速度を有するＴＭＰが一般には用いられる。しかもチャンバ圧力を監視する装置（図示されていない）は、プロセスチャンバ１１０と結合して良い。圧力測定装置はたとえば、ＭＫＳインスツルメンツから販売されている６２８Ｂ型のバラトロン絶対圧キャパシタンスマノメータであって良い。
それに加えて処理システム１０１は、プロセスチャンバ１１０と結合する制御装置１７０、基板ホルダ１２０、電磁波放射線集合体１３０、電源１５０及び基板温度制御システム１６０を有する。あるいはその代わりに又はそれに加えて、制御装置１７０は１以上のさらに別な制御装置／コンピュータ（図示されていない）と結合して良く、制御装置１７０は、別な制御装置／コンピュータからのセットアップ及び／又は設定情報を得ることができる。
図２では、単一のプロセス構成要素（１１０、１２０、１３０、１５０、１６０及び１７０）が図示されているが、これは本発明にとって必須ではない。処理システム１は、独立したプロセス構成要素に加えて、如何なる数のプロセス構成要素を有して良い。そのプロセス構成要素は、それと関連する如何なる数の制御装置を有しても良い。制御装置１７０は、如何なる数のプロセス構成要素を設定するのに用いられても良い。制御装置１７０は、プロセス構成要素からのデータを、収集し、供し、処理し、保存し、及び表示して良い。たとえば制御装置１７０は、グラフィックユーザーインターフェース（ＧＵＩ）構成要素（図示されていない）を有して良い。そのＧＵＩは使いやすいインターフェースを供することができる。そのインターフェースによって、ユーザーは１以上のプロセス構成要素を監視及び／又は制御することが可能とする。
さらに図２を参照すると、制御装置１７０は、マイクロプロセッサ、メモリ、及びデジタルＩ／Ｏポートを有して良い。そのデジタルＩ／Ｏポートは、処理システム１０１への入力を送りかつ活性化させ、及び処理システム１０１からの出力を監視するのに十分な制御電圧を発生させる能力を有する。たとえばプロセスを実行するためのプロセスレシピに従って、メモリ中に保存されるプログラムは、処理システム１０１に係る上述の構成要素への入力を活性化させるのに利用されて良い。制御装置１７０の一例は、デルコーポレーションから販売されているデル・プレシジョン・ワークステーション（ＤＥＬＬ ＰＲＥＣＩＳＩＯＮ ＷＯＲＫＳＴＡＴＩＯＮ ６１０ＴＭ）である。
制御装置１７０は、処理システム１０１に対して局所的に設けられても良いし、又は処理システム１０１に対して遠くに設けられても良い。たとえば制御装置１７０は、直接接続、イントラネット、インターネット、及びワイヤレス接続のうちの少なくとも１を用いて、処理システム１０１とデータのやり取りをして良い。制御装置１７０は、たとえば顧客の側（つまり素子メーカー等）でイントラネットと接続して良いし、又は、たとえば装置供給元（つまり装置製造メーカー）の側でイントラネットと接続しても良い。それに加えてたとえば、制御装置１６０はインターネットと接続して良い。さらに、別なコンピュータ（つまり制御装置、サーバ等）は、たとえば直接接続、イントラネット、インターネット、及びワイヤレス接続のうちの少なくとも１を介してデータのやり取りをする制御装置１７０へアクセスして良い。当業者には明らかなように、制御装置１７０は、ワイヤレス接続を介して処理システム１０１とデータ交換して良い。
プロセス条件はさらに、約０℃から約１０００℃までの間の基板温度を有して良い。あるいはその代わりに、基板温度は約２００℃から約７００℃の間であって良い。よって酸化は、２００、２２５、２５０、２７５、３００、３２５、３５０、３７５、４００、４５０、５００、５５０、６００、６５０、７００、７５０、８００、８５０、９００、９５０若しくは１０００℃、又はこれらの結合値である基板温度で実行されて良い。
プロセスチャンバ１１０内の圧力はたとえば、約１ｍＴｏｒｒから約３００００ｍＴｏｒｒの間で維持されて良い。あるいはその代わりに、圧力は約２０ｍＴｏｒｒから約１０００ｍＴｏｒｒの間で維持されても良い。またその代わりに、圧力は約５０ｍＴｏｒｒから約５００ｍＴｏｒｒの間で維持されても良い。よって酸化は、約１ｍＴｏｒｒから約３００００ｍＴｏｒｒの圧力で実行されて良い。この圧力の範囲は、１、２、３、４、５、６、７、８、９、１０、２０、３０、４０、５０、６０、７０、８０、９０、１００、２５０、５００、７５０、１０００、１００００、２００００若しくは３００００ｍＴｏｒｒ又はこれらの結合値である圧力を含む。
図３は、本発明の別な実施例に従ったプロセスシステムの概略図である。プロセスシステム２００は、ヒーター２２４が備えられた基板ホルダ２２０を内部に設けるプロセスチャンバ２１０を有する。ヒーター２２４は基板１２５の温度を上昇させるように備えられている抵抗加熱ヒーターであって良い。あるいはその代わりにヒーター２２４は、ランプヒーター又は他の型のヒーターであって良い。さらにプロセスチャンバ２１０は、該プロセスチャンバ２１０の底部及び真空ポンプ２３４と接続する排出ライン２３８を有する。基板ホルダ２２０は、駆動機構（図示されていない）によって回転して良い。基板は、その基板表面内を、約１ｒｐｍから約６０ｒｐｍの速度で回転して良い。その速度範囲は、１、２、３、４、５、６、７、８、９、１０、１１、１２、１３、１４、１５、１６、１７、１８、１９、２０、３０、４０、５０、若しくは６０ｒｐｍ又はこれらの結合値である速度を含む。
プロセスチャンバ２１０は、基板１２５の上にプロセス空間２４５を有する。被処理基板１２５の金属汚染を抑制するため、プロセスチャンバ２１０の内側表面は、石英で作られた内側ライナ２１２を有する。
基板１２５にわたってプロセスガスを流すため、プロセスチャンバ２１０は、排出ライン２３８と反対側に位置するノズル２４２を有するガスライン２４０を有する。プロセスガスは、層流でプロセス空間２４５内の基板１２５を交差して、排出ライン２３８によってプロセスチャンバ２１０から排気される。リモートプラズマ源２５２は、基板１２５から離れていてかつ基板１２５の上流でプラズマを発生させるのに適しているガス吸入口２５０と接続する。
一例では、基板１２５は、石英窓２３２を介してノズル２４２と基板１２５との間であるプロセス空間２４５へ進む光を放出する紫外放射線源２３０からの紫外放射線に曝露されて良い。あるいはその代わりに、紫外放射線源２３０及び石英窓２３２が基板１２５全体をカバーして良い。
さらに図３を参照すると、制御装置２７０は、マイクロプロセッサ、メモリ、及びデジタルＩ／Ｏポートを有して良い。そのデジタルＩ／Ｏポートは、処理システム１０１への入力を送りかつ活性化させ、及び処理システム１０１からの出力を監視するのに十分な制御電圧を発生させる能力を有する。しかも制御装置２７０は、プロセスチャンバ２１０、ポンプ２３４、ヒーター２２４、紫外放射線源２３０及びリモートプラズマ源２５２と結合して、これらとデータを交換する。制御装置２７０はＵＮＩＸベースのワークステーションとして実装されて良い。あるいはその代わりに、制御装置２７０は汎用コンピュータ、デジタル信号処理システム等として実装されて良い。
酸化を行う前に、基板表面を洗浄する、すなわち基板表面から酸素を除去することが望ましいと考えられる。これは、湿式化学洗浄を含む１以上の洗浄工程若しくは洗浄に続いて基板表面とＨＦとを接触させることでその基板表面上にベアシリコン表面を形成する工程、又はこれら両方の工程によって実現されて良い。
続いて基板１２５は、基板ホルダ１２０（図１）又は２２０（図２）上に設けられる。続いてプロセスチャンバ１１０又は２１０内の条件（圧力、温度、基板回転等）は、所望の値にされる。従って酸素含有分子組成物が、ガス供給システム１４０又はノズル２４２を介して、プロセスチャンバ１１０又は２１０へ導入される。電磁波放射線集合体１３０又は２３０は励起されることで、プロセスガスから酸素ラジカルを生成する。図３の実施例では、酸素ラジカルの分布は、酸素含有分子組成物を吸入口２５０へ供給することによって増大させることが可能である。酸素ラジカルは、ガスがリモートプラズマ源２５２を通り抜けることで生成され、プロセスチャンバ２１０へ導入される。
酸素ラジカルは基板１２５の表面に結合することで、その基板表面は酸化される。表面組成はＳｉＯ２であって良い。
酸化は、約５秒から約２５分の時間で実行されて良い。この時間の範囲は、５、１０、１５、２０、２５、３０、３５、４０、５０、６０（秒）、２、３、４、５、６、７、８、９、１０、１５、２０、２５（分）又はこれらの結合値である時間を含む。
酸化膜は、約０．１ｎｍから約３ｎｍの厚さを有して良い。この厚さの範囲は、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２、２．１、２．２、２．３、２．４、２．５、２．６、２．７、２．８、２．９又は３．０ｎｍを含む。酸化膜は、約０．２％から約４％の厚さ偏差σを有して良い。この偏差の範囲は、０．２、０．３、０．５、０．７、０．９、１、２、３又は４％を含む。
図２又は図３の実施例についての上述のプロセス条件又は特徴は、他の実施例にも適用されて良い。特に上述した条件の代替としては、次の条件が用いられて良い。
Figure 0004995807
 紫外（ＵＶ）放射線源を有する他の適切なプロセスシステム及びそれを用いる方法については、特許文献１で説明されている。
窒化
図４は、本発明の実施例に従った窒化プロセス用スロット型平面アンテナ（ＳＰＡ）プラズマ源を有するプラズマプロセスシステムの単純化されたブロック図である。プラズマプロセスシステム４００によって生成されるプラズマは、低電子温度（約１．５ｅＶ未満）でかつ高プラズマ密度（たとえば約１＊１０１２／ｃｍ３）であることを特徴とする。その特徴のため、本発明に従った損傷のないゲートスタックのプロセスが可能となる。プラズマプロセスシステム４００はたとえば、東京エレクトロン株式会社のＴＲＩＡＳ（商標）ＳＰＡプロセスシステムであって良い。プラズマプロセスシステム４００は、該システム４００上部に開口部４５１を有するプロセスチャンバ４５０を有する。その開口部４５１は基板１２５よりも大きい。石英又は窒化アルミニウム又は酸化アルミニウムでつくられた円柱状の誘電性上部板４５４が開口部４５１を覆うように供される。ガスライン４７２は、上部板４５４の下に位置するプロセスチャンバ４５０上部の側壁内に位置する。一例では、ガスライン４７２の数は１６であって良い（図４ではそのうちの２のみ図示している）。あるいはその代わりに、様々な数のガス供給ライン４７２が用いられて良い。ガスライン４７２はプロセスチャンバ４５０の周囲に配置されて良いが、このことは本発明にとって必須ではない。プロセスガスは、ガスライン４７２からプロセスチャンバ４５０内のプラズマ領域４５９へ一様かつ均一に供給されて良い。あるいはその代わりに、排出口に対して基板の上流である供給ライン４７２は、窒化に適したリモートＲＦプラズマ源として配備されて良い。
プラズマプロセスシステム４５０では、マイクロ波出力が、複数のスロット４６０Ａを有する平面アンテナ部４６０によって上部板４５４を介してプロセスチャンバ４５０へ供される。スロット平面アンテナ４６０は、たとえば銅のような金属板で作られて良い。マイクロ波出力をスロット平面アンテナ４６０へ供給するため、導波路４６３が上部板４５４上に成膜される。導波路４６３は、たとえば約２．４５ＧＨｚの周波数を有するマイクロ波を発生させるマイクロ波供給体４６１と接続する。導波路４６３は、下側でスロット平面アンテナ４６０と接続する平坦環状導波路４６３Ａ、環状導波路４６３Ａの上面と接続する環状導波路４６３Ｂ、及び環状導波路４６３Ｂの上面と接続する同軸導波路変換器４６３Ｃを有する。さらに、長方形の導波路４６３Ｄが、同軸導波路変換器４６３Ｃ及びマイクロ波出力供給体４６１の側面と接続する。
環状導波路４６３Ｂ内部では、導電性材料の軸部分４６２が同軸となるように供される。それにより、軸部分４６２の一端はスロット平面アンテナ４６０上面の（ほぼ）中心部分と接続し、軸部分４６２の他端は環状導波路４６３Ｂの上面と接続する。よって同軸構造が形成される。その結果、環状導波路４６３Ｂは、同軸導波路として機能するように構成される。マイクロ波出力はたとえば、約０．５Ｗ／ｃｍ２から約４Ｗ／ｃｍ２であって良い。あるいはその代わりに、マイクロ波出力は約０．５Ｗ／ｃｍ２から約３Ｗ／ｃｍ２であって良い。
それに加えて、真空プロセスチャンバ４５０では、基板（たとえばウエハ）１２５を支持及び加熱するため、基板ホルダ４５２が上部板４５４の反対側に供されている。基板ホルダ４５２は基板１２５を加熱するヒーター４５７を有する。ヒーター４５７は抵抗加熱ヒーターであって良い。あるいはその代わりに、ヒーター４５７は、ランプヒーター又は他の如何なる型のヒーターであっても良い。さらにプロセスチャンバ４５０は、該チャンバ４５０の底部及び真空ポンプ４５５と接続する排出ライン４５３を有する。
窒化するため、窒素を有する分子組成物を含むガスが、システム２０（図１）、プロセスチャンバ１１０（図２）、プロセスチャンバ２１０（図３）、及び／又はプロセスチャンバ４５０（図４）のいずれかへ導入されて良い。たとえばＮ２、ＮＨ３、ＮＯ、Ｎ２Ｏ、ＮＯ２単独又はこれらの混合ガスのような如何なる窒素含有組成物も適する。一旦導入されると、窒素含有組成物は、複数のスリットを有する平面スロットアンテナによるマイクロ波照射に基づくマイクロ波放射線プラズマ誘起分解、又は、チャンバ内プラズマ誘起分解、のいずれかによって分解されて良い。あるいはその代わりに、窒素含有組成物は、基板上流に位置するＲＦプラズマ源により、ＲＦ出力と前記組成物との結合を介して分解されても良い。
窒化はまた、図４に図示されているように、スロット平面アンテナマイクロ波源によるマイクロ波誘起プラズマを用いることによって実現されて良い。この実施例では、窒素含有分子組成物は、低電子温度及び高プラズマ密度を有するマイクロ波誘起プラズマによって分解される。
たとえばＮ２、ＮＨ３、ＮＯ、Ｎ２Ｏ、ＮＯ２単独又はこれらの混合ガスのような如何なる窒素含有組成物も適する。一の実施例では、窒化若しくは酸窒化で用いられる分子組成物、又はアニーリングプロセスガスは、Ｎ２及び任意で、Ｈ２、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｋｒ若しくはこれらの混合ガスからなる群から選択される少なくとも１種類のガスを有して良い。一の実施例では、第２プロセスガス中の分子組成物は、Ｎ２、Ｈ２及び任意で、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｋｒ若しくはこれらの混合ガスからなる群から選択される少なくとも１種類のガスを有する。プロセスガス中の窒素含有分子組成物はＮ２を適切に有して良い。窒素ラジカルは、Ｎ２のプラズマ誘起分解から生成される。
窒化によって得られる酸窒化膜は、約０．１ｎｍから約５ｎｍの厚さを有して良い。この厚さ範囲は、０．１、０．２、０．３、０．４、０．５、０．６、０．７、０．８、０．９、１、１．１、１．２、１．３、１．４、１．５、１．６、１．７、１．８、１．９、２、２．１、２．２、２．３、２．４、２．５、２．６、２．７、２．８、２．９、３．０、３．１、３．２、３．３、３．４、３．５、３．６、３．８、４、４．１、４．５若しくは５ｎｍ又はこれらの値の結合値である温度を含む。酸窒化膜は、約０．２％から約４％の厚さの偏差σを有して良い。この偏差の範囲は、０．２、０．３、０．５、０．７、０．９、１、２、３又は４％を含む。
窒化は、約２０℃から約１０００℃までの間の基板温度で実行されて良い。この温度範囲は、２０、３０、４０、５０、６０、７０、８０、９０、１００、１２５、１５０、１７５、２００、２２５、２５０、２７５、３００、３２５、３５０、３７５、４００、４５０、５００、５５０、６００、６５０、７００、７５０、８００、８５０、９００、９５０若しくは１０００℃、又はこれらの結合値を含む。
窒化は、約１ｍＴｏｒｒから約３００００ｍＴｏｒｒまでの間の圧力で実行されて良い。この圧力範囲は、１、２、３、４、５、６、７、８、９、１０、２０、３０、４０、５０、６０、７０、８０、９０、１００、２５０、５００、７５０、１０００、１００００、２００００若しくは３００００ｍＴｏｒｒ又はこれらの結合値である圧力を含む。
窒素含有分子組成物Ｎ２の流速は、２ｓｃｃｍから５ｓｌｍの範囲であって良い。第２ガスの流速の範囲は、約１００ｓｃｃｍから約５ｓｌｍであって良い。これらの流速範囲は、２、３、４、５、６、７、８、９、１０、２０、３０、３５、４０、４５、５０、５５、６０、６５、７０、７５、８０、８５、９０、１００、２５０、２７５、３００、４００、５００、６００、７００、８００、９００若しくは１０００（ｓｃｃｍ）、２、３、４若しくは５（ｓｌｍ）、又はこれらの結合値を含む。
窒化は、約５秒から約２５分の時間で実行されて良い。この時間の範囲は、５、１０、１５、２０、２５、３０、３５、４０、５０、６０（秒）、２、３、４、５、６、７、８、９、１０、１５、２０、２５（分）又はこれらの結合値である時間を含む。
酸窒化膜は、約２０％以下の窒素濃度を有して良い。この濃度範囲は、４、６、８、１０、１２、１４、１６、１８及び２０％以下を含む。
窒化プラズマは、約０．５Ｗ／ｃｍ２から約５Ｗ／ｃｍ２のマイクロ波出力によって生成されて良い。この出力の範囲は、０．５、０．６、０．７、０．８、０．９、１、１．１、１．３、１．５、１．７、１．９、２、３、４、若しくは５Ｗ／ｃｍ２又はこれらの値の結合値である出力を含む。
マイクロ波照射は、約３００ＭＨｚから約１０ＧＨｚのマイクロ波周波数を有して良い。この周波数範囲は、３００、４００、５００、６００、７００、８００、９００若しくは１０００（ＭＨｚ）、１．５、２、３、４、５、６、７、８、９、１０（ＧＨｚ）を含む。
この実施例では、プラズマは約３ｅＶ未満の電子温度を有して良い。この電子温度範囲は、０．１、０．３、０．５、０．７、０．９、１、１．５、２、２．５若しくは３ｅＶ又はこれらの値の結合値である電子温度を含む。プラズマは、約１＊１０１１／ｃｍ３から約１＊１０１３／ｃｍ３以上の密度、及び約±３％以下の密度均一性を有して良い。この均一性範囲は、±１％、±２％及び±３％を含む。
平面アンテナ部は、成膜される基板表面よりも大きな表面領域を有して良い。
プラズマチャンバは、金属汚染を防止する石英で囲まれて良い。
穴を有する水平板（図示されていない）は、基板に到達する窒素ラジカルの量を減少させるように上部板４５４と基板１２５との間に設けられて良い。その水平板は、石英、酸化アルミニウム、窒化アルミニウム又は他の材料で作られて良い。水平板内の穴のパターンは、基板へのラジカル照射が均一となるように設計されている。
酸窒化膜は適切にＳｉＯＮとなる化学式を有して良い。
さらに図４を参照すると、制御装置４９９は、マイクロプロセッサ、メモリ、及びデジタルＩ／Ｏポートを有して良い。そのデジタルＩ／Ｏポートは、プラズマプロセスシステム４００への入力を送りかつ活性化させ、及びプラズマプロセスシステム４００からの出力を監視するのに十分な制御電圧を発生させる能力を有する。しかも制御装置４９９は、プロセスチャンバ４５０、ポンプ４５５、ヒーター４５７、及びマイクロ波出力供給体４６１と結合して、これらと情報を交換する。メモリ内に保存されたプログラムは、保存されたプロセスレシピに従ったプラズマプロセスシステム４００の上述の構成部品を制御するのに利用される。プロセスシステム制御装置４９９の一例はＵＮＩＸベースのワークステーションである。あるいはその代わりに、制御装置４９９は汎用コンピュータ、デジタル信号処理システム等として実装されて良い。
制御装置４９９は、プロセスシステム４００に対して局所的に設けられても良いし、又はプロセスシステム４００に対して遠くに設けられても良い。たとえば制御装置４９９は、直接接続、イントラネット、インターネット、及びワイヤレス接続のうちの少なくとも１を用いて、堆積１０１とデータ交換して良い。制御装置４９９は、たとえば顧客の側（つまり素子メーカー等）でイントラネットと接続して良いし、又は、たとえば装置供給元（つまり装置製造メーカー）の側でイントラネットと接続しても良い。さらに、別なコンピュータ（つまり制御装置、サーバ等）は、たとえば直接接続、イントラネット、インターネット、及びワイヤレス接続のうちの少なくとも１を介してデータ交換する制御装置４９９へアクセスして良い。
上述のプロセスパラメータの代わりに、以下のパラメータが用いられて良い。
Figure 0004995807
 スロット平面アンテナプラズマ源を有する他の適切なプラズマ処理システム及びその使用方法については、特許文献２で説明されている。
ＲＦＮによる窒化は、ＳＰＡによる窒化プロセスと同時又はその後に用いられて良い。ＲＦＮ窒化では、酸化膜（又は酸窒化膜）は窒素ラジカルに曝露され、その窒素ラジカルは上流に存在する窒素を有する分子組成物を有するプロセスガスのプラズマに誘起される分解によって生成される。前記上流プラズマに誘起される分解は、高周波（ＲＦ）出力と前記上流プロセスガスとの結合によって生成されたプラズマを用いる工程を有する。
ＲＦＮ窒化では、酸化膜（又は酸窒化膜）は窒素ラジカルに曝露され、その窒素ラジカルは上流に存在する窒素を有する分子組成物を有するプロセスガスのプラズマに誘起される分解によって生成される。前記上流プラズマに誘起される分解は、高周波（ＲＦ）出力と前記上流プロセスガスとの結合によって生成されたプラズマを用いる工程を有する。
ＲＦＮリモートプラズマシステムは、図３及び図４に図示されている。図３に図示されているプロセスシステムは、ガス吸入口２５０を備えたリモートプラズマ源２５２を有する。このプラズマ源は、基板１２５から離れた上流でプラズマを発生させるのに適している。リモートプラズマ源２５２内で生成される窒素プラズマは下流へ向かい、基板１２５の表面にわたって、排出ライン２３８及びポンプ２３４へ流れる。基板は、（環状の矢印で示されているように）図３のプロセスシステム内で回転して良い。このようにして、窒化、酸窒化又は窒素雰囲気下でのアニーリングの均一性が改善される。
あるいはその代わりに、リモートプラズマ源は、図４において、排出口に対して基板１２５の上流であるプロセスチャンバ４５０と接続する供給ライン４７２中に供されて良い。
ＲＦＮ窒化に係る複数のプロセスパラメータの例が下表に与えられている。
Figure 0004995807
 ＬＰアニーリング
たとえば窒化膜又は酸窒化膜のような対象である膜を成膜した後、その膜はアニーリングされて良い。ＬＰ（低圧）アニーリングは、酸窒化膜を適切にアニーリングする。
ＬＰアニーリングは、約５ｍＴｏｒｒから約８００Ｔｏｒｒの圧力で実行されて良い。この圧力範囲は、５、６、７、８、９、１０、２０、３０、４０、５０、６０、７０、８０、９０、１００、２５０、５００、７５０、１０００、１００００、２００００、３００００、５００００、１０００００、２０００００、４０００００若しくは８０００００ｍＴｏｒｒ又はこれらの結合値である圧力を含む。
ＬＰアニーリングは、約５００℃から約１２００℃の温度で実行されて良い。この温度範囲は、５００、５５０、６００、６５０、７００、７５０、８００、８５０、９００、９５０、１０００、１１００若しくは１２００℃、又はこれらの結合値である温度を含む。
ＬＰアニーリングは、０から２０ｓｌｍの流速を有する、酸素、窒素、Ｈ２、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ若しくはＫｒ又はこれらの混合ガスを有する少なくとも１種類の分子組成物を有するアニーリングガスの存在下で実行されて良い。一の実施例では、ＬＰアニーリングは、約０ｓｌｍから約２０ｓｌｍのＮ２流速を有するＮ２の存在下で行われる。この流速範囲は、２、３、４、５、６、７、８、９、１０、２０、３０、３５、４０、４５、５０、５５、６０、６５、７０、７５、８０、８５、９０、１００、２５０、２７５、３００、４００、５００、６００、７００、８００、９００若しくは１０００（ｓｃｃｍ）、２、３、４若しくは５、１０、１５若しくは２０（ｓｌｍ）、又はこれらの結合値である流速を含む。
ＬＰアニーリングは、約１秒から約１０分の時間で実行されて良い。この時間の範囲は、１、２、３、４、５、１０、１５、２０、２５、３０、３５、４０、５０、６０（秒）、２、３、４、５、６、７、８、９若しくは１０（分）又はこれらの結合値である時間を含む。
ＬＰアニーリング及び窒化は、同一のプロセスチャンバ内で実行されて良い。この場合、窒化後でかつアニーリング前に少なくとも１の浄化工程を実行することが可能である。当然、ＬＰアニーリング及び窒化を各異なるプロセスチャンバ内で実行することも可能である。この実施例では、周辺の大気、空気等に触れさせることなく、膜を有する基板を一のチャンバから他のチャンバへ搬送することが可能である。
あるいはその代わりに、アニーリングに以下の条件が用いられて良い。
Figure 0004995807
 ＵＶＯ ２ ／Ｎ ２ ポストアニーリング
あるいはＵＶＯ２／Ｎ２ポストアニーリングは、紫外（ＵＶ）放射線によって誘起されるアニーリングガスの分解によって生成される酸素ラジカル及び窒素ラジカルに、酸窒化膜を曝露することによって、その酸窒化膜を適切にアニーリングする。そのアニーリングガスは酸素及び窒素を有する少なくとも１種類の分子組成物を有する。
ＵＶＯ２／Ｎ２ポストアニーリングは、紫外（ＵＶ）放射線によって誘起されるアニーリングガスの分解によって生成される酸素ラジカル及び窒素ラジカルに、前記酸窒化膜を曝露することによって、前記酸窒化膜を適切にアニーリングする。そのアニーリングガスは酸素及び窒素を有する少なくとも１種類の分子組成物を有する。酸素及び窒素ラジカルは、Ｏ２、Ｎ２、ＮＯ、ＮＯ２及びＮ２Ｏ又はこれらの混合ガスからなる群から選択される、酸素及び窒素を有する少なくとも１種類の分子組成物を有するアニーリングガスから分解される。たとえばＨ２、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ若しくはＫｒ又はこれらの混合ガスのような他のガスが存在しても良い。
このアニーリングに係る一の実施例では、アニーリングガスは酸窒化膜表面を通って流れる。それにより、酸素及び窒素ラジカルは、表面を通って流れるアニーリングガスの層流の範囲内に存在する。
アニーリングは、約１ｍＴｏｒｒから約８００００ｍＴｏｒｒの圧力で実行されて良い。この圧力範囲は、１、２、３、４、５、５、６、７、８、９、１０、２０、３０、４０、５０、６０、７０、８０、９０、１００、２５０、５００、７５０、１０００、１００００、２００００、３００００、５００００、１０００００、２０００００、４０００００若しくは８０００００ｍＴｏｒｒ又はこれらの結合値である圧力を含む。
アニーリングは、約４００℃から約１２００℃の温度で実行されて良い。この温度範囲は、５００、５５０、６００、６５０、７００、７５０、８００、８５０、９００、９５０、１０００、１１００若しくは１２００℃、又はこれらの結合値である温度を含む。
アニーリングは、約０ｓｌｍから約２０ｓｌｍの流速を有して良い。この流速範囲は、０、１、２、３、４、５、６、７、８、９、１０、２０、３０、３５、４０、４５、５０、５５、６０、６５、７０、７５、８０、８５、９０、１００、２５０、２７５、３００、４００、５００、６００、７００、８００、９００若しくは１０００（ｓｃｃｍ）、２、３、４、５、１０、１５若しくは２０（ｓｌｍ）、又はこれらの結合値である流速を含む。
アニーリングは、約１秒から約１０分の時間で実行されて良い。この時間の範囲は、１、２、３、４、５、６、７、８、９、１０、１５、２０、２５、３０、３５、４０、５０、６０（秒）、２、３、４、５、６、７、８、９若しくは１０（分）又はこれらの結合値である時間を含む。
このアニーリングに係る紫外放射線は、約１４５ｎｍから約１９２ｎｍの波長を有して良い。この波長の範囲は、分解される分子の結合エネルギーに対して適当な値として、１４５、１４７、１５０、１５５、１７１、１７２、１７３、１７５、１８０、１８５、１９０、１９２ｎｍを有する。その放射線は単色であって良いし、又は多色であっても良い。
紫外放射線は、約５ｍＷ／ｃｍ２から約５０ ｍＷ／ｃｍ２の出力で動作する紫外放射線源から放出されて良い。この出力の範囲は、０．５、０．６、０．７、０．８、０．９、１、１．１、１．３、１．５、１．７、１．９、２、３、４若しくは５ｍＷ／ｃｍ２又はこれらの結合値である出力を含む。１以上の紫外放射線源が用いられて良い。
アニーリング及び窒化は同一のプロセスチャンバ内で実行されて良い。この場合、窒化後でかつアニーリング前に少なくとも１の浄化工程を実行することが可能である。当然、アニーリング及び窒化を各異なるプロセスチャンバ内で実行することも可能である。この実施例では、周辺の大気、空気等に触れさせることなく、膜を有する基板を一のチャンバから他のチャンバへ搬送することが可能である。
ＲＦＮポストアニーリング
あるいはＲＦＮポストアニーリングは、酸窒化膜を窒素ラジカルに曝露することによってその酸窒化膜を適切にアニーリングする。その窒素ラジカルは上流に存在する窒素を有する分子組成物を有するプロセスガスのプラズマに誘起される分解によって生成される。前記上流プラズマに誘起される分解は、高周波（ＲＦ）出力と前記上流プロセスガスとの結合によって生成されたプラズマを用いる工程を有する。それにより、窒素ラジカルは層流の状態でその表面を流れる。
アニーリングは、約１ｍＴｏｒｒから約２００００ｍＴｏｒｒの圧力で適切に実行されて良い。この圧力範囲は、１、２、３、４、５、５、６、７、８、９、１０、２０、３０、４０、５０、６０、７０、８０、９０、１００、２５０、５００、７５０、１０００、１００００若しくは２００００ｍＴｏｒｒ又はこれらの結合値である圧力を含む。
アニーリングは、約２０℃から約１２００℃の基板温度で実行されて良い。この温度範囲は、２０、３０、４０、５０、６０、７０、８０、９０、１００、２００、３００、４００、５００、５５０、６００、６５０、７００、７５０、８００、８５０、９００、９５０、１０００、１１００若しくは１２００℃、又はこれらの結合値である温度を含む。
アニーリングは、約１秒から約１０分の時間で実行されて良い。この時間範囲は、１、２、３、４、５、６、７、８、９、１０、１５、２０、２５、３０、３５、４０、５０、６０（秒）、２、３、４、５、６、７、８、９、１０、１５若しくは２０（分）又はこれらの結合値である時間を含む。
アニーリングは、約０ｓｃｃｍから約２０ｓｌｍのＮ２流速を有するＮ２の存在下で行われて良い。この流速範囲は、０、１、２、３、４、５、６、７、８、９、１０、２０、３０、３５、４０、４５、５０、５５、６０、６５、７０、７５、８０、８５、９０、１００、２５０、２７５、３００、４００、５００、６００、７００、８００、９００若しくは１０００（ｓｃｃｍ）、２、３、４、５、１０、１５若しくは２０（ｓｌｍ）、又はこれらの結合値である流速を含む。
アニーリングはまた、他のガスの存在下で実行されても良い。他のガスとはたとえば、Ｈ２、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ若しくはＫｒ又はこれらの混合ガスである。これら他のガスの流速は、約１００ｓｃｃｍから約２０ｓｌｍであって良い。この流速範囲は、１００、２５０、２７５、３００、４００、５００、６００、７００、８００、９００若しくは１０００（ｓｃｃｍ）、２、３、４、５、１０、１５若しくは２０（ｓｌｍ）、又はこれらの結合値である流速を含む。
約４０ｋＨｚから約４ＭＨｚの周波数を有する高周波（ＲＦ）出力と上流のアニーリングガスとの結合によって離れた場所で生成されたプラズマを用いて、アニーリングが実行されて良い。この周波数範囲は、４０、５０、６０、７０、８０、９０、１００、２００、３００、４００、５００、６００、７００、８００、９００、１０００（ｋＨｚ）、１．５、２、３若しくは４（ＭＨｚ） 又はこれらの結合値である周波数を含む。
素子
一の実施例は、多結晶シリコン、アモルファスシリコン若しくはＳｉＧｅ層又はこれらを結合させた層を酸化膜及び／又は酸窒化膜上に有する半導体素子の作製を形成する工程を有する。
プロセスは、たとえば化学酸化によって生じたような、ウエットケミカル洗浄中に形成された薄い酸化膜上、又は、最終工程が全酸化物を除去するＨＦ侵浸であるような洗浄によって形成されたベアのＳｉ表面上で実行されて良い。
基板上に酸窒化膜を形成する処理システム１に係る一実施例を図示している。 酸化プロセスを実行するプロセスシステムの概略図に係る一実施例を図示している。 代替的プロセスシステムに係る一実施例を図示している。 ゲートスタックをプロセスするスロット平面アンテナ（ＳＰＡ）プラズマ源を有するプラズマプロセスシステムに係る一実施例を図示している。

Claims (52)

  1. 基板上に酸窒化膜を成膜する方法であって：
    酸素を有する少なくとも１種類の分子組成物を有する第１プロセスガスの紫外（ＵＶ）放射線誘起分解によって生成される酸素ラジカルに前記基板表面を曝露することによって、前記基板表面を酸化させて酸化膜を形成する酸化工程；
    複数のスリットを有する平面アンテナ部によるマイクロ波照射に基づくプラズマを用いた、窒素を有する少なくとも１種類の分子組成物を有する第２プロセスガスのプラズマ誘起分解によって生成される窒素ラジカルに前記酸化膜を曝露することによって、前記酸化膜を窒化させて酸窒化膜を形成する窒化工程；並びに、
    酸素及び窒素を有する少なくとも１種類の分子組成物を有するアニーリングガスの紫外（ＵＶ）放射線誘起分解によって生成される酸素ラジカル及び窒素ラジカルに前記酸窒化膜を曝露することによって、前記酸窒化膜をアニーリングする工程；
    を有する方法。
  2. 前記基板表面がシリコン表面、酸化物表面、又はシリコン酸化物表面である、請求項１に記載の方法。
  3. 前記の第１プロセスガス中の分子組成物が、Ｏ２、ＮＯ、Ｎ２Ｏ若しくはＮＯ２又はこれらのうちの２種類以上による混合ガス、及び任意で、Ｈ２、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｋｒ若しくはこれらの混合ガスからなる群から選択される少なくとも１種類のガスを有する、請求項１に記載の方法。
  4. 前記の第１プロセスガス中の分子組成物がＯ２を有し、かつ
    前記酸素ラジカルは前記酸素の紫外放射線誘起分解によって生成される、
    請求項１に記載の方法。
  5. 前記酸素ラジカルが前記基板表面を通って流れる前記第１プロセスガスの層流の範囲内に存在するように、前記第１プロセスガスを流す工程をさらに有する、請求項１に記載の方法。
  6. 前記酸化工程中、１ｒｐｍから６０ｒｐｍの速度で、前記基板表面の面内で前記基板を回転させる工程をさらに有する、請求項１に記載の方法。
  7. 前記の紫外放射線誘起分解での紫外放射線が１７２ｎｍの波長を有する、請求項１に記載の方法。
  8. 前記の紫外放射線誘起分解での紫外放射線が、５ｍＷ／ｃｍ ２ から５０ｍＷ／ｃｍ ２ の出力で動作する紫外放射線源から放出される、請求項１に記載の方法。
  9. 前記の紫外放射線誘起分解での紫外放射線が、２以上の紫外放射線源から放出される、請求項１に記載の方法。
  10. 前記酸化工程の前に、前記基板表面から自然酸化物を除去する工程をさらに有する、請求項１に記載の方法。
  11. 前記酸化工程の前に、湿式化学洗浄によって前記基板上にベアシリコン表面を形成する工程から構成される群から選択される少なくとも１以上の洗浄工程を実行する工程、洗浄に続いて前記基板表面とＨＦとを接触させることで前記基板表面上にベアシリコン表面を形成する工程、又はこれらの工程を組み合わせた工程、をさらに有する、請求項１に記載の方法。
  12. 前記の第２プロセスガス中の分子組成物が、Ｎ２及び任意で、Ｈ２、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｋｒ若しくはこれらの混合ガスからなる群から選択される少なくとも１種類のガスを有する、請求項１に記載の方法。
  13. 前記の第２プロセスガス中の分子組成物が、Ｎ２、Ｈ２及び任意で、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｋｒ若しくはこれらの混合ガスからなる群から選択される少なくとも１種類のガスを有する、請求項１に記載の方法。
  14. 前記の第２プロセスガス中の分子組成物が、Ｎ２又はＮＨ３又は両方を有し、かつ
    前記窒素ラジカルが、前記Ｎ２又はＮＨ３又は両方のプラズマ誘起分解によって生成される、
    請求項１に記載の方法。
  15. 前記窒化工程中、１ｒｐｍから６０ｒｐｍの速度で、前記基板表面の面内で前記基板を回転させる工程をさらに有する、請求項１に記載の方法。
  16. 前記の第２プロセスガス中の分子組成物が、Ｈ２、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｋｒ若しくはこれらの混合ガスからなる群から選択される少なくとも１種類のガスをさらに有し、かつ
    前記第２ガスの流速は１００ｓｃｃｍから５ｓｌｍである、
    請求項１に記載の方法。
  17. 前記の窒化工程に用いられるプラズマが３ｅＶ未満の電子温度を有する、請求項１に記載の方法。
  18. 前記の窒化工程に用いられるプラズマが、１＊１０ １１ ／ｃｍ３から１＊１０ １３ ／ｃｍ３以上の密度、及び±３％以下の密度均一性を有する、請求項１に記載の方法。
  19. 前記酸窒化膜が２０％以下の窒素濃度を有する、請求項１に記載の方法。
  20. 前記プラズマが０．５ｍＷ／ｃｍ２から５ｍＷ／ｃｍ２のマイクロ波出力によって生成される、請求項１に記載の方法。
  21. 前記マイクロ波照射が３００ＭＨｚから１０ＧＨｚのマイクロ波周波数を有する、請求項１に記載の方法。
  22. 前記平面アンテナ部が前記基板表面よりも大きな表面領域を有する、請求項１に記載の方法。
  23. 前記窒化工程が、窒素を有する上流の分子組成物を有する上流のプロセスガスの上流のプラズマ誘起分解によって生成される第２窒素ラジカルに、前記酸化膜又は酸窒化膜を曝露する第２窒化工程をさらに有し、
    前記上流のプラズマ誘起分解は、高周波（ＲＦ）出力と前記上流のプロセスガスとの結合によって生成されるプラズマを用いる工程を有し、かつ
    前記第２窒化工程は、前記マイクロ波照射に基づく前記第２プロセスガスのプラズマ誘起分解により生成された窒素ラジカルへの前記酸化膜の曝露前、中、又は後に実行される、
    請求項１に記載の方法。
  24. 前記マイクロ波照射に基づく前記の第２プロセスガスのプラズマ誘起分解によって生成される前記窒素プラズマに前記酸化膜を曝露する曝露工程前に、前記第２窒化工程が実行される、請求項２３に記載の方法。
  25. 前記第２窒化工程が第１プロセスチャンバ内で実行され、かつ
    前記曝露工程は、前記第１プロセスチャンバ内又は別なプロセスチャンバ内で実行される、
    請求項２４に記載の方法。
  26. 前記曝露工程後に前記第２窒化工程が実行される、請求項２３に記載の方法。
  27. 前記曝露工程が第１プロセスチャンバ内で実行され、かつ
    前記第２窒化工程は、前記第１プロセスチャンバ内又は別なプロセスチャンバ内で実行される、
    請求項２６に記載の方法。
  28. 前記第２窒化工程が前記曝露工程と同時に実行される、請求項２３に記載の方法。
  29. 前記窒化工程が、窒素を有する上流分子組成物を有する上流プロセスガスの上流プラズマ誘起分解によって生成される第２窒素ラジカルに前記酸化膜又は酸窒化膜を曝露する第２窒化工程をさらに有し、
    前記上流プラズマ誘起分解が高周波（ＲＦ）出力と前記上流プロセスガスとの結合によって生成されるプラズマを用いる工程を有し、
    前記第２窒化工程は１ｍＴｏｒｒから２００００ｍＴｏｒｒの圧力で実行され、かつ
    前記第２窒化工程は、前記マイクロ波照射に基づく前記第２プロセスガスのプラズマ誘起分解により生成された窒素ラジカルへの前記酸化膜の曝露前、中、又は後に実行される、
    請求項１に記載の方法。
  30. 前記窒化工程が、窒素を有する上流分子組成物を有する上流プロセスガスの上流プラズマ誘起分解によって生成される第２窒素ラジカルに前記酸化膜又は酸窒化膜を曝露する第２窒化工程をさらに有し、
    前記上流プラズマ誘起分解が高周波（ＲＦ）出力と前記上流プロセスガスとの結合によって生成されるプラズマを用いる工程を有し、
    前記第２窒化工程は２０℃から１２００℃の基板温度で実行され、かつ
    前記第２窒化工程は、前記マイクロ波照射に基づく前記第２プロセスガスのプラズマ誘起分解により生成された窒素ラジカルへの前記酸化膜の曝露前、中、又は後に実行される、
    請求項１に記載の方法。
  31. 前記窒化工程が、窒素を有する上流分子組成物を有する上流プロセスガスの上流プラズマ誘起分解によって生成される第２窒素ラジカルに前記酸化膜又は酸窒化膜を曝露する第２窒化工程をさらに有し、
    前記上流プラズマ誘起分解が高周波（ＲＦ）出力と前記上流プロセスガスとの結合によって生成されるプラズマを用いる工程を有し、
    前記第２窒化工程は１秒間から２５分間の時間で実行され、かつ
    前記第２窒化工程は、前記マイクロ波照射に基づく前記第２プロセスガスのプラズマ誘起分解により生成された窒素ラジカルへの前記酸化膜の曝露前、中、又は後に実行される、
    請求項１に記載の方法。
  32. 前記窒化工程が、窒素を有する上流分子組成物を有する上流プロセスガスの上流プラズマ誘起分解によって生成される第２窒素ラジカルに前記酸化膜又は酸窒化膜を曝露する第２窒化工程をさらに有し、
    前記上流プラズマ誘起分解が高周波（ＲＦ）出力と前記上流プロセスガスとの結合によって生成されるプラズマを用いる工程を有し、
    前記上流分子組成物は２ｓｃｃｍから２０ｓｌｍの流速で流れるＮ２を有し、かつ
    前記第２窒化工程は、前記マイクロ波照射に基づく前記第２プロセスガスのプラズマ誘起分解により生成された窒素ラジカルへの前記酸化膜の曝露前、中、又は後に実行される、
    請求項１に記載の方法。
  33. 前記窒化工程が、窒素及び任意でＨ２、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｋｒ若しくはこれらの混合ガスからなる群から選択される少なくとも１種類のガスを有する上流分子組成物を有する上流プロセスガスの上流プラズマ誘起分解によって生成される第２窒素ラジカルに前記酸化膜又は酸窒化膜を曝露する第２窒化工程をさらに有し、
    前記上流プラズマ誘起分解が高周波（ＲＦ）出力と前記上流プロセスガスとの結合によって生成されるプラズマを用いる工程を有し、かつ
    前記第２窒化工程は、前記マイクロ波照射に基づく前記第２プロセスガスのプラズマ誘起分解により生成された窒素ラジカルへの前記酸化膜の曝露前、中、又は後に実行される、
    請求項１に記載の方法。
  34. 前記窒化工程が、窒素及び任意でＨ２、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｋｒ若しくはこれらの混合ガスからなる群から選択される少なくとも１種類のガスを有する上流分子組成物を有する上流プロセスガスの上流プラズマ誘起分解によって生成される第２窒素ラジカルに前記酸化膜又は酸窒化膜を曝露する第２窒化工程をさらに有し、
    前記上流プラズマ誘起分解が高周波（ＲＦ）出力と前記上流プロセスガスとの結合によって生成されるプラズマを用いる工程を有し、
    前記第２ガスは１００ｓｃｃｍから２０ｓｌｍの流速を有し、かつ
    前記第２窒化工程は、前記マイクロ波照射に基づく前記第２プロセスガスのプラズマ誘起分解により生成された窒素ラジカルへの前記酸化膜の曝露前、中、又は後に実行される、
    請求項１に記載の方法。
  35. 前記窒化工程が、窒素を有する上流分子組成物を有する上流プロセスガスの上流プラズマ誘起分解によって生成される第２窒素ラジカルに前記酸化膜又は酸窒化膜を曝露する第２窒化工程をさらに有し、
    前記上流プラズマ誘起分解が、４０ｋＨｚから４ＭＨｚの周波数を有する高周波（ＲＦ）出力と前記上流プロセスガスとの結合によって生成されるプラズマを用いる工程を有し、かつ
    前記第２窒化工程は、前記マイクロ波照射に基づく前記第２プロセスガスのプラズマ誘起分解により生成された窒素ラジカルへの前記酸化膜の曝露前、中、又は後に実行される、
    請求項１に記載の方法。
  36. 前記酸窒化膜をアニーリングする工程をさらに有する、請求項１に記載の方法。
  37. ５ｍＴｏｒｒから８００Ｔｏｒｒの圧力で前記酸窒化膜をアニーリングする工程をさらに有する、請求項１に記載の方法。
  38. ５００℃から１２００℃の温度で前記酸窒化膜をアニーリングする工程をさらに有する、請求項１に記載の方法。
  39. 酸素、窒素、Ｈ２、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｋｒ若しくはこれらの混合ガスを有する少なくとも１種類の分子組成物を有するアニーリングガスの存在下で前記酸窒化膜をアニーリングする工程をさらに有する、請求項１に記載の方法。
  40. ０ｓｌｍから２０ｓｌｍの流速で流れるＮ２の存在下で前記酸窒化膜をアニーリングする工程をさらに有する、請求項１に記載の方法。
  41. ０ｓｌｍから２０ｓｌｍの流速で流れるＯ２の存在下で前記酸窒化膜をアニーリングする工程をさらに有する、請求項１に記載の方法。
  42. １秒間から１０分間前記酸窒化膜をアニーリングする工程をさらに有する、請求項１に記載の方法。
  43. 前記酸窒化膜をアニーリングする工程をさらに有する方法であって、
    前記窒化工程及び前記アニーリング工程が同一プロセスチャンバ内で実行され、かつ
    前記窒化工程後で前記アニーリング工程前に少なくとも１の浄化工程が実行される、
    請求項１に記載の方法。
  44. 前記酸窒化膜をアニーリングする工程をさらに有する方法であって、
    前記窒化工程及び前記アニーリング工程がそれぞれ異なるプロセスチャンバ内で実行される、
    請求項１に記載の方法。
  45. 前記酸窒化膜をアニーリングする工程をさらに有する方法であって、
    前記窒化工程が第１プロセスチャンバ内で実行され、かつ前記アニーリング工程が第２プロセスチャンバ内で実行され、
    前記酸化工程が第３プロセスチャンバ内で実行され、かつ
    前記酸窒化膜は、空気と接触することなく、前記第１プロセスチャンバから前記第２プロセスチャンバ搬送される、
    請求項１に記載の方法。
  46. Ｏ２、Ｎ２、ＮＯ、ＮＯ２及びＮ２Ｏ又はこれらの混合ガスからなる群から選択される、酸素及び窒素を有する少なくとも１種類の分子組成物を有するアニーリングガスの紫外（ＵＶ）放射線誘起分解によって生成される酸素ラジカル及び窒素ラジカルに前記酸窒化膜を曝露することによって、前記酸窒化膜をアニーリングする工程をさらに有する、請求項１に記載の方法。
  47. Ｈ２、Ａｒ、Ｈｅ、Ｎｅ、Ｘｅ、Ｋｒ若しくはこれらの混合ガスからなる群から選択される、酸素及び窒素を有する少なくとも１種類の分子組成物を有するアニーリングガスの紫外（ＵＶ）放射線誘起分解によって生成される酸素ラジカル及び窒素ラジカルに前記酸窒化膜を曝露することによって、前記酸窒化膜をアニーリングする工程をさらに有する、請求項１に記載の方法。
  48. 酸素及び窒素を有する少なくとも１種類の分子組成物を有するアニーリングガスの紫外（ＵＶ）放射線誘起分解によって生成される酸素ラジカル及び窒素ラジカルに前記酸窒化膜を曝露することによって、前記酸窒化膜をアニーリングする工程をさらに有する方法であって、
    前記の紫外放射線誘起分解での紫外放射線が１４５ｎｍから１９２ｎｍ範囲の紫外放射線を有し、
    前記紫外放射線は単色又は多色である、
    請求項１に記載の方法。
  49. 酸素及び窒素を有する少なくとも１種類の分子組成物を有するアニーリングガスの紫外（ＵＶ）放射線誘起分解によって生成される酸素ラジカル及び窒素ラジカルに前記酸窒化膜を曝露することによって、前記酸窒化膜をアニーリングする工程をさらに有する方法であって、前記の紫外放射線誘起分解での紫外放射線が５ｍＷ／ｃｍ２から５０ｍＷ／ｃｍ２の出力で動作する紫外放射線源から放出される、請求項１に記載の方法。
  50. 酸素及び窒素を有する少なくとも１種類の分子組成物を有するアニーリングガスの紫外（ＵＶ）放射線誘起分解によって生成される酸素ラジカル及び窒素ラジカルに前記酸窒化膜を曝露することによって、前記酸窒化膜をアニーリングする工程をさらに有する方法であって、前記の紫外放射線誘起分解での紫外放射線が２以上の紫外放射線源から放出される、請求項１に記載の方法。
  51. 窒素を有する上流分子組成物を有する上流アニーリングガスの上流プラズマ誘起分解によって生成される第２窒素ラジカルに前記酸窒化膜を曝露することによって前記酸窒化膜をアニーリングする工程をさらに有する方法であって、前記上流プラズマ誘起分解が高周波（ＲＦ）出力と前記上流アニーリングガスとの結合によって生成されるプラズマを用いる工程を有する、請求項１に記載の方法。
  52. 窒素を有する上流分子組成物を有する上流アニーリングガスの上流プラズマ誘起分解によって生成される第２窒素ラジカルに前記酸窒化膜を曝露することによって前記酸窒化膜をアニーリングする工程をさらに有する方法であって、
    前記上流プラズマ誘起分解が高周波（ＲＦ）出力と前記上流アニーリングガスとの結合によって生成されるプラズマを用いる工程を有し、
    前記アニーリングが前記窒化工程と同一のプロセスチャンバ又は異なるプロセスチャンバで実行される、
    請求項１に記載の方法。
JP2008504042A 2005-03-30 2006-02-16 酸窒化層を形成する方法及びシステム Expired - Fee Related JP4995807B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/093,260 US7501352B2 (en) 2005-03-30 2005-03-30 Method and system for forming an oxynitride layer
US11/093,260 2005-03-30
PCT/US2006/005418 WO2006107415A1 (en) 2005-03-30 2006-02-16 Method and system for forming an oxynitride layer

Publications (3)

Publication Number Publication Date
JP2008535243A JP2008535243A (ja) 2008-08-28
JP2008535243A5 JP2008535243A5 (ja) 2009-04-02
JP4995807B2 true JP4995807B2 (ja) 2012-08-08

Family

ID=37073778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008504042A Expired - Fee Related JP4995807B2 (ja) 2005-03-30 2006-02-16 酸窒化層を形成する方法及びシステム

Country Status (6)

Country Link
US (1) US7501352B2 (ja)
JP (1) JP4995807B2 (ja)
KR (1) KR20080003383A (ja)
CN (1) CN101151718A (ja)
TW (1) TW200641997A (ja)
WO (1) WO2006107415A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3746968B2 (ja) * 2001-08-29 2006-02-22 東京エレクトロン株式会社 絶縁膜の形成方法および形成システム
WO2006046634A1 (ja) 2004-10-28 2006-05-04 Tokyo Electron Limited ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体
KR20070110748A (ko) * 2006-05-15 2007-11-20 주식회사 하이닉스반도체 커패시터 형성 방법
JP2010021378A (ja) * 2008-07-11 2010-01-28 Tokyo Electron Ltd シリコン酸窒化膜の形成方法および形成装置
JP2012079785A (ja) * 2010-09-30 2012-04-19 Tokyo Electron Ltd 絶縁膜の改質方法
US20120083127A1 (en) * 2010-09-30 2012-04-05 Tokyo Electron Limited Method for forming a pattern and a semiconductor device manufacturing method
WO2019139761A1 (en) * 2018-01-15 2019-07-18 Applied Materials, Inc. Argon addition to remote plasma oxidation

Family Cites Families (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6227573A (ja) 1985-07-30 1987-02-05 Yasuo Tarui 光化学反応装置
JPS62237729A (ja) 1986-04-08 1987-10-17 Toshiba Corp シリコン酸化物のドライエツチング方法
US4919077A (en) * 1986-12-27 1990-04-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor producing apparatus
JPS63204616A (ja) 1987-02-19 1988-08-24 Fujitsu Ltd 反応チヤンバ−の洗浄方法
EP0299246A1 (en) 1987-07-16 1989-01-18 Texas Instruments Incorporated Processing apparatus and method
JPH02308536A (ja) 1989-05-23 1990-12-21 Sony Corp Ｅｃｒプラズマ装置とこれを用いた薄膜形成方法
JP2814021B2 (ja) * 1990-07-09 1998-10-22 三菱電機株式会社 半導体基板表面の処理方法
JP2734197B2 (ja) 1990-11-21 1998-03-30 富士電機株式会社 気相成長装置
US5217559A (en) * 1990-12-10 1993-06-08 Texas Instruments Incorporated Apparatus and method for in-situ deep ultraviolet photon-assisted semiconductor wafer processing
JPH04274317A (ja) 1991-03-01 1992-09-30 Nippon Telegr & Teleph Corp <Ntt> 薄膜形成方法およびその装置
JPH0513756A (ja) 1991-07-03 1993-01-22 Matsushita Electric Ind Co Ltd Ｍｉｓ型半導体装置およびその製造方法
WO1993004210A1 (en) 1991-08-19 1993-03-04 Tadahiro Ohmi Method for forming oxide film
JP2989063B2 (ja) * 1991-12-12 1999-12-13 キヤノン株式会社 薄膜形成装置および薄膜形成方法
US5215588A (en) * 1992-01-17 1993-06-01 Amtech Systems, Inc. Photo-CVD system
JPH0729827A (ja) 1993-07-13 1995-01-31 Kawasaki Steel Corp 半導体基板の製造方法および装置
DE4425830C2 (de) 1993-10-28 1996-08-08 Daimler Benz Aerospace Ag Aktivierbares energieabsorbierendes Bauteil
US5518542A (en) * 1993-11-05 1996-05-21 Tokyo Electron Limited Double-sided substrate cleaning apparatus
JP3234091B2 (ja) * 1994-03-10 2001-12-04 株式会社日立製作所 表面処理装置
JPH07253677A (ja) * 1994-03-16 1995-10-03 Mitsubishi Electric Corp 光オゾンアッシャ，光アッシング方法，及び半導体装置の製造方法
US5454589A (en) * 1994-08-18 1995-10-03 Morton International, Inc. Inflatable air cell protective device
JPH0878338A (ja) 1994-09-05 1996-03-22 Fujitsu Ltd 半導体の製造装置
US6013553A (en) * 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
JP3500050B2 (ja) * 1997-09-08 2004-02-23 東京エレクトロン株式会社 不純物除去装置、膜形成方法及び膜形成システム
JPH11150111A (ja) 1997-11-19 1999-06-02 Sony Corp 成膜方法及び成膜装置
US6187133B1 (en) * 1998-05-29 2001-02-13 Applied Materials, Inc. Gas manifold for uniform gas distribution and photochemistry
JP2000031060A (ja) 1998-07-10 2000-01-28 Hitachi Cable Ltd Ｉｉｉ−ｖ族化合物半導体気相エピタキシャル成長方法及び成長装置
DE19835705A1 (de) 1998-08-07 2000-02-10 Bayerische Motoren Werke Ag Karosserie für ein Fahrzeug
US6095085A (en) * 1998-08-20 2000-08-01 Micron Technology, Inc. Photo-assisted remote plasma apparatus and method
US6274467B1 (en) * 1999-06-04 2001-08-14 International Business Machines Corporation Dual work function gate conductors with self-aligned insulating cap
JP2001012917A (ja) 1999-07-01 2001-01-19 Nkk Corp コイル位置検出装置
DE10014868A1 (de) 2000-03-24 2001-09-27 Sms Demag Ag Verfahren und Einrichtung zum Schmelztauchbeschichten von Metallsträngen, insbesondere von Stahlband
EP1275139B1 (en) * 2000-04-17 2011-07-27 Mattson Technology Inc. Uv pretreatment process of ultra-thin oxynitride for formation of silicon nitride films
US6444592B1 (en) * 2000-06-20 2002-09-03 International Business Machines Corporation Interfacial oxidation process for high-k gate dielectric process integration
JP4731694B2 (ja) * 2000-07-21 2011-07-27 東京エレクトロン株式会社 半導体装置の製造方法および基板処理装置
JP2002118477A (ja) 2000-10-06 2002-04-19 Vertex Standard Co Ltd Ｓｓｂ送信機
US6933248B2 (en) * 2000-10-19 2005-08-23 Texas Instruments Incorporated Method for transistor gate dielectric layer with uniform nitrogen concentration
JP2002170825A (ja) 2000-11-30 2002-06-14 Nec Corp 半導体装置及びｍｉｓ型半導体装置並びにその製造方法
EP1361605A4 (en) * 2001-01-22 2006-02-15 Tokyo Electron Ltd METHOD FOR PRODUCING MATERIAL OF AN ELECTRONIC COMPONENT
US20020146914A1 (en) * 2001-04-06 2002-10-10 Kuo-Tai Huang In-situ steam generation process for nitrided oxide
JP2002353995A (ja) 2001-05-25 2002-12-06 Nippon Telegr & Teleph Corp <Ntt> 光アクセス通信方法、光アクセスネットワークシステム及びセンター側装置
US6780719B2 (en) * 2001-06-20 2004-08-24 Texas Instruments Incorporated Method for annealing ultra-thin, high quality gate oxide layers using oxidizer/hydrogen mixtures
US6426305B1 (en) * 2001-07-03 2002-07-30 International Business Machines Corporation Patterned plasma nitridation for selective epi and silicide formation
JP4369091B2 (ja) * 2001-07-18 2009-11-18 東京エレクトロン株式会社 基板処理方法
JP3770870B2 (ja) 2001-12-07 2006-04-26 東京エレクトロン株式会社 基板処理方法
SG152910A1 (en) 2001-12-07 2009-06-29 Tokyo Electron Ltd Nitriding method for insulation film, semiconductor device and production method for semiconductor device, substrate treating device and substrate treating method
JP4078370B2 (ja) 2001-12-07 2008-04-23 東京エレクトロン株式会社 基板処理装置
US20030124873A1 (en) * 2001-12-28 2003-07-03 Guangcai Xing Method of annealing an oxide film
US6706643B2 (en) * 2002-01-08 2004-03-16 Mattson Technology, Inc. UV-enhanced oxy-nitridation of semiconductor substrates
JP4102072B2 (ja) * 2002-01-08 2008-06-18 株式会社東芝 半導体装置
US6774040B2 (en) * 2002-09-12 2004-08-10 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
AU2003291319A1 (en) * 2002-11-08 2004-06-03 Aviza Technology, Inc. Nitridation of high-k dielectrics
US7087537B2 (en) * 2004-03-15 2006-08-08 Sharp Laboratories Of America, Inc. Method for fabricating oxide thin films
US7235440B2 (en) * 2003-07-31 2007-06-26 Tokyo Electron Limited Formation of ultra-thin oxide layers by self-limiting interfacial oxidation

Also Published As

Publication number Publication date
CN101151718A (zh) 2008-03-26
KR20080003383A (ko) 2008-01-07
JP2008535243A (ja) 2008-08-28
US7501352B2 (en) 2009-03-10
US20060228902A1 (en) 2006-10-12
WO2006107415A1 (en) 2006-10-12
TW200641997A (en) 2006-12-01

Similar Documents

Publication Publication Date Title
JP2008537848A (ja) 高誘電率誘電体層を形成する方法及びシステム
US20070065593A1 (en) Multi-source method and system for forming an oxide layer
US20070066084A1 (en) Method and system for forming a layer with controllable spstial variation
US9847221B1 (en) Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US8025931B2 (en) Film formation apparatus for semiconductor process and method for using the same
JP4926219B2 (ja) 電子デバイス材料の製造方法
US8357619B2 (en) Film formation method for forming silicon-containing insulating film
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
JP4995807B2 (ja) 酸窒化層を形成する方法及びシステム
US8394200B2 (en) Vertical plasma processing apparatus for semiconductor process
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
US8080477B2 (en) Film formation apparatus and method for using same
KR20090094033A (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
US8119540B2 (en) Method of forming a stressed passivation film using a microwave-assisted oxidation process
US7807586B2 (en) Method of forming a stressed passivation film using a non-ionizing electromagnetic radiation-assisted oxidation process
US7517814B2 (en) Method and system for forming an oxynitride layer by performing oxidation and nitridation concurrently
US7517812B2 (en) Method and system for forming a nitrided germanium-containing layer using plasma processing
US7517818B2 (en) Method for forming a nitrided germanium-containing layer using plasma processing
JP4059792B2 (ja) 半導体製造方法
US20120234491A1 (en) Plasma processing method and plasma processing apparatus
JP2008251959A (ja) 絶縁層の形成方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090209

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120510

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees