KR20080002908A - 고유전율의 유전체층 형성 방법 및 시스템 - Google Patents

고유전율의 유전체층 형성 방법 및 시스템 Download PDF

Info

Publication number
KR20080002908A
KR20080002908A KR1020077025198A KR20077025198A KR20080002908A KR 20080002908 A KR20080002908 A KR 20080002908A KR 1020077025198 A KR1020077025198 A KR 1020077025198A KR 20077025198 A KR20077025198 A KR 20077025198A KR 20080002908 A KR20080002908 A KR 20080002908A
Authority
KR
South Korea
Prior art keywords
gas
molecular composition
plasma
nitrogen
annealing
Prior art date
Application number
KR1020077025198A
Other languages
English (en)
Inventor
코리 와즈다
마사노부 이게타
게르트 레우싱크
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20080002908A publication Critical patent/KR20080002908A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/34—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases more than one element being applied in more than one step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

본 발명은 일반적으로 기판상에 고유전율의 유전체층을 위한 계면층을 형성하는 방법을 제공한다. 기판의 표면은, 산화막을 형성하기 위해 산소를 포함한 적어도 하나의 분자 조성물을 가진 제1 처리 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼에 노출된다. 산화막은 산화막을 질화시켜서 계면층을 형성하기 위해 질소를 포함한 적어도 하나의 분자 조성물을 가진 제2 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 노출된다.

Description

고유전율의 유전체층 형성 방법 및 시스템{METHOD AND SYSTEM FOR FORMING A HIGH-K DIELECTRIC LAYER}
관련 출원의 교차 참조
이 출원은 2005년 3월 30일자 출원한 미국 특허 출원 제11/093,261호에 기초를 둔 것이며, 이것의 우선권의 이익을 주장한다.
본 발명은 일반적으로 전자 소자를 제조하기에 적합한 방법 및 시스템과 전자 소자용으로 사용되는 재료에 관한 것이다.
본 발명은 일반적으로 기판상에 고유전율(high-k)의 유전체층을 위한 계면층을 형성하는 방법을 제공한다. 기판의 표면은 산화막을 형성하기 위해 산소를 포함한 적어도 하나의 분자 조성물(molecular composition)을 가진 제1 처리 가스의 자외선(UV) 방사 유도 해리(ultraviolet radiation induced dissociation)에 의해 형성된 산소 라디칼에 노출된다. 산화막은, 산화막을 질화시켜서 계면층을 형성하기 위해 질소를 포함한 적어도 하나의 분자 조성물을 가진 제2 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 노출된다.
도 1은 기판상에 산질화물층을 형성하기 위한 처리 시스템(1)의 일 실시예를 보인 도면이다.
도 2는 산화 처리를 수행하기 위한 처리 시스템의 일 실시예를 개략적으로 보인 도면이다.
도 3은 다른 처리 시스템의 일 실시예를 보인 도면이다.
도 4는 게이트 스택을 처리하기 위한 슬롯 평면 안테나(SPA) 플라즈마 소스를 가진 플라즈마 처리 시스템의 일 실시예를 보인 도면이다.
이제 도면을 참조하면, 도 1은 기판상에 산질화물층을 형성하기 위한 처리 시스템(1)을 나타내는 도면이다. 예를 들면, 기판은 실리콘 기판일 수 있고 산질화물층은 기판의 산화 및 질화에 의해 형성된 실리콘 산질화물층일 수 있다. 기판 표면은 실리콘 표면, 산화물 표면, 또는 산화실리콘 표면일 수 있다. 처리 시스템(1)은 산소 함유 분자 조성물을 기판에 도입하도록 구성된 산화 시스템(10) 및 질소 함유 분자 조성물을 기판에 도입하도록 구성된 질화 시스템(20)을 포함한다. 또한, 처리 시스템(1)은 산화 시스템(10) 및 질화 시스템(20)에 결합된 제어기(30)를 포함하고, 상기 제어기(30)는 산화 시스템(10) 및 질화 시스템(20)에서 수행되는 처리(들)을 감시(monitoring)하는 것, 조정하는 것 또는 제어하는 것 중의 적어도 하나를 수행하도록 구성된다. 비록 산화 시스템(10) 및 질화 시스템(20)이 도 1에서는 별도의 모듈로 도시되어 있지만, 이들은 동일 모듈로 될 수 있다.
일 실시예에 따라서, 도 2는 산화 처리를 수행하기 위한 처리 시스템의 개략도를 보인 것이다. 처리 시스템(101)은 실리콘(Si) 표면을 가진 기판(125)을 지지 하도록 구성된 기판 홀더(120)를 구비한 처리실(110)을 포함한다. 처리실(110)은 또한 기판(125)을 전자기 방사에 노출시키기 위한 전자기 방사 어셈블리(130)를 포함한다. 또한, 처리 시스템(101)은 전자기 방사 어셈블리(130)에 결합된 전원(150), 및 기판 홀더(120)에 결합되어 기판(125)의 온도를 상승 및 제어하도록 구성된 기판 온도 제어 시스템(160)을 포함한다. 가스 공급 시스템(140)은 처리실(110)에 결합되고, 처리 가스를 처리실(110)로 도입하도록 구성된다. 예를 들면, 산화 처리에서, 처리 가스는 산소 함유 가스, 예를 들면, O2, NO, NO2 또는 N20와 같은 산호 함유 가스를 포함할 수 있다. 처리 가스는 30, 35, 40, 45, 50, 55, 60, 65, 70, 75, 80, 85, 90, 100, 250, 275, 300, 400, 500, 600, 700, 800, 900, 또는 1000(sccm), 2, 3, 4, 또는 5(slm), 또는 이들의 임의의 조합을 포함하는 약 30 sccm 내지 약 5 slm의 유속으로 도입될 수 있다. 추가적으로(도시 생략됨), 퍼지 가스(purge gas)가 처리실(110)에 도입될 수 있다. 퍼지 가스는 질소 또는 희가스(noble gas)(즉, 헬륨, 네온, 아르곤, 크세논, 크립톤)와 같은 불활성 가스를 포함할 수 있다. 퍼지 가스의 유속은 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 20, 30, 35, 40, 45, 50, 55, 60, 65, 70, 75, 80, 85, 90, 100, 250, 275, 300, 400, 500, 600, 700, 800, 900, 또는 1000(sccm), 2, 3, 4, 또는 5(slm), 또는 이들의 임의의 조합을 포함하는 약 0 slm 내지 약 5 slm일 수 있다.
전자기 방사 어셈블리(130)는 예를 들면 자외선(UV) 방사 소스를 포함할 수 있다. UV 소스는 단색 또는 다색일 수 있다. 또한, UV 소스는 처리 가스, 즉 O2를 해리하기에 충분한 파장의 방사를 생성하도록 구성될 수 있다. 일 실시예에서, 자외선 방사는 해리되는 분자의 결합 에너지에 적당하게 145, 147, 150, 155, 171, 172, 173, 175, 180, 185, 190 및 192 nm를 포함하는 약 145 nm 내지 약 192 nm의 파장을 가질 수 있다. 전자기 방사 어셈블리(130)는 5, 6, 7, 8, 9, 10, 11, 13, 15, 17, 19, 20, 30, 40, 50 mW/㎠ 또는 이들의 임의의 조합을 포함하는 약 5 mW/㎠ 내지 약 50 mW/㎠의 전력에서 동작할 수 있다. 전자기 방사 어셈블리(130)는 1, 2, 3, 4 또는 그 이상의 방사 소스를 포함할 수 있다. 소스들은 램프 또는 레이저 또는 이들의 조합을 포함할 수 있다.
도 2를 다시 참조하면, 처리 시스템(101)은 200 mm 기판, 300 mm 기판, 또는 더 큰 크기의 기판을 처리하도록 구성될 수 있다. 사실, 처리 시스템은 당업자라면 잘 알고 있는 바와 같이, 그 크기에 상관없이 기판, 웨이퍼 또는 LCD를 처리하도록 구성될 수 있다. 그러므로, 본 발명의 각종 태양들이 반도체 기판의 처리와 관련하여 설명되지만, 본 발명이 오로지 반도체 기판의 처리로 제한되는 것은 아니다.
다시 도 2를 참조하면, 처리 시스템(101)은 기판 홀더(120)에 결합되어 기판(125)의 온도를 상승 및 제어하도록 구성된 기판 온도 제어 시스템(160)을 포함한다. 기판 온도 제어 시스템(160)은 저항성 가열 요소를 포함한 가열 시스템, 또는 열-전기 히터/쿨러와 같은 온도 제어 요소를 포함한다. 또한, 기판 온도 제어 시스템(160)은 기판 홀더(120)로부터 열을 흡수하여 그 열을 열 교환기 시스템(도시 생략됨)에 전달하거나, 또는 가열시 열 교환기 시스템으로부터 열을 전달하는 재순환 냉각제 흐름을 포함하는 냉각 시스템을 포함할 수 있다. 더 나아가, 기판 온도 제어 시스템(160)은 처리실(110)의 내벽에 배치된 온도 제어 요소 및 처리 시스템(101) 내의 임의의 다른 구성 요소를 포함할 수 있다.
기판(125)과 기판 홀더(120) 간의 열 전달을 개선하기 위해, 기판 홀더(120)는 기판(125)을 기판 홀더(120)의 상부 표면에 고착시키는 기계적 클램핑 시스템, 또는 정전 클램핑 시스템과 같은 전기 클램핑 시스템을 포함할 수 있다. 또한 기판 홀더(120)는 기판(125)과 기판 홀더(120) 간의 가스 간극(gas-gap) 열전도성을 개선하기 위해 기판(125)의 배면(back-side)에 가스를 유도하도록 구성된 기판 배면 가스 배송 시스템을 더 포함할 수 있다. 이러한 시스템은 고온 또는 저온에서 기판의 온도 제어가 요구된 때 사용될 수 있다. 예를 들면, 기판 배면 가스 시스템은 2구역 가스 분배 시스템을 포함할 수 있고, 여기에서 헬륨 가스 간극 압력은 기판(125)의 중앙과 모서리 사이에서 독립적으로 변화될 수 있다.
또한, 처리실(110)은 진공 펌핑 시스템(134)과 밸브(136)를 포함한 압력 제어 시스템(132)에 덕트(138)를 통하여 결합되고, 상기 압력 제어 시스템(132)은 기판(125)상에 박막을 형성하기에 적합한 압력, 및 제1 및 제2 처리재를 사용하기에 적합한 압력으로 처리실(110)을 제어 가능하게 비우도록 구성된다.
진공 펌핑 시스템(134)은 최대 약 5000 리터/초(또는 그 이상)의 펌핑 속도가 가능한 터보 분자 진공 펌프(TMP)를 포함할 수 있고, 밸브(136)는 처리실 압력을 조절하기 위한 게이트 밸브를 포함할 수 있다. 종래의 플라즈마 처리 장치에서는 일반적으로 약 500 내지 약 3000 리터/초의 TMP가 사용되었다. 더욱이, 처리실 압력을 감시하는 장치(도시 생략됨)가 처리실(110)에 결합될 수 있다. 압력 측정 장치는 예를 들면 MKS 인스트루먼츠사(매사츄세츠 앤도버 소재)로부터 상업적으로 구할 수 있는 타입 628B 바라트론 절대 용량 마노미터(Type 628B Baratron absolute capacitance manometer)일 수 있다.
또한, 처리 시스템(101)은 처리실(110), 기판 홀더(120), 전자기 방사 어셈블리(130), 전원(150) 및 기판 온도 제어 시스템(160)에 결합된 제어기(170)를 구비한다. 대안적으로, 또는 추가하여, 제어기(170)는 하나 이상의 추가적인 제어기/컴퓨터(도시 생략됨)에 결합될 수 있고, 제어기(170)는 추가적인 제어기/컴퓨터로부터 셋업 및/또는 구성 정보를 얻을 수 있다.
도 2에서 단일의 처리 요소(110, 120, 130, 150, 160, 170)들이 도시되어 있지만, 이것이 본 발명에서 꼭 요구되는 것은 아니다. 처리 시스템(101)은 독립적 처리 요소 외에 각 처리 요소와 관련된 임의 수의 제어기를 가진 임의 수의 처리 요소들을 포함할 수 있다.
제어기(170)는 임의 수의 처리 요소(110, 120, 130, 150, 160)를 구성하기 위해 사용될 수 있고, 제어기(170)는 처리 요소로부터의 데이터를 수집, 제공, 처리, 저장 및 디스플레이할 수 있다. 제어기(170)는 하나 이상의 처리 요소를 제어하기 위한 다수의 애플리케이션을 포함할 수 있다. 예를 들면, 제어기(170)는 사용자가 하나 이상의 처리 요소를 감시 및/또는 제어할 수 있게 하는 인터페이스의 사용 용이성을 제공하는 그래픽 사용자 인터페이스(GUI) 구성 요소(도시 생략됨)를 구비할 수 있다.
다시 도 2를 참조하면, 제어기(170)는 마이크로프로세서, 메모리 및 디지털 I/O 포트를 포함하고, 처리 시스템(101)에 대한 입력을 통신 및 기동(activate)시키고 처리 시스템(101)으로부터의 출력을 감시하기에 충분한 제어 전압을 발생시킬 수 있다. 예를 들면, 메모리에 저장된 프로그램은 프로세스를 수행하기 위해 프로세스 레시피에 따라 처리 시스템(101)의 전술한 구성 요소들에 대한 입력을 기동시키기 위해 사용될 수 있다. 제어기(170)의 일 예는 텍사스주 오스틴에 소재하는 델사(Dell Corporation)로부터 입수가능한 DELL PRECISION WORKSTATION 610TM이다.
제어기(170)는 처리 시스템(101)에 대하여 국부적으로(locally) 위치될 수 있고, 또는 처리 시스템(101)에 대하여 원격으로(remotely) 위치될 수도 있다. 예를 들면, 제어기(170)는 직접 접속, 인트라넷, 인터넷 및 무선 접속 중의 적어도 하나를 이용하여 처리 시스템(101)과 데이터를 교환할 수 있다. 제어기(170)는 예를 들면 고객 사이트(즉, 장치 메이커 등)에서 인트라넷에 결합될 수 있고, 또는 예를 들면 판매자 사이트(즉, 설비 제조업자)에서 인트라넷에 결합될 수 있다. 또한, 예를 들면, 제어기(170)는 인터넷에 결합될 수 있다. 또한, 다른 컴퓨터(즉, 제어기, 서버 등)가 예를 들면 제어기(170)에 액세스하여 직접 접속, 인트라넷 및 인터넷 중의 적어도 하나를 통하여 데이터를 교환할 수 있다. 당업자라면 잘 알 수 있는 바와 같이, 제어기(170)는 무선 접속을 통해 처리 시스템(101)과 데이터를 교환할 수 있다.
처리 조건은 약 0℃ 내지 1000℃ 사이의 기판 온도를 포함할 수 있다. 대안적으로, 기판 온도는 약 200℃ 내지 약 700℃의 범위 내에 있을 수 있다. 따라서, 산화는 200, 225, 250, 275, 300, 325, 350, 375, 400, 450, 500, 550, 600, 650, 700, 750, 800, 850, 900, 950, 또는 1000℃, 또는 이들의 임의의 조합의 기판 온도에서 실행될 수 있다.
처리실(110)의 압력은 예를 들면 약 1 mTorr 내지 약 30,000 mTorr에서 유지될 수 있다. 대안적으로, 압력은 약 20 mTorr 내지 약 1000 mTorr에서 유지될 수 있다. 대안적으로, 압력은 약 50 mTorr 내지 약 500 mTorr에서 유지될 수 있다. 따라서, 산화는 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 20, 30, 40, 50, 60, 70, 80, 90, 100, 250, 500, 750, 1,000, 10,000, 20,000, 또는 30,000 mTorr 또는 이들의 임의의 조합을 포함하는 약 1 mTorr 내지 약 30,000 mTorr의 압력에서 실행될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 처리 시스템의 개략도이다. 처리 시스템(200)은 처리실(210)을 포함하고, 처리실(210)은 히터(224)가 설비된 기판 홀더(220)를 수용하며, 히터(224)는 기판(125)의 온도를 상승시키도록 구성된 저항성 히터일 수 있다. 대안적으로, 히터(224)는 램프 히터 또는 임의의 다른 유형의 히터일 수 있다. 또한, 처리실(210)은 처리실(210)의 바닥부 및 진공 펌프(234)에 접속된 배기관(238)을 포함한다. 기판 홀더(220)는 구동 메카니즘(도시 생략됨)에 의해 회전될 수 있다. 기판은 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 30, 40, 50, 또는 60 rpm, 또는 이들의 임의의 조합을 포함하는 약 1 rpm 내지 약 60 rpm의 속도로 기판 표면의 평면 내에서 회전될 수 있다.
처리실(210)은 기판(125) 위에 처리 공간(245)을 갖는다. 처리실(210)의 내부 표면은 처리 대상 기판(125)의 금속 오염을 억제하기 위해 석영으로 만들어진 내부 라이너(212)를 포함한다.
처리실(210)은 기판(125) 위로 처리 가스를 흐르게 하기 위해 배기관(238)의 반대편에 위치된 노즐(242)이 있는 가스관(240)을 구비한다. 처리 가스는 층류(laminar flow)로 처리 공간(245) 내에서 기판(125)을 횡단하고 배기관(238)에 의해 처리실(210)로부터 비워진다. 원격 플라즈마 소스(252)는 기판(125)의 상류(upstream)로 플라즈마를 원격으로 발생시키기에 적합한 가스 유입관(250)과 접속된다.
일 실시예에서, 기판(125)은 석영창(232)을 통해 노즐(242)과 기판(125) 사이의 처리 공간(245)에 빛을 방사하는 자외선 방사 소스(230)로부터의 자외선 방사에 노출될 수 있다. 대안적으로, 자외선 방사 소스(230) 및 석영창(232)은 기판(125) 전체를 덮게 할 수도 있다.
다시 도 3을 참조하면, 제어기(270)는 마이크로프로세서, 메모리 및 디지털 I/O 포트를 포함하고, 처리 시스템(200)에 대한 입력을 통신 및 기동시키고 플라즈마 처리 시스템(200)으로부터의 출력을 감시하기에 충분한 제어 전압을 발생한다. 더욱이, 제어기(270)는 처리실(210), 펌프(234), 히터(224), 자외선 방사 소스(230) 및 원격 플라즈마 소스(252)에 결합되어 이들과 정보를 교환한다. 제어기(270)는 유닉스(UNIX) 기반 워크스테이션으로서 구현될 수 있다. 대안적으로, 제어기(270)는 범용 컴퓨터, 디지털 신호 처리 시스템 등으로서 구현될 수도 있다.
산화를 수행하기 전에, 기판 표면을 세정(clean)하는 것, 즉 기판 표면으로부터 자연 산화물(native oxide)을 제거하는 것이 바람직하다. 이것은 습식 화학 세정을 포함한 하나 이상의 세정 단계를 이용함으로써, 또는 세정 다음에 기판 표 면을 HF와 접촉시켜 기판 표면상에 베어 실리콘(bare silicon) 표면을 형성함으로써, 또는 상기 두가지 방법을 모두 사용함으로써 달성될 수 있다.
그 다음에, 기판(125)은 기판 홀더(120(도 1) 또는 220(도 2)) 위에 놓여진다. 그 다음에, 처리실(110 또는 210)의 조건(압력, 온도, 기판 회전 등)이 소망의 값으로 설정된다. 따라서, 산소 함유 분자 조성물이 가스 공급 시스템(140) 또는 노즐(242)을 통하여 처리실(110 또는 210)에 도입된다. 전자기 방사 어셈블리(130 또는 230)가 여기되어 처리 가스로부터 산소 라디칼(oxygen radical)을 형성한다. 도 3의 실시예에서, 산소 라디칼의 개체수(population)는 산호 함유 분자 조성물을 유입관(250)에 공급함으로써 증가될 수 있다. 산소 라디칼은 가스를 원격 플라즈마 소스(252)에 통과시킬 때 생성되고 그 다음에 처리실(210)로 도입된다.
산소 라디칼은 기판(125)의 표면과 반응하여 기판의 표면을 산화시킨다. 표면의 조성물은 SiO2일 수 있다.
산화는 5, 10, 15, 20, 25, 30, 35, 40, 50, 60(초), 2, 3, 4, 5, 6, 7, 8, 9, 10, 15, 20, 25(분) 또는 이들의 임의의 조합을 포함하는 약 5초 내지 약 25분의 시간 동안 실행될 수 있다.
산화막은 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2, 2.1, 2.3, 2.4, 2.5, 2.6, 2.7, 2.8, 2.9, 3.0 nm를 포함한 약 0.1 nm 내지 약 3 nm 범위의 두께를 가질 수 있다. 산화막은 0.2, 0.3, 0.5, 0.7, 0.9, 1, 2, 3 또는 4%를 포함한 약 0.2% 내지 약 4%의 두께 변화 (σ)를 가질 수 있다.
도 2 또는 도 3의 실시예와 관련하여 위에서 설명한 임의의 처리 조건 또는 특징들은 다른 실시예에도 적용될 수 있다. 사실, 전술한 조건 대신에 이하의 조건이 사용될 수 있다.
UVO 2
파라미터 통상 저값 고값
압력 0.1T 0.01T 20T
온도 700℃ 400℃ 800℃
Ar 가스 0 0 2slm
O2 가스 450sccm 100sccm 2slm
시간 60초 10초 5분
자외선(UV) 방사 소스를 포함한 다른 적당한 처리 시스템 및 그 이용 방법은 2002년 12월 5일자 출원한 유럽 특허 출원 EP 1453083 A1에 개시되어 있고, 이 특허 출원의 전체 내용은 인용에 의해 여기에 통합된다.
질화
도 4는 본 발명의 실시예에 따라 질화 처리를 위한 슬롯 평면 안테나(SPA) 플라즈마 소스를 포함한 플라즈마 처리 시스템의 단순화한 블록도이다. 플라즈마 처리 시스템(400)에서 생성된 플라즈마는 낮은 전자 온도(약 1.5 eV 미만) 및 높은 플라즈마 밀도(예를 들면, 약 1×1012/㎤ 초과)를 갖는 점이 특징이고, 이것은 본 발명에 따른 게이트 스택의 무손상 처리를 가능하게 한다. 플라즈마 처리 시스템(400)은 예를 들면 일본 아카사카에 소재하는 동경 엘렉트론 주식회사(Tokyo Electron Limited)의 TRIAS™ SPA 처리 시스템일 수 있다. 플라즈마 처리 시스템(400)은 처리실(450)의 상부에 기판(125)보다 더 큰 개방부(451)를 가진 처리실(450)을 구비한다. 석영이나 질화 알루미늄 또는 산화 알루미늄으로 만들어진 원통형 유전체 상판(454)은 개방부(451)를 덮도록 제공된다. 가스관(472)은 처리실(450)의 상부에서 상판(454) 아래의 측벽에 배치된다. 일 예로 가스관(472)의 수는 16일 수 있다(도 4에는 그 중 2개만 도시되어 있다). 대안적으로, 다른 수의 가스 공급관(472)을 사용할 수 있다. 가스관(472)은 처리실(450)의 주변을 따라 배치될 수 있는데, 이것은 본 발명의 필수 사항은 아니다. 처리 가스는 가스관(472)으로부터 처리실(450)의 플라즈마 영역(459)으로 균일하고 일정하게 공급될 수 있다. 대안적으로, 배기관에 비하여 기판의 상류측에 있는 공급관(472)은 질화에 적합한 원격 RF 플라즈마 소스로서 구성될 수 있다.
플라즈마 처리 시스템(400)에서, 처리실(450)에는 마이크로파 전력이 복수의 슬롯(460A)을 가진 평면 안테나 부재(460)를 거쳐 상판(454)을 통해 공급된다. 슬롯 평면 안테나(460)는 금속판, 예를 들면 구리로 제조될 수 있다. 슬롯 평면 안테나(460)에 마이크로파 전력을 공급하기 위해, 상판(454)에는 도파관(463)이 배치되고, 상기 도파관(463)은 예를 들면 약 2.45 GHz의 주파수를 가진 마이크로파를 발생시키는 마이크로파 전력 공급장치(461)에 접속된다. 도파관(463)은 하단부가 슬롯 평면 안테나(460)에 접속된 평평한 원형 도파관(463A), 원형 도파관(463A)의 상 면측에 접속된 원형 도파관(463B) 및 원형 도파관(463B)의 상면측에 접속된 동축 도파관 변환기(463C)를 포함한다. 또한, 직사각형 도파관(463D)이 동축 도파관 변환기(463C)의 측면과 마이크로파 전력 공급장치(461)에 접속된다.
원형 도파관(463B)의 내측에는 전도성 물질의 축 부분(462)이 동축으로 제공되어 축 부분(462)의 일단부가 슬롯 평면 안테나(460)의 상부 표면의 중심(또는 거의 중심)부에 접속되고 축 부분(462)의 타단부가 원형 도파관(463B)의 상부 표면에 접속되어 동축 구조를 형성한다. 그 결과, 원형 도파관(463B)은 동축 도파관으로서 기능하도록 구성된다. 마이크로파 전력은 예를 들면 약 0.5 W/㎠와 약 4 W/㎠ 사이에 있을 수 있다. 대안적으로 마이크로파 전력은 예를 들면 약 0.5 W/㎠와 약 3 W/㎠ 사이에 있을 수 있다.
또한, 진공 처리실(450)에는 기판 홀더(452)가 기판(125)(예를 들면, 웨이퍼)을 지지하고 가열하기 위해 상판(454)에 대향하여 제공된다. 기판 홀더(452)는 기판(125)을 가열하기 위한 히터(457)를 구비하고, 상기 히터(457)는 저항성 히터일 수 있다. 대안적으로, 상기 히터(457)는 램프 히터 또는 임의의 다른 유형의 히터일 수 있다. 또한, 처리실(450)은 처리실(450)의 바닥부 및 진공 펌프(455)에 접속된 배기관(453)을 구비한다.
질화를 위해, 질소를 가진 분자 조성물을 함유한 가스가 시스템(20;도 1), 즉 처리실(110(도 2), 210(도 3) 및/또는 450(도 4))에 도입될 수 있다. 임의의 질소 함유 조성물은 예를 들면 N2, NH3, NO, N2O, NO2의 단독 또는 그 조합이 적당하 다. 일단 도입되면, 질소 함유 조성물은 복수의 슬릿을 가진 평면 안테나에 의한 마이크로파 조사에 기초한 마이크로파 방사 플라즈마 유도 해리를 통해, 또는 처리실 내 플라즈마 유도 해리(in-chamber plasma induced dissociation)를 통해 해리되거나, 또는 대안적으로, RF 전력을 질소 함유 조성물에 결합함으로써 기판의 상류에 배치된 RF 플라즈마 소스에 의해 해리될 수 있다.
임의의 질소 함유 조성물은 예를 들면 N2, NO, N2O, NO2의 단독물 또는 혼합물이 적당하다. 일 실시예에서, 질화, 산질화, 또는 어닐링 처리 가스의 분자 조성물은 N2와, 선택적으로 H2, Ar, He, Ne, Xe 또는 Kr, 또는 이들의 임의의 조합물로 구성된 그룹으로부터 선택된 적어도 하나의 가스를 포함할 수 있다. 일 실시예에서, 제2 처리 가스의 분자 조성물은 N2 및 H2와, 선택적으로 H2, Ar, He, Ne, Xe 또는 Kr, 또는 이들의 임의의 조합물로 구성된 그룹으로부터 선택된 적어도 하나의 가스를 포함할 수 있다. 처리 가스의 질소 함유 분자 조성물은 N2를 포함하는 것이 적합하고, 질소 라디칼은 N2의 플라즈마 유도 해리로부터 생성된다.
질화에 의해 얻어진 산질화막은 0.1, 0.2, 0.3, 0.4, 0.5, 0.6, 0.7, 0.8, 0.9, 1, 1.1, 1.2, 1.3, 1.4, 1.5, 1.6, 1.7, 1.8, 1.9, 2, 2.1, 2.3, 2.4, 2.5, 2.6, 2.7, 2.8, 2.9, 3.0, 3.1, 3.2, 3.3, 3.4, 3.5, 3.6, 3.8, 4, 4.1, 4.5, 5 nm, 또는 이들의 임의의 조합을 포함한 약 0.1 nm 내지 약 5 nm 범위의 두께를 가질 수 있다. 산질화막은 0.2, 0.3, 0.5, 0.7, 0.9, 1, 2, 3 또는 4%를 포함한 약 0.2% 내지 약 4%의 두께 변화(σ)를 가질 수 있다.
질화는 20, 30, 40, 50, 60, 70, 80, 90, 100, 125, 150, 175, 200, 225, 250, 275, 300, 325, 350, 375, 400, 450, 500, 550, 600, 650, 700, 750, 800, 850, 900, 950, 또는 1000℃, 또는 이들의 임의의 조합을 포함하는 약 20℃ 내지 약 1000℃ 범위의 기판 온도에서 실행될 수 있다.
질화는 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 20, 30, 40, 50, 60, 70, 80, 90, 100, 250, 500, 750, 1,000, 10,000, 20,000, 또는 30,000 mTorr 또는 이들의 임의의 조합을 포함하는 약 1 mTorr 내지 약 30,000 mTorr의 압력에서 실행될 수 있다.
질소 함유 분자 조성물(N2)의 유속은 2 sccm 내지 5 slm의 범위일 수 있고, 제2 가스의 유속은 약 100 sccm 내지 약 5 slm일 수 있다. 이 범위는 2, 3, 4, 5, 6, 7, 8, 9, 10, 20, 30, 35, 40, 45, 50, 55, 60, 65, 70, 75, 80, 85, 90, 100, 250, 275, 300, 400, 500, 600, 700, 800, 900, 또는 1000(sccm), 2, 3, 4, 또는 5(slm), 또는 이들의 임의의 조합을 포함한다.
질화는 5, 10, 15, 20, 25, 30, 35, 40, 50, 60(초), 2, 3, 4, 5, 6, 7, 8, 9, 10, 15, 20, 25(분) 또는 이들의 임의의 조합을 포함하는 약 5초 내지 약 25분의 시간동안 실행될 수 있다.
산질화막은 4, 6, 8, 10, 12, 14, 16, 18, 20% 또는 그 미만을 포함하는 약 20% 또는 그 미만의 질소 농도를 가질 수 있다.
질화 플라즈마는 0.5, 0.6, 0.7, 0.8, 0.9, 1, 1.1, 1.3, 1.5, 1.7, 1.9, 2, 3, 4, 또는 5 W/㎠ 또는 이들의 임의의 조합을 포함하는 약 0.5 W/㎠ 내지 약 5 W/㎠의 마이크로파 출력에 의해 발생될 수 있다.
마이크로파 조사(irradiation)는 300, 400, 500, 600, 700, 800, 900, 또는 1000(MHz), 1.5, 2, 3, 4, 5, 6, 7, 8, 9, 또는 10(GHz)를 포함한 약 300 MHz 내지 약 10 GHz 범위의 마이크로파 주파수를 가질 수 있다.
이 실시예에서, 플라즈마는 0.1, 0.3, 0.5, 0.7, 0.9, 1, 1.5, 2, 2.5, 또는 3 eV, 또는 이들의 임의의 조합을 포함하는 약 3 eV 이하의 전자 온도를 포함할 수 있다. 플라즈마는 1×1011/㎤ 내지 약 1×1013/㎤ 또는 그 이상의 밀도를 가질 수 있고, ±1, ±2 및 ±3%를 포함하는 약 ±3% 또는 그 미만의 밀도 균일성(density uniformity)을 가질 수 있다.
평면 안테나 부재는 막이 증착되는 기판 표면의 면적보다 더 큰 그 표면상의 표면적을 가질 수 있다.
플라즈마 처리실은 금속 오염을 방지하기 위해 석영으로 라이닝될 수도 있다.
다수의 홀을 가진 수평판(도시 생략됨)은 상판(454)과 기판(125)사이에 배치되어 기판에 도달하는 질소 라디칼의 양을 감소시킬 수 있다. 수평판은 석영, 산화 알루미늄, 질화 알루미늄 또는 기타의 물질로 제조될 수 있다. 수평판의 홀의 패턴은 기판에 대해 균일한 라디칼 노출을 제공하도록 설계된다.
산질화막은 화학식 SiON을 갖는 것이 적당하다.
다시 도 4를 참조하면, 제어기(499)는 마이크로프로세서, 메모리 및 디지털 I/O 포트를 포함하고 플라즈마 처리 시스템(400)에 대한 입력을 통신 및 기동시키고 플라즈마 처리 시스템(400)으로부터의 출력을 감시하기에 충분한 제어 전압을 발생시킬 수 있다. 더욱이, 제어기(499)는 처리실(450), 펌프(455), 히터(457), 마이크로파 전력 공급장치(461)에 결합되어 이들과 정보를 교환한다. 메모리에 저장된 프로그램은 저장된 처리 레시피(process recipe)에 따라 플라즈마 처리 시스템(400)의 전술한 구성 요소들을 제어하기 위해 사용된다. 처리 시스템 제어기(499)의 일 예는 유닉스(UNIX) 기반 워크스테이션이다. 대안적으로, 제어기(499)는 범용 컴퓨터, 디지털 신호 처리 시스템 등으로서 구현될 수도 있다.
제어기(499)는 플라즈마 처리 시스템(400)에 대하여 국부적으로 위치될 수 있고, 또는 인터넷 또는 인트라넷을 통하여 플라즈마 처리 시스템(400)에 대하여 원격으로 위치될 수도 있다. 따라서, 제어기(499)는 직접 접속, 인트라넷, 인터넷 중의 적어도 하나를 이용하여 플라즈마 처리 시스템(400)과 데이터를 교환할 수 있다. 제어기(499)는 고객 사이트(즉, 장치 메이커 등)에서 인트라넷에 결합될 수 있고, 또는 판매자 사이트(즉, 설비 제조업자)에서 인트라넷에 결합될 수도 있다. 또한, 다른 컴퓨터(즉, 제어기, 서버 등)가 제어기(499)에 액세스하여 직접 접속, 인트라넷 또는 인터넷 중의 적어도 하나를 통하여 데이터를 교환할 수 있다.
이하의 사항은, 위에서 설명한 처리 파라미터에 대한 SPA 질화 처리용의 대안의 세트의 파라미터이다.
SPAN
파라미터 통상 저값 고값
압력 50mT 10mT 10T
온도 400℃ 25℃ 800℃
Ar 가스 1slm 100slm 5slm
N2 가스 40sccm 5sccm 1slm
시간 20초 5초 5분
슬롯 평면 안테나 플라즈마 소스를 포함한 다른 적당한 플라즈마 처리 시스템 및 그 이용 방법은 2002년 1월 22일자 출원한 유럽 특허 출원 EP 1361605 A1에 개시되어 있고, 이 특허 출원의 전체 내용은 참조로써 여기에 통합된다.
도 4의 장치를 이용한 SPA 질화 처리에 추가하여, 또는 그에 후속하여, RFN 질화 처리를 채용할 수 있다. 산화막(또는 산질화막)은 질소를 포함한 상류 분자 조성물을 가진 상류 처리 가스의 상류 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 노출될 수 있고, 여기에서 상기 상류 플라즈마 유도 해리는 무선 주파수(RF) 전력을 상기 상류 처리 가스에 결합함으로써 발생된 플라즈마를 이용하는 것을 포함한다.
RFN 원격 플라즈마 시스템은 도 3 및 도 4에 도시되어 있다. 도 3에 도시된 처리 시스템은 가스 유입관(250)을 가진 원격 플라즈마 소스(252)를 구비하고, 이것은 기판(125)의 상류에서 플라즈마를 원격으로 발생시키기에 적합하다. 원격 플라즈마 소스(252)에서 생성된 질소 플라즈마는 기판(125)의 표면상에서 하류로 배 기관(238) 및 펌프(234)까지 흐름을 형성한다. 기판은 도 3의 처리 시스템 내에서 (원형 화살표로 표시한 바와 같이) 회전될 수 있다. 이 방법으로, 질화, 산질화 또는 질소에 의한 어닐링의 균일성이 개선된다.
대안으로, 원격 RF 플라즈마 소스는 공급관(472)에 구비될 수 있고, 질화를 위한 원격 RF 플라즈마 소스로서 적합하다.
RF 질화를 위한 가능한 파라미터가 이하에 제공된다.
RFN
파라미터 통상 저값 고값
압력 200mT 10mT 10T
온도 400℃ 25℃ 1000℃
Ar 가스 1slm 500sccm 10slm
N2 가스 100sccm 10sccm 1slm
시간 60초 5초 5분
고유전율의 유전체
일 실시예는, ZrO2, HfO2, Ta2O5, ZrSiO4, Al2O3, HfSiO, HfAlO, HfSiON, Si3N4 및 BaSrTiO3 또는 이들의 임의의 조합으로 이루어지는 그룹에서 선택된 적어도 하나의 고유전율의 유전체막을 산질화막에 형성하는 단계를 포함한다.
고유전율의 유전체막은 적절하게는 약 20℃에서 약 4를 초과하는 유전 상수를 갖는다. 일 실시예에서, 고유전율의 유전체막은 약 20℃에서 약 4 내지 약 300 의 유전 상수를 가지며, 이러한 유전 상수는 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 20, 30, 50, 70, 90, 100, 200, 300 또는 이들의 임의의 조합을 포함한다.
고유전율의 유전체막은, 화학적 기상 증착(CVD), 원자층 증착(ALD), 금속 유기 CVD(MOCVD), 물리적 기상 증착(PVD) 또는 이들의 임의의 조합으로 이루어지는 그룹에서 선택된 적어도 하나의 공정에 의해 산질화막 상에 적절하게 형성될 수 있다.
고유전율의 유전체막은 적절하게 어닐링되거나 및/또는 질화 처리될 수 있다.
LP 어닐링
대상의 막(subject film), 예를 들면 질화막이나 산질화막, 또는 고유전율의 유전체층이 형성된 후에, 그 대상막은 어닐링될 수 있다. LP(저압) 어닐링은 산질화막 및/또는 고유전율의 유전체막을 어닐링하는데 적당하다.
LP 어닐링은 5, 6, 7, 8, 9, 10, 20, 30, 40, 50, 60, 70, 80, 90, 100, 250, 500, 750, 1,000, 10,000, 20,000, 30,000, 50,000, 100,000, 200,000, 400,000 또는 800,000 mTorr 또는 이들의 임의의 조합을 포함하는 약 5 mTorr 내지 약 800 Torr의 압력에서 실행될 수 있다.
LP 어닐링은 500, 550, 600, 650, 700, 750, 800, 850, 900, 950, 1000, 1100, 또는 1200℃ 또는 이들의 임의의 조합을 포함하는 약 500℃ 내지 약 1200℃의 온도에서 실행될 수 있다.
LP 어닐링은 산소, 질소, H2, Ar, He, Ne, Xe 또는 Kr, 또는 이들의 임의의 조합을 포함하는 적어도 하나의 분자 조성물을 가진 어닐링 가스하에서 0 내지 20 slm의 유속으로 실행될 수 있다. 일 실시예에서, LP 어닐링은 2, 3, 4, 5, 6, 7, 8, 9, 10, 20, 30, 35, 40, 45, 50, 55, 60, 65, 70, 75, 80, 85, 90, 100, 250, 275, 300, 400, 500, 600, 700, 800, 900, 또는 1000(sccm), 2, 3, 4, 5, 10, 15, 또는 20(slm), 또는 이들의 임의의 조합을 포함하는 약 0 slm 내지 약 20 slm의 N2 유속에서 N2 하에 실시된다.
LP 어닐링은 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 15, 20, 25, 30, 35, 40, 50, 60(초), 2, 3, 4, 5, 6, 7, 8, 9, 또는 10(분), 또는 이들의 임의의 조합을 포함하는 약 1초 내지 약 10분 범위의 시간 동안 실행될 수 있다.
LP 어닐링 및 질화는 동일 처리실에서 실행될 수 있고, 그 경우 적어도 하나의 퍼지 단계는 질화 후에 및 어닐링 전에 실행될 수 있다. 물론, 질화와 어닐링은 다른 처리실에서 실행할 수 있다. 이 실시예에서, 막을 가진 기판(film-bearing substrate)은 주변 대기, 공기 등에 접촉되지 않고 하나의 처리실에서 다른 처리실로 이송될 수 있다.
대안적으로, 어닐링을 실행하기 위한 대안적인 조건의 세트들을 이하에 기재한다.
LP 어닐링
파라미터 통상 저값 고값
압력 1T 50mT 760T
온도 1000℃ 800℃ 1100℃
N2 가스 1slm 0 10slm
O2 가스 1slm 0 10slm
시간 15초 5초 5분
UVO2 /N2 포스트 어닐링
대안의 후형성(post formation) 처리로서, UVO2/N2 포스트 어닐링은, 산소와 질소를 포함하는 적어도 하나의 분자 조성물을 가진 어닐링 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼 및 질소 라디칼에 막 또는 층을 노출시킴으로써 산질화막 또는 고유전율의 유전체층을 적절히 어닐링한다.
UVO2/N2 포스트 어닐링은 산소와 질소를 포함하는 적어도 하나의 분자 조성물을 가진 어닐링 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼 및 질소 라디칼에 상기 산질화막을 노출시킴으로써 산질화막을 적절히 어닐링한다. 산소와 질소 라디칼은 O2, N2, NO, NO2 및 N2O, 또는 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 산소와 질소를 함유한 적어도 하나의 분자 조성물을 가진 어닐링 가스로부터 해리된다. 다른 가스, 예를 들면, H2, Ar, He, Ne, Xe 또는 Kr 또는 이들의 임의의 조합 중에서 하나 이상을 제시할 수도 있다.
이 어닐링의 일 실시예에서, 어닐링 가스는 산질화물 표면 및/또는 고유전율 의 유전체 표면을 가로질러 유동하여 산소와 질소 라디칼이 표면을 가로지르는 어닐링 가스의 층류(laminar flow) 내에 포함되게 한다
어닐링은 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 20, 30, 40, 50, 60, 70, 80, 90, 100, 250, 500, 750, 1,000, 10,000, 20,000, 30,000, 50,000, 100,000, 200,000, 400,000 또는 800,000 mTorr 또는 이들의 임의의 조합을 포함하는 약 1 mTorr 내지 약 80,000 mTorr의 압력에서 실행될 수 있다.
어닐링은 500, 550, 600, 650, 700, 750, 800, 850, 900, 950, 1000, 1100, 또는 1200℃ 또는 이들의 임의의 조합을 포함하는 약 400℃ 내지 약 1200℃의 온도에서 실행될 수 있다.
어닐링 가스는 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 20, 30, 35, 40, 45, 50, 55, 60, 65, 70, 75, 80, 85, 90, 100, 250, 275, 300, 400, 500, 600, 700, 800, 900, 또는 1000(sccm), 2, 3, 4, 5, 10, 15, 또는 20(slm), 또는 이들의 임의의 조합을 포함하는, 약 0 slm 내지 약 20 slm의 유속을 가질 수 있다.
어닐링은 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 15, 20, 25, 30, 35, 40, 50, 60(초), 2, 3, 4, 5, 6, 7, 8, 9, 또는 10(분), 또는 이들의 임의의 조합을 포함하는 약 1초 내지 약 10분 범위의 시간 동안 실행될 수 있다.
이 어닐링의 자외선 방사는 해리되는 분자의 결합 에너지에 적당하게 145, 147, 150, 155, 171, 172, 173, 175, 180, 185, 190 및 192 nm를 포함하는 약 145 nm 내지 약 192 nm의 파장을 포함할 수 있다. 방사는 단색 또는 다색일 수 있다.
자외선 방사는 0.5, 0.6, 0.7, 0.8, 0.9, 1, 1.1, 1.3, 1.5, 1.7, 1.9, 2, 3, 4, 5 W/㎠ 또는 이들의 임의의 조합을 포함하는 약 5 mW/㎠ 내지 약 50 mW/㎠의 전력에서 동작하는 자외선 방사 소스로부터 발원(originate)할 수 있다. 하나 이상의 자외선 소스가 사용될 수 있다.
어닐링 및 질화는 동일 처리실에서 실행될 수 있고, 그 경우 적어도 하나의 퍼지 단계는 질화 후에 및 어닐링 전에 실행될 수 있다. 물론, 질화와 어닐링은 다른 처리실에서 실행할 수 있다. 이 실시예에서, 막을 가진 기판은 주변 대기, 공기 등에 접촉되지 않고 하나의 처리실에서 다른 처리실로 이송될 수 있다.
RFN 포스트 어닐링
다른 후형성 처리로서, RFN 포스트 어닐링은, 질소를 포함한 상류 분자 조성물을 가진 상류 어닐링 가스의 상류 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 산질화막을 노출시킴으로써 산질화막을 적절히 어닐링하고, 여기에서, 상기 상류 플라즈마 유도 해리는 무선 주파수(RF) 전력을 상류 어닐링 가스에 결합함으로써 발생된 플라즈마를 이용하는 것을 포함하며, 질소 라디칼은 층 방식(laminar manner)으로 표면을 횡단하여 유동한다.
어닐링은 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 20, 30, 40, 50, 60, 70, 80, 90, 100, 250, 500, 750, 1,000, 10,000, 20,000 mTorr 또는 이들의 임의의 조합을 포함하는 약 1 mTorr 내지 약 20,000 mTorr의 압력에서 적절히 실행될 수 있다.
어닐링은 20, 30, 40, 50, 60, 70, 80, 90, 100, 200, 300, 400, 500, 550, 600, 650, 700, 750, 800, 850, 900, 950, 1000, 1100 또는 1200℃ 또는 이들의 임의의 조합을 포함하는 약 20℃ 내지 약 1200℃의 기판 온도에서 적절히 실행될 수 있다.
어닐링은 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 15, 20, 25, 30, 35, 40, 50, 60(초), 2, 3, 4, 5, 6, 7, 8, 9, 10, 15 또는 20(분), 또는 이들의 임의의 조합을 포함하는 약 1초 내지 약 25분 범위의 시간 동안 실행될 수 있다.
어닐링은 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 20, 30, 35, 40, 45, 50, 55, 60, 65, 70, 75, 80, 85, 90, 100, 250, 275, 300, 400, 500, 600, 700, 800, 900, 또는 1000(sccm), 2, 3, 4, 5, 10, 15, 또는 20(slm), 또는 이들의 임의의 조합을 포함하는, 약 2 sccm 내지 약 20 slm의 N2 유속에서 N2하에 실행될 수 있다.
어닐링은 또한 다른 가스, 예를 들면, H2, Ar, He, Ne, Xe 또는 Kr 또는 이들의 임의의 조합의 존재하에 실행될 수 있다. 상기 다른 가스의 유속은 100, 250, 275, 300, 400, 500, 600, 700, 800, 900, 또는 1000(sccm), 2, 3, 4, 5, 10, 15, 또는 20(slm), 또는 이들의 임의의 조합을 포함하는, 약 100 sccm 내지 약 20 slm일 수 있다.
어닐링은 40, 50, 60, 70, 80, 90, 100, 200, 300, 400, 500, 600, 700, 800, 900, 또는 1000(kHz), 1.5, 2, 3, 또는 4(MHz) 또는 이들의 임의의 조합을 포함하는 약 40 kHz 내지 약 4 MHz의 주파수를 가진 무선 주파수(RF) 전력을 상류 어닐링 가스와 결합함으로써 원격으로 발생된 플라즈마를 이용하여 실행될 수 있다.
장치
전자 소자 또는 반도체 소자는, 본 명세서에 기재된 방법을 이용하고, 고유 전율의 유전체막 위에 폴리실리콘, 비정질 실리콘, 또는 SiGe, 또는 이들의 임의의 조합을 포함한 그룹에서 선택되는 적어도 하나를 형성함으로써, 형성될 수 있다.
다른 적당한 시스템 및 방법은 아래의 참조 문헌에 개시되어 있고, 각 참조 문헌의 전체 내용은 인용에 의해 여기에 독립적으로 통합된다.
JP 2001-012917(2001년 1월 22일 출원됨);
JP 2001-374631(2001년 12월 7일 출원됨);
JP 2001-374632(2001년 12월 7일 출원됨);
JP 2001-374633(2001년 12월 7일 출원됨);
JP 2001-401210(2001년 12월 28일 출원됨);
JP 2002-118477(2002년 4월 19일 출원됨);
US 2004/0142577 A1(2002년 1월 22일 출원됨); 및
US 2003/0170945 A1(2002년 12월 6일 출원됨);
본 발명은 전술한 실시예로 제한되는 것이 아니고, 본 발명의 범위 및 정신으로부터 벗어나지 않고 다른 방법으로 실시 또는 구체화될 수 있다.

Claims (110)

  1. 기판상에 게이트 스택용 계면층을 형성하는 방법에 있어서,
    산화막을 형성하기 위해, 상기 기판의 표면을, 산소를 포함하는 적어도 하나의 분자 조성물을 포함하는 제1 처리 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼에 노출시킴으로써 상기 기판의 상기 표면을 산화시키는 단계와,
    상기 계면층을 형성하기 위해, 상기 산화막을, 질소를 포함한 적어도 하나의 분자 조성물을 포함하는 제2 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 노출시킴으로써 상기 산화막을 질화시키는 단계와,
    상기 계면층 상에 고유전율의 유전체층을 형성하는 단계
    를 포함하는 게이트 스택용 계면층 형성 방법.
  2. 제1항에 있어서, 상기 기판 표면은 실리콘 표면, 산화물 표면, 또는 실리콘 산화물 표면인 것인 게이트 스택용 계면층 형성 방법.
  3. 제1항에 있어서, 제1 처리 가스의 분자 조성물은 O2, NO, N2O 또는 NO2, 또는 이들의 2개 이상의 임의의 조합을 포함하고, H2, Ar, He, Ne, Xe 또는 Kr, 또는 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 가스를 선택적으로 포함하는 것인 게이트 스택용 계면층 형성 방법.
  4. 제1항에 있어서, 상기 제1 처리 가스의 분자 조성물은 O2를 포함하고, 산소 라디칼은 O2의 자외선 방사 유도 해리로부터 생성된 것인 게이트 스택용 계면층 형성 방법.
  5. 제1항에 있어서, 상기 산화막은 약 0.1 nm 내지 약 3 nm의 두께를 갖는 것인 게이트 스택용 계면층 형성 방법.
  6. 제1항에 있어서, 상기 산화막은 약 0.2% 내지 약 4%의 두께 변화(σ)를 갖는 것인 게이트 스택용 계면층 형성 방법.
  7. 제1항에 있어서, 상기 산소 라디칼이 기판 표면을 가로질러 상기 제1 처리 가스의 층류 내에 포함되도록, 상기 제1 처리 가스를 상기 기판 표면을 가로질러 흐르게 하는 단계를 더 포함하는 게이트 스택용 계면층 형성 방법.
  8. 제1항에 있어서, 상기 기판을 약 1 rpm 내지 약 60 rpm의 속도로 상기 기판 표면의 평면 내에서 회전시키는 단계를 더 포함하는 게이트 스택용 계면층 형성 방법.
  9. 제1항에 있어서, 상기 산화는 약 200℃ 내지 약 1000℃의 기판 온도에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  10. 제1항에 있어서, 상기 산화는 약 1 mTorr 내지 약 30,000 mTorr의 압력에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  11. 제1항에 있어서, 상기 제1 처리 가스의 분자 조성물은 O2를 포함하고, 상기 산화는 약 30 sccm 내지 약 5 slm의 O2 유속에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  12. 제1항에 있어서, 상기 제1 처리 가스의 분자 조성물은 H2, Ar, He, Ne, Xe, Kr, 또는 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 제2 가스를 더 포함하고, 상기 제2 가스의 유속은 약 0 slm 내지 약 5 slm인 것인 게이트 스택용 계면층 형성 방법.
  13. 제1항에 있어서, 상기 산화는 약 5초 내지 약 25분의 시간 동안 실행되는 것인 게이트 스택용 계면층 형성 방법.
  14. 제1항에 있어서, 상기 자외선 방사 유도 해리의 자외선 방사는 172 nm 방사 를 포함하는 것인 게이트 스택용 계면층 형성 방법.
  15. 제1항에 있어서, 상기 자외선 방사 유도 해리의 상기 자외선 방사는 약 5 mW/㎠ 내지 약 50 mW/㎠의 전력에서 동작하는 자외선 방사 소스로부터 발원(originate)하는 것인 게이트 스택용 계면층 형성 방법.
  16. 제1항에 있어서, 상기 자외선 방사 유도 해리의 상기 자외선 방사는 2개 이상의 자외선 방사 소스로부터 발원하는 것인 게이트 스택용 계면층 형성 방법.
  17. 제1항에 있어서, 상기 산화시키는 단계 전에, 상기 기판 표면으로부터 자연 산화물(native oxide)을 제거하는 단계를 더 포함하는 게이트 스택용 계면층 형성 방법.
  18. 제1항에 있어서, 상기 산화시키는 단계 전에, 습식 화학 세정에 의해 기판 상에 베어(bare) 실리콘 표면을 형성하는 단계, 세정 후 기판 표면을 HF와 접촉시킴으로써 기판 표면에 베어 실리콘 표면을 형성하는 단계, 또는 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 세정 단계를 실행하는 단계를 더 포함하는 게이트 스택용 계면층 형성 방법.
  19. 제1항에 있어서, 상기 산화막은 식 SiO2를 갖는 것인 게이트 스택용 계면층 형성 방법.
  20. 제1항에 있어서, 상기 계면층은 산질화막인 것인 게이트 스택용 계면층 형성 방법.
  21. 제1항에 있어서, 상기 계면층은 식 SiON을 갖는 것인 게이트 스택용 계면층 형성 방법.
  22. 제1항에 있어서, 상기 제2 처리 가스의 플라즈마 유도 해리는, 복수의 슬릿을 갖는 평면 안테나 부재를 통한 마이크로파 조사를 기초로 하는 플라즈마를 이용하는 것을 포함하는 것인 게이트 스택용 계면층 형성 방법.
  23. 제1항에 있어서, 상기 제2 처리 가스의 분자 조성물은 N2를 포함하고, H2, Ar, He, Ne, Xe 또는 Kr, 또는 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 가스를 선택적으로 포함하는 것인 게이트 스택용 계면층 형성 방법.
  24. 제1항에 있어서, 이하의 (1), (2) 또는 (3) 공정으로 이루어지는 그룹에서 선택된 적어도 하나의 공정에 의해 상기 고유전율의 유전체층을 질화시키는 단계를 더 포함하는 게이트 스택용 계면층 형성 방법.
    (1) 질소를 포함한 적어도 하나의 분자 조성물을 포함하는 제3 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 고유전율의 유전체층을 노출시키는 공정과,
    (2) 질소를 포함한 적어도 하나의 분자 조성물을 포함하는 제3 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 고유전율의 유전체층을 노출시키는 공정으로서, 상기 제3 처리 가스의 플라즈마 유도 해리는, 복수의 슬릿을 갖는 평면 안테나 부재를 통한 마이크로파 조사를 기초로 하는 플라즈마를 이용하는 것을 포함하는 것인 공정과,
    (3) 질소를 포함한 적어도 하나의 분자 조성물을 포함하는 제3 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 고유전율의 유전체층을 노출시키는 공정으로서, 상기 제3 처리 가스의 플라즈마 유도 해리는, 상기 제3 처리 가스에 대한 무선 주파수(RF) 전력의 커플링을 통한 상류에서의 플라즈마 발생을 기초로 하는 플라즈마를 이용하는 것을 포함하는 공정.
  25. 제24항에 있어서, 상기 고유전율의 유전체층은, 복수의 슬릿을 갖는 평면 안테나 부재를 통한 마이크로파 조사를 기초로 하는 플라즈마를 이용하여, 질소를 포함한 적어도 하나의 분자 조성물을 포함하는 제3 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 노출됨으로써 질화되는 것인 게이트 스택용 계면층 형성 방법.
  26. 제25항에 있어서, 상기 제3 처리 가스의 분자 조성물은 N2와 H2를 포함하고, Ar, He, Ne, Xe 또는 Kr, 또는 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 가스를 선택적으로 포함하는 것인 게이트 스택용 계면층 형성 방법.
  27. 제25항에 있어서, 상기 제3 처리 가스의 분자 조성물은 N2 또는 NH3, 또는 이들 모두를 포함하고, 상기 질소 라디칼은 N2 또는 NH3, 또는 이들 모두의 플라즈마 유도 해리로부터 생성되는 것인 게이트 스택용 계면층 형성 방법.
  28. 제25항에 있어서, 상기 고유전율의 유전체층의 질화는 약 20℃ 내지 약 1000℃의 기판 온도에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  29. 제25항에 있어서, 상기 고유전율의 유전체층의 질화는 약 1 mTorr 내지 약 30,000 mTorr의 압력에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  30. 제25항에 있어서, 상기 제3 처리 가스의 분자 조성물은 N2를 포함하고, 상기 질화는 약 2 sccm 내지 약 5 slm의 N2 유속에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  31. 제25항에 있어서, 상기 제3 처리 가스의 분자 조성물은 H2, Ar, He, Ne, Xe, Kr, 또는 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 제3 가스를 더 포함하고, 상기 제3 가스의 유속은 약 100 sccm 내지 약 5 slm인 것인 게이트 스택용 계면층 형성 방법.
  32. 제25항에 있어서, 상기 고유전율의 유전체층의 질화는 약 5초 내지 약 25분의 시간 동안 실행되는 것인 게이트 스택용 계면층 형성 방법.
  33. 제25항에 있어서, 상기 고유전율의 유전체층의 질화를 위한 상기 플라즈마는 약 3 eV 미만의 전자 온도를 갖는 것인 게이트 스택용 계면층 형성 방법.
  34. 제25항에 있어서, 상기 고유전율의 유전체층의 질화를 위한 플라즈마는 약 1×1011 내지 약 1×1013의 밀도와, 약 ±3% 이하의 밀도 균일성을 갖는 것인 게이트 스택용 계면층 형성 방법.
  35. 제25항에 있어서, 상기 고유전율의 유전체층의 질화를 위한 플라즈마는 약 0.5 W/㎠ 내지 약 5 W/㎠의 마이크로파 출력에 의해 발생되는 것인 게이트 스택용 계면층 형성 방법.
  36. 제25항에 있어서, 상기 고유전율의 유전체층의 질화를 위한 상기 마이크로파 조사는 약 300 MHz 내지 약 10 GHz의 마이크로파 주파수를 포함하는 것인 게이트 스택용 계면층 형성 방법.
  37. 제25항에 있어서, 상기 평면 안테나 부재는 기판 표면의 면적보다 큰 그 표면상의 표면적을 갖는 것인 게이트 스택용 계면층 형성 방법.
  38. 제24항에 있어서, 상기 고유전율의 유전체층은, 질소를 포함한 적어도 하나의 분자 조성물을 포함하는 제3 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 노출됨으로써 질화되고, 상기 제3 처리 가스의 플라즈마 유도 해리는 상기 제3 처리 가스에 대한 무선 주파수(RF) 전력의 커플링을 통한 상류에서의 플라즈마 발생을 기초로 하는 플라즈마를 이용하는 것을 포함하는 것인 게이트 스택용 계면층 형성 방법.
  39. 제38항에 있어서, 상기 산화막을 질화시키는 단계는 제1 처리실에서 실행되고, 상기 고유전율의 유전체층을 질화시키는 단계는 제1 처리실에서 또는 별도의 처리실에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  40. 제38항에 있어서, 상기 고유전율의 유전체층은 약 1 mTorr 내지 약 20,000 mTorr의 압력에서 질화되는 것인 게이트 스택용 계면층 형성 방법.
  41. 제38항에 있어서, 상기 고유전율의 유전체층은 약 20℃ 내지 약 1200℃의 기판 온도에서 질화되는 것인 게이트 스택용 계면층 형성 방법.
  42. 제38항에 있어서, 상기 고유전율의 유전체층은 약 1초 내지 약 25분의 시간 동안 질화되는 것인 게이트 스택용 계면층 형성 방법.
  43. 제38항에 있어서, 상류의 분자 조성물은 약 2 sccm 내지 약 20 slm의 N2 유속으로 흐르는 N2를 포함하는 것인 게이트 스택용 계면층 형성 방법.
  44. 제38항에 있어서, 상류의 분자 조성물은 질소를 포함하고, H2, Ar, He, Ne, Xe 또는 Kr, 또는 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 제3 가스를 선택적으로 포함하는 것인 게이트 스택용 계면층 형성 방법.
  45. 제38항에 있어서, 상류의 분자 조성물은 질소를 포함하고, H2, Ar, He, Ne, Xe 또는 Kr, 또는 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 제3 가스를 포함하고, 상기 제3 가스는 약 100 sccm 내지 약 20 slm의 유속을 갖는 것인 게이트 스택용 계면층 형성 방법.
  46. 제38항에 있어서, 무선 주파수(RF) 전력은 약 40 kHz 내지 약 4 MHz의 주파수를 갖는 것인 게이트 스택용 계면층 형성 방법.
  47. 제1항에 있어서, 상기 산화 단계 및 질화 단계는 동일한 처리실에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  48. 제1항에 있어서, 상기 산화 단계 및 질화 단계는 동일한 처리실에서 실행되고, 적어도 하나의 퍼지(purging) 단계가 상기 산화 단계 후에, 그리고 상기 질화 단계 전에 실행되는 것인 게이트 스택용 계면층 형성 방법.
  49. 제1항에 있어서, 상기 산화 단계 및 질화 단계는 상이한 처리실에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  50. 제1항에 있어서, 상기 산화 단계는 제1 처리실에서 실행되고, 상기 질화 단계는 제2 처리실에서 실행되며, 상기 기판은 공기와 접촉되지 않고 제1 처리실로부터 제2 처리실로 전달되는 것인 게이트 스택용 계면층 형성 방법.
  51. 제1항에 있어서, 상기 계면층, 또는 상기 계면층과 고유전율의 유전체층을 어닐링하는 단계를 더 포함하는 게이트 스택용 계면층 형성 방법.
  52. 제51항에 있어서, 상기 어닐링하는 단계는 약 5 mTorr 내지 약 800 Torr의 압력에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  53. 제51항에 있어서, 상기 어닐링하는 단계는 약 500℃ 내지 약 1200℃의 온도에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  54. 제51항에 있어서, 상기 어닐링하는 단계는, 산소, 질소, H2, Ar, He, Ne, Xe, Kr, 또는 이들의 임의의 조합을 포함하는 적어도 하나의 분자 조성물을 포함하는 어닐링 가스하에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  55. 제51항에 있어서, 상기 어닐링하는 단계는, 약 0 slm 내지 약 20 slm의 N2 유속으로 N2 하에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  56. 제51항에 있어서, 상기 어닐링하는 단계는, 약 0 slm 내지 약 20 slm의 O2 유속으로 O2 하에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  57. 제51항에 있어서, 상기 어닐링하는 단계는, 약 1초 내지 약 10분의 시간 동안 실행되는 것인 게이트 스택용 계면층 형성 방법.
  58. 제51항에 있어서, 상기 질화 단계와 어닐링 단계는 동일 처리실에서 실행되고, 상기 질화 단계 후에, 그리고 어닐링 단계 전에 적어도 하나의 퍼지 단계가 실행되는 것인 게이트 스택용 계면층 형성 방법.
  59. 제51항에 있어서, 상기 질화 단계와 어닐링 단계는 상이한 처리실에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  60. 제51항에 있어서, 상기 질화 단계는 제1 처리실에서 실행되고, 상기 어닐링 단계는 제2 처리실에서 실행되며, 계면층 또는 고유전율의 유전체층이 지지되는 기판은 공기와 접촉되지 않고 제1 처리실로부터 제2 처리실로 전달되는 것인 게이트 스택용 계면층 형성 방법.
  61. 제51항에 있어서, 상기 어닐링하는 단계는, 산소와 질소를 포함하는 적어도 제3 분자 조성물을 포함하는 어닐링 가스의 자외선(UV) 방사 유도 해리에 의해 형성된 산소 라디칼 및 질소 라디칼에, 상기 계면층 또는 고유전율의 유전체층을 노출시킴으로써 실행되는 것인 게이트 스택용 계면층 형성 방법.
  62. 제61항에 있어서, 상기 제3 분자 조성물은 O2, N2, NO, NO2 및 N2O, 또는 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 산소와 질소를 포함하는 것인 게이트 스택용 계면층 형성 방법.
  63. 제61항에 있어서, 상기 제3 분자 조성물은 산소 및 질소와, H2, Ar, He, Ne, Xe, 또는 Kr, 또는 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나를 포함하는 것인 게이트 스택용 계면층 형성 방법.
  64. 제61항에 있어서, 상기 어닐링 가스는, 산소 및 질소 라디칼이 표면을 가로지르는 어닐링 가스의 층류 내에 포함되도록, 계면층 또는 고유전율의 유전체층의 표면을 가로질러 흐르는 것인 게이트 스택용 계면층 형성 방법.
  65. 제61항에 있어서, 상기 기판은 약 1rpm 내지 약 60 rpm의 속도로 상기 기판 표면의 평면 내에서 회전하는 것인 게이트 스택용 계면층 형성 방법.
  66. 제61항에 있어서, 상기 어닐링하는 단계는 약 1 mTorr 내지 약 80,000 mTorr의 압력에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  67. 제61항에 있어서, 상기 어닐링하는 단계는 약 400℃ 내지 약 1200℃의 온도에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  68. 제61항에 있어서, 상기 어닐링 가스는 약 0 slm 내지 약 20 slm의 유속을 갖는 것인 게이트 스택용 계면층 형성 방법.
  69. 제61항에 있어서, 상기 어닐링하는 단계는 약 1초 내지 약 10분의 시간 동안 실행되는 것인 게이트 스택용 계면층 형성 방법.
  70. 제61항에 있어서, 상기 자외선 방사 유도 해리의 자외선 방사는 약 145 nm 내지 약 192 nm의 범위에 있는 자외선 방사를 포함하고, 단색 또는 다색인 것인 게이트 스택용 계면층 형성 방법.
  71. 제61항에 있어서, 상기 자외선 방사 유도 해리의 자외선 방사는 약 5 mW/㎠ 내지 약 50 mW/㎠의 전력으로 동작하는 자외선 방사 소스로부터 발원하는 것인 게이트 스택용 계면층 형성 방법.
  72. 제61항에 있어서, 상기 자외선 방사 유도 해리의 자외선 방사는 2개 이상의 자외선 방사 소스로부터 발원하는 것인 게이트 스택용 계면층 형성 방법.
  73. 제51항에 있어서, 상기 어닐링하는 단계는, 질소를 포함한 상류 분자 조성물을 포함하는 상류 어닐링 가스의 상류 플라즈마 유도 해리에 의해 형성된 질소 라디칼에, 상기 계면층 또는 고유전율의 유전체층을 노출시킴으로써 실행되고, 상기 상류 플라즈마 유도 해리는 상기 상류 어닐링 가스에 대한 무선 주파수(RF) 전력의 커플링을 통하여 발생한 플라즈마를 이용하는 단계를 포함하는 것인 게이트 스택용 계면층 형성 방법.
  74. 제73항에 있어서, 상기 어닐링 단계는 상기 질화 단계와 동일한 처리실에서 또는 상이한 처리실에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  75. 제73항에 있어서, 상기 어닐링 단계는 약 1 mTorr 내지 약 20,000 mTorr의 압력에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  76. 제73항에 있어서, 상기 어닐링 단계는 약 20℃ 내지 약 1200℃의 기판 온도에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  77. 제73항에 있어서, 상기 어닐링 단계는 약 1 초 내지 약 25분의 시간 동안 실행되는 것인 게이트 스택용 계면층 형성 방법.
  78. 제73항에 있어서, 상기 어닐링 단계는 약 2 sccm 내지 약 20 slm의 N2 유속으로 흐르는 N2 하에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  79. 제73항에 있어서, 상류의 분자 조성물은 질소와, H2, Ar, He, Ne, Xe, 또는 Kr, 또는 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 제2 가스를 포함하는 것인 게이트 스택용 계면층 형성 방법.
  80. 제73항에 있어서, 상류의 분자 조성물은 질소와, H2, Ar, He, Ne, Xe, 또는 Kr, 또는 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 제3 가스를 포함하고, 제3 가스는 약 100 sccm 내지 약 20 slm의 유속을 갖는 것인 게이트 스택용 계면층 형성 방법.
  81. 제73항에 있어서, 상류의 분자 조성물은 질소와, H2, Ar, He, Ne, Xe, 또는 Kr, 또는 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 제3 가스를 포함하고, 무선 주파수(RF) 소스는 약 40 kHz 내지 약 4 MHz의 주파수를 갖는 것인 게이트 스택용 계면층 형성 방법.
  82. 제1항에 있어서, 상기 산화막은 이하의 (1) 또는 (2) 공정으로 이루어지는 그룹에서 선택된 적어도 하나의 공정에 의해 계면층을 형성하도록 질화되는 것인 게이트 스택용 계면층 형성 방법.
    (1) 질소를 포함한 적어도 하나의 분자 조성물을 포함하는 제2 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 산화막을 노출시키는 공정으로서, 상기 제2 처리 가스의 플라즈마 유도 해리는, 복수의 슬릿을 갖는 평면 안테나 부재를 통한 마이크로파 조사를 기초로 하는 플라즈마를 이용하는 것을 포함하는 것인 공정과,
    (2) 질소를 포함한 적어도 하나의 분자 조성물을 포함하는 제2 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 산화막을 노출시키는 공정으로서, 상기 제2 처리 가스의 플라즈마 유도 해리는, 상기 제2 처리 가스에 대한 무선 주파수(RF) 전력의 커플링을 통한 상류에서의 플라즈마 발생을 기초로 하는 플라즈마를 이용하는 것을 포함하는 공정.
  83. 제82항에 있어서, 상기 산화막은, 복수의 슬릿을 갖는 평면 안테나 부재를 통한 마이크로파 조사를 기초로 하는 플라즈마를 이용하여, 질소를 포함한 적어도 하나의 분자 조성물을 포함하는 제2 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 노출됨으로써 질화되는 것인 게이트 스택용 계면층 형성 방법.
  84. 제83항에 있어서, 상기 제2 처리 가스의 분자 조성물은 N2와 H2를 포함하고, Ar, He, Ne, Xe 또는 Kr, 또는 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 가스를 선택적으로 포함하는 것인 게이트 스택용 계면층 형성 방법.
  85. 제83항에 있어서, 상기 제2 처리 가스의 분자 조성물은 N2를 포함하고, 상기 질소 라디칼은 N2의 플라즈마 유도 해리로부터 생성되는 것인 게이트 스택용 계면층 형성 방법.
  86. 제83항에 있어서, 상기 질화시키는 단계는 약 20℃ 내지 약 1000℃의 기판 온도에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  87. 제83항에 있어서, 상기 질화시키는 단계는 약 1 mTorr 내지 약 30,000 mTorr의 압력에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  88. 제83항에 있어서, 상기 제2 처리 가스의 분자 조성물은 N2를 포함하고, 상기 질화시키는 단계는 약 2 sccm 내지 약 5 slm의 N2 유속에서 실행되는 것인 게이트 스택용 계면층 형성 방법.
  89. 제83항에 있어서, 상기 제2 처리 가스의 분자 조성물은 H2, Ar, He, Ne, Xe, Kr, 또는 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 제2 가스를 더 포함하고, 상기 제2 가스의 유속은 약 100 sccm 내지 약 5 slm인 것인 게이트 스택용 계면층 형성 방법.
  90. 제83항에 있어서, 상기 질화시키는 단계는 약 5초 내지 약 25분의 시간 동안 실행되는 것인 게이트 스택용 계면층 형성 방법.
  91. 제83항에 있어서, 상기 질화를 위한 상기 플라즈마는 약 3 eV 미만의 전자 온도를 갖는 것인 게이트 스택용 계면층 형성 방법.
  92. 제83항에 있어서, 상기 질화를 위한 플라즈마는 약 1×1011 내지 약 1×1013의 밀도와, 약 ±3% 이하의 밀도 균일성을 갖는 것인 게이트 스택용 계면층 형성 방법.
  93. 제83항에 있어서, 상기 플라즈마는 약 0.5 mW/㎠ 내지 약 5 W/㎠의 마이크로파 출력에 의해 발생되는 것인 게이트 스택용 계면층 형성 방법.
  94. 제83항에 있어서, 상기 마이크로파 조사는 약 300 MHz 내지 약 10 GHz의 마 이크로파 주파수를 포함하는 것인 게이트 스택용 계면층 형성 방법.
  95. 제83항에 있어서, 상기 평면 안테나 부재는 기판 표면의 면적보다 큰 그 표면상의 표면적을 갖는 것인 게이트 스택용 계면층 형성 방법.
  96. 제82항에 있어서, 상기 산화막은, 질소를 포함한 적어도 하나의 분자 조성물을 포함하는 제2 처리 가스의 플라즈마 유도 해리에 의해 형성된 질소 라디칼에 노출됨으로써 질화되고, 상기 제2 처리 가스의 플라즈마 유도 해리는 상기 제2 처리 가스에 대한 무선 주파수(RF) 전력의 커플링을 통한 상류에서의 플라즈마 발생을 기초로 하는 플라즈마를 이용하는 것을 포함하는 것인 게이트 스택용 계면층 형성 방법.
  97. 제96항에 있어서, 상기 산화막은 약 1 mTorr 내지 약 20,000 mTorr의 압력에서 질화되는 것인 게이트 스택용 계면층 형성 방법.
  98. 제96항에 있어서, 상기 산화막은 약 20℃ 내지 약 1200℃의 기판 온도에서 질화되는 것인 게이트 스택용 계면층 형성 방법.
  99. 제96항에 있어서, 상기 산화막은 약 1초 내지 약 25분의 시간 동안 질화되는 것인 게이트 스택용 계면층 형성 방법.
  100. 제96항에 있어서, 상기 분자 조성물은 약 2 sccm 내지 약 20 slm의 N2 유속으로 흐르는 N2를 포함하는 것인 게이트 스택용 계면층 형성 방법.
  101. 제96항에 있어서, 상기 분자 조성물은 질소를 포함하고, H2, Ar, He, Ne, Xe 또는 Kr, 또는 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 제2 가스를 선택적으로 포함하는 것인 게이트 스택용 계면층 형성 방법.
  102. 제96항에 있어서, 상기 분자 조성물은 질소를 포함하고, H2, Ar, He, Ne, Xe, Kr, 또는 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나의 제2 가스를 더 포함하고, 상기 제2 가스의 유속은 약 100 sccm 내지 약 20 slm인 것인 게이트 스택용 계면층 형성 방법.
  103. 제96항에 있어서, 상기 무선 주파수(RF) 전력은 약 40 kHz 내지 4 MHz의 주파수를 갖는 것인 게이트 스택용 계면층 형성 방법.
  104. 제1항에 있어서, 하나의 고유전율의 유전체막은, ZrO2, HfO2, Ta2O5, ZrSiO4, Al2O3, HfSiO, HfAlO, HfSiON, Si3N4 및 BaSrTiO3 또는 이들의 임의의 조합으로 이루 어지는 그룹에서 선택되는 것인 게이트 스택용 계면층 형성 방법.
  105. 제1항에 있어서, 상기 고유전율의 유전체막은 약 20℃에서 약 4를 초과하는 유전 상수를 갖는 것인 게이트 스택용 계면층 형성 방법.
  106. 제1항에 있어서, 상기 고유전율의 유전체막은 약 20℃에서 약 4 내지 약 300의 유전 상수를 갖는 것인 게이트 스택용 계면층 형성 방법.
  107. 제1항에 있어서, 상기 고유전율의 유전체막은, 화학적 기상 증착(CVD), 원자층 증착(ALD), 금속 유기 CVD(MOCVD), 물리적 기상 증착(PVD) 또는 이들의 임의의 조합으로 이루어지는 그룹에서 선택된 적어도 하나의 공정에 의해 산질화막 상에 형성되는 것인 게이트 스택용 계면층 형성 방법.
  108. 제1항에 있어서, 폴리실리콘, 비정질 실리콘 및 SiGe, 또는 이들의 임의의 조합으로 이루어진 그룹으로부터 선택된 적어도 하나를 고유전율의 유전체막 상에 형성하는 단계를 더 포함하는 게이트 스택용 계면층 형성 방법.
  109. 제108항에 있어서, 막을 어닐링하는 단계를 더 포함하는 게이트 스택용 계면층 형성 방법.
  110. 제1항의 방법을 포함하는 반도체 또는 전자 소자의 제조 방법.
KR1020077025198A 2005-03-30 2006-02-16 고유전율의 유전체층 형성 방법 및 시스템 KR20080002908A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/093,261 US20060228898A1 (en) 2005-03-30 2005-03-30 Method and system for forming a high-k dielectric layer
US11/093,261 2005-03-30

Publications (1)

Publication Number Publication Date
KR20080002908A true KR20080002908A (ko) 2008-01-04

Family

ID=37073905

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077025198A KR20080002908A (ko) 2005-03-30 2006-02-16 고유전율의 유전체층 형성 방법 및 시스템

Country Status (6)

Country Link
US (1) US20060228898A1 (ko)
JP (1) JP2008537848A (ko)
KR (1) KR20080002908A (ko)
CN (1) CN101151717A (ko)
TW (1) TWI326897B (ko)
WO (1) WO2006107417A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673711B2 (en) 2010-11-22 2014-03-18 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device having a high-K gate dielectric layer and semiconductor devices fabricated thereby
US11437576B2 (en) 2018-10-12 2022-09-06 Samsung Display Co., Ltd. Deposition apparatus and method of fabricating display device using the same

Families Citing this family (283)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3746968B2 (ja) * 2001-08-29 2006-02-22 東京エレクトロン株式会社 絶縁膜の形成方法および形成システム
DE102005023437A1 (de) 2005-05-20 2006-11-30 Merck Patent Gmbh Verbindungen für organische elektronische Vorrichtungen
JP4983025B2 (ja) * 2006-01-17 2012-07-25 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2007132884A1 (ja) * 2006-05-17 2007-11-22 Hitachi Kokusai Electric Inc. 半導体装置の製造方法および基板処理装置
US8203176B2 (en) * 2007-03-08 2012-06-19 Renesas Electronics Corporation Dielectric, capacitor using dielectric, semiconductor device using dielectric, and manufacturing method of dielectric
US20090233430A1 (en) * 2008-02-19 2009-09-17 Hitachi-Kokusai Electric In. Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, and semiconductor device manufacturing system
KR101345881B1 (ko) * 2008-04-02 2013-12-30 토야마켄 자외선 발생 장치 및 그것을 이용한 조명 장치
US9711373B2 (en) * 2008-09-22 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a gate dielectric for high-k metal gate devices
US20100109098A1 (en) * 2008-11-06 2010-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure including modified high-k gate dielectric and metal gate interface
JP2010153802A (ja) 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) * 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
KR20120089147A (ko) * 2011-02-01 2012-08-09 삼성전자주식회사 반도체 소자의 제조 방법
JPWO2012115165A1 (ja) * 2011-02-25 2014-07-07 東京エレクトロン株式会社 膜形成方法および膜形成装置
JP2012191156A (ja) * 2011-02-25 2012-10-04 Tokyo Electron Ltd 配線の形成方法および形成装置
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
CN103165440A (zh) * 2011-12-09 2013-06-19 中芯国际集成电路制造(上海)有限公司 高介电常数金属栅极半导体器件制造方法
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
JP6761807B2 (ja) * 2015-02-23 2020-09-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高品質薄膜を形成するための周期的連続処理
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
CN105977621A (zh) * 2016-06-08 2016-09-28 武汉芯泰科技有限公司 一种空气天线的制备方法及通信方法
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
KR20180070971A (ko) 2016-12-19 2018-06-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
USD876504S1 (en) 2017-04-03 2020-02-25 Asm Ip Holding B.V. Exhaust flow control ring for semiconductor deposition apparatus
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10707073B2 (en) 2017-09-05 2020-07-07 Asm Ip Holding B.V. Film forming method and patterning method
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
TWI779134B (zh) 2017-11-27 2022-10-01 荷蘭商Ａｓｍ智慧財產控股私人有限公司 用於儲存晶圓匣的儲存裝置及批爐總成
WO2019103610A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. Apparatus including a clean mini environment
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
CN111699278B (zh) 2018-02-14 2023-05-16 Asm Ip私人控股有限公司 通过循环沉积工艺在衬底上沉积含钌膜的方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR102556277B1 (ko) 2018-04-23 2023-07-17 삼성디스플레이 주식회사 성막 장치 및 성막 방법
KR20190128558A (ko) 2018-05-08 2019-11-18 에이에스엠 아이피 홀딩 비.브이. 기판 상에 산화물 막을 주기적 증착 공정에 의해 증착하기 위한 방법 및 관련 소자 구조
TWI816783B (zh) 2018-05-11 2023-10-01 荷蘭商Ａｓｍ 智慧財產控股公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11270899B2 (en) 2018-06-04 2022-03-08 Asm Ip Holding B.V. Wafer handling chamber with moisture reduction
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US11492703B2 (en) 2018-06-27 2022-11-08 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
CN112292477A (zh) 2018-06-27 2021-01-29 Asm Ip私人控股有限公司 用于形成含金属的材料的循环沉积方法及包含含金属的材料的膜和结构
KR20200002519A (ko) 2018-06-29 2020-01-08 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
TW202037745A (zh) 2018-12-14 2020-10-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成裝置結構之方法、其所形成之結構及施行其之系統
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
JP2020136677A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための周期的堆積方法および装置
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
US11482533B2 (en) 2019-02-20 2022-10-25 Asm Ip Holding B.V. Apparatus and methods for plug fill deposition in 3-D NAND applications
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
JP2020133004A (ja) 2019-02-22 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材を処理するための基材処理装置および方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112242296A (zh) 2019-07-19 2021-01-19 Asm Ip私人控股有限公司 形成拓扑受控的无定形碳聚合物膜的方法
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN112323048B (zh) 2019-08-05 2024-02-09 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
CN112635282A (zh) 2019-10-08 2021-04-09 Asm Ip私人控股有限公司 具有连接板的基板处理装置、基板处理方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210078405A (ko) 2019-12-17 2021-06-28 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 층을 형성하는 방법 및 바나듐 나이트라이드 층을 포함하는 구조
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
TW202129068A (zh) 2020-01-20 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 形成薄膜之方法及修飾薄膜表面之方法
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
TW202146715A (zh) 2020-02-17 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於生長磷摻雜矽層之方法及其系統
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132576A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 나이트라이드 함유 층을 형성하는 방법 및 이를 포함하는 구조
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202147383A (zh) 2020-05-19 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202200837A (zh) 2020-05-22 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基材上形成薄膜之反應系統
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4919077A (en) * 1986-12-27 1990-04-24 Mitsubishi Denki Kabushiki Kaisha Semiconductor producing apparatus
JP2814021B2 (ja) * 1990-07-09 1998-10-22 三菱電機株式会社 半導体基板表面の処理方法
US5217559A (en) * 1990-12-10 1993-06-08 Texas Instruments Incorporated Apparatus and method for in-situ deep ultraviolet photon-assisted semiconductor wafer processing
JP2989063B2 (ja) * 1991-12-12 1999-12-13 キヤノン株式会社 薄膜形成装置および薄膜形成方法
US5215588A (en) * 1992-01-17 1993-06-01 Amtech Systems, Inc. Photo-CVD system
US5518542A (en) * 1993-11-05 1996-05-21 Tokyo Electron Limited Double-sided substrate cleaning apparatus
JP3234091B2 (ja) * 1994-03-10 2001-12-04 株式会社日立製作所 表面処理装置
JPH07253677A (ja) * 1994-03-16 1995-10-03 Mitsubishi Electric Corp 光オゾンアッシャ，光アッシング方法，及び半導体装置の製造方法
US5454589A (en) * 1994-08-18 1995-10-03 Morton International, Inc. Inflatable air cell protective device
US6020243A (en) * 1997-07-24 2000-02-01 Texas Instruments Incorporated Zirconium and/or hafnium silicon-oxynitride gate dielectric
JP3500050B2 (ja) * 1997-09-08 2004-02-23 東京エレクトロン株式会社 不純物除去装置、膜形成方法及び膜形成システム
US6187133B1 (en) * 1998-05-29 2001-02-13 Applied Materials, Inc. Gas manifold for uniform gas distribution and photochemistry
US6095085A (en) * 1998-08-20 2000-08-01 Micron Technology, Inc. Photo-assisted remote plasma apparatus and method
US6274467B1 (en) * 1999-06-04 2001-08-14 International Business Machines Corporation Dual work function gate conductors with self-aligned insulating cap
JP4813737B2 (ja) * 2000-04-17 2011-11-09 マットソン テクノロジー インコーポレイテッド 窒化ケイ素フィルムを形成するための超薄オキシニトリドのｕｖ前処理法
US6444592B1 (en) * 2000-06-20 2002-09-03 International Business Machines Corporation Interfacial oxidation process for high-k gate dielectric process integration
JP4731694B2 (ja) * 2000-07-21 2011-07-27 東京エレクトロン株式会社 半導体装置の製造方法および基板処理装置
US6933248B2 (en) * 2000-10-19 2005-08-23 Texas Instruments Incorporated Method for transistor gate dielectric layer with uniform nitrogen concentration
JP2002170825A (ja) * 2000-11-30 2002-06-14 Nec Corp 半導体装置及びｍｉｓ型半導体装置並びにその製造方法
US20040142577A1 (en) * 2001-01-22 2004-07-22 Takuya Sugawara Method for producing material of electronic device
US20020146914A1 (en) * 2001-04-06 2002-10-10 Kuo-Tai Huang In-situ steam generation process for nitrided oxide
JP4369091B2 (ja) * 2001-07-18 2009-11-18 東京エレクトロン株式会社 基板処理方法
KR100641762B1 (ko) * 2001-12-07 2006-11-06 동경 엘렉트론 주식회사 절연막의 질화 방법, 반도체 장치 및 반도체 장치의 제조방법, 기판 처리 장치 및 기판 처리 방법
US20030124873A1 (en) * 2001-12-28 2003-07-03 Guangcai Xing Method of annealing an oxide film
JP4102072B2 (ja) * 2002-01-08 2008-06-18 株式会社東芝 半導体装置
US6706643B2 (en) * 2002-01-08 2004-03-16 Mattson Technology, Inc. UV-enhanced oxy-nitridation of semiconductor substrates
WO2003088345A1 (fr) * 2002-03-29 2003-10-23 Tokyo Electron Limited Materiau pour dispositif electronique et procede de fabrication correspondant
US6774040B2 (en) * 2002-09-12 2004-08-10 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
WO2004044898A2 (en) * 2002-11-08 2004-05-27 Aviza Technology, Inc. Nitridation of high-k dielectrics
US7087537B2 (en) * 2004-03-15 2006-08-08 Sharp Laboratories Of America, Inc. Method for fabricating oxide thin films
US7071122B2 (en) * 2003-12-10 2006-07-04 International Business Machines Corporation Field effect transistor with etched-back gate dielectric
JP4919586B2 (ja) * 2004-06-14 2012-04-18 富士通セミコンダクター株式会社 半導体装置およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673711B2 (en) 2010-11-22 2014-03-18 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device having a high-K gate dielectric layer and semiconductor devices fabricated thereby
US8912611B2 (en) 2010-11-22 2014-12-16 Samsung Electronics Co., Ltd. Semiconductor device having a high-K gate dielectric layer
US11437576B2 (en) 2018-10-12 2022-09-06 Samsung Display Co., Ltd. Deposition apparatus and method of fabricating display device using the same

Also Published As

Publication number Publication date
WO2006107417A3 (en) 2007-04-12
TWI326897B (en) 2010-07-01
CN101151717A (zh) 2008-03-26
US20060228898A1 (en) 2006-10-12
WO2006107417A2 (en) 2006-10-12
JP2008537848A (ja) 2008-09-25
TW200717651A (en) 2007-05-01

Similar Documents

Publication Publication Date Title
KR20080002908A (ko) 고유전율의 유전체층 형성 방법 및 시스템
US7498270B2 (en) Method of forming a silicon oxynitride film with tensile stress
US20070066084A1 (en) Method and system for forming a layer with controllable spstial variation
US20070065593A1 (en) Multi-source method and system for forming an oxide layer
US7651961B2 (en) Method for forming strained silicon nitride films and a device containing such films
US8025931B2 (en) Film formation apparatus for semiconductor process and method for using the same
US7524769B2 (en) Method and system for removing an oxide from a substrate
CN111033686A (zh) 用等离子体和/或热处理提高氧化铪基铁电材料性能的方法
KR20180058232A (ko) SiO 및 SiN을 포함하는 유동성 막들을 증착시키는 방법들
US20070240644A1 (en) Vertical plasma processing apparatus for semiconductor process
KR20100014557A (ko) 질화 규소막의 형성 방법, 비휘발성 반도체 메모리 장치의 제조 방법, 비휘발성 반도체 메모리 장치 및 플라즈마 처리 장치
JP4995807B2 (ja) 酸窒化層を形成する方法及びシステム
US8119540B2 (en) Method of forming a stressed passivation film using a microwave-assisted oxidation process
US7807586B2 (en) Method of forming a stressed passivation film using a non-ionizing electromagnetic radiation-assisted oxidation process
US20070039924A1 (en) Low-temperature oxide removal using fluorine
US7517812B2 (en) Method and system for forming a nitrided germanium-containing layer using plasma processing
US7517818B2 (en) Method for forming a nitrided germanium-containing layer using plasma processing
US7517814B2 (en) Method and system for forming an oxynitride layer by performing oxidation and nitridation concurrently
JP2004039990A (ja) 被処理体の酸化方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid