CN106257618A - 使用等离子体的成膜方法 - Google Patents

使用等离子体的成膜方法 Download PDF

Info

Publication number
CN106257618A
CN106257618A CN201610439083.3A CN201610439083A CN106257618A CN 106257618 A CN106257618 A CN 106257618A CN 201610439083 A CN201610439083 A CN 201610439083A CN 106257618 A CN106257618 A CN 106257618A
Authority
CN
China
Prior art keywords
silicon
gas
film
atom
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610439083.3A
Other languages
English (en)
Other versions
CN106257618B (zh
Inventor
佐佐木和男
高藤哲也
片桐崇良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN106257618A publication Critical patent/CN106257618A/zh
Application granted granted Critical
Publication of CN106257618B publication Critical patent/CN106257618B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28229—Making the insulator by deposition of a layer, e.g. metal, metal compound or poysilicon, followed by transformation thereof into an insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

[课题]本发明提供能够利用电子装置结构的楔形部的膜提高覆盖率的使用等离子体的成膜方法。[解决手段]TFT(30)中，利用由包含四氟化硅气体、四氯化硅气体、氮气及氩气的处理气体生成的电感耦合等离子体形成由氮化硅膜构成的钝化层(37)。

Description

使用等离子体的成膜方法
技术领域
本发明涉及包含硅原子的膜，尤其涉及保护由IGZO形成的沟道的保护膜的使用等离子体的成膜方法。
背景技术
近年来，薄型的FPD(平板显示器，Flat Panel Display)中使用有机EL元件作为发光元件，为了实现薄型的FPD，作为有机EL元件使用薄型晶体管(TFT：Thin Film Transistor)。有机EL元件中，需求特别高速的开关操作，因此TFT中将能够得到高电子迁移率的氧化物半导体用于沟道。作为这样的氧化物半导体，例如已知包含In(铟)、Ga(镓)及Zn(锌)的氧化物的IGZO(氧化铟镓锌)，IGZO即使为无定形状态也具有比较高的电子迁移率(例如，10cm2/(V·s)以上)。
另外，TFT中，沟道被由SiN(氮化硅)、SiO(氧化硅)形成的保护膜覆盖，切实地保护沟道远离外界的离子、水分，由氮化硅膜、氧化硅膜形成的保护膜利用CVD(化学气相沉积法，Chemical Vapor Deposition)时，保护膜中有时包含氢原子。保护膜中包含的氢原子随时间经过使氧原子从IGZO脱离、使IGZO的特性变化，因此提出了在成膜保护膜时的CVD中，使用不含氢原子的处理气体(例如，参照专利文献1。)。
现有技术文献
专利文献
专利文献1：日本特开2015-12131号
发明内容
发明要解决的问题
但是，本发明人使用包含SiF4(四氟化硅)气体及N2(氮气)气体的处理气体作为不含氢原子的处理气体，如图15所示，利用CVD形成由氮化硅膜构成的保护膜150时，确认了沟道151上形成的源电极152、漏电极153的楔形部152a、153a与水平所成角度大时，该楔形部152a、153a的利用保护膜150的覆盖度(覆盖率)降低，利用保护膜150不能充分地保护楔形部152a、153a。
尤其是，近年来，应对TFT的微细化要求，源电极152、漏电极153的楔形部152a、153a与水平所成角度存在增加的倾向，因此存在该楔形部被保护膜150的覆盖度的降低更明显化的担心。进而，不仅限于TFT的源电极、漏电极，针对TFT以外的电子装置结构中必需被保护膜覆盖的楔形部也存在产生同样问题的担心。
本发明的目的在于提供能够提高电子装置结构的楔形部的膜的覆盖率的使用等离子体的成膜方法。
用于解决问题的方案
为了达成上述目的，本发明的使用等离子体的成膜方法特征在于，其由处理气体生成等离子体并利用该等离子体在电子装置结构的楔形部形成包含硅原子的膜，前述处理气体包含均不含氢原子的第一气体及第二气体、前述第一气体包含硅原子、及氟原子以外的卤原子，前述硅原子与前述卤原子的原子间键合力小于前述硅原子与前述氟原子的原子间键合力，前述第二气体包含氮原子及氧原子中的至少任一者。
发明的效果
根据本发明，利用由处理气体生成的等离子体形成包含硅原子的膜，所述处理气体包含：包含硅原子、及氟原子以外的卤原子的第一气体；以及包含氮原子及氧原子中至少任一者的第二气体。此时，最初，在电极等的楔形部形成被卤原子封端的包含硅原子的薄膜，由于使用了与硅原子的原子间键合力小于硅原子与氟原子的原子间键合力的卤原子，因此利用等离子体中的阳离子的溅射中相对于楔形部的垂直部分也能够从被卤原子封端的包含硅原子的膜中容易地解离出卤原子，并且能使包含硅原子的膜进一步键合其它硅原子及氮原子、或者键合其它硅原子及氧原子。其结果，能够使楔形部中包含硅原子的膜继续地生长，因此能够提高楔形部的膜的覆盖率。
附图说明
图1为简要地示出实施本发明的第一实施方式的使用等离子体的成膜方法的等离子体CVD成膜装置的结构的剖面图。
图2为示出本发明的第一实施方式的使用等离子体的成膜方法所适用的背沟道蚀刻型的TFT的结构的截面图。
图3为示出源电极的楔形部的楔角变化时的楔形部的钝化层的覆盖的形态的图，图3的(A)示出楔角为50°时的由氮化硅膜形成的钝化层；图3的(B)示出楔角为60°时的由氮化硅膜形成的钝化层；图3的(C)示出楔角为70°时的由氧化硅膜形成的钝化层；图3的(D)示出楔角为80°时的由氧化硅膜形成的钝化层。
图4为用于说明钝化层的覆盖率降低的理由的工序图。
图5为用于说明本发明的第一实施方式的使用等离子体的成膜方法的工序图。
图6为示出使四氯化硅气体的流量相对于四氟化硅气体与四氯化硅气体的总流量的比率变化时的钝化层的折射率、沉积速度及覆盖率的变化的曲线图。
图7为示出作为本发明的第一实施方式的使用等离子体的成膜方法的钝化层的成膜处理的流程图。
图8为用于说明本发明的第一实施方式的使用等离子体的成膜方法的第一变形例的工序图。
图9为用于说明本发明的第一实施方式的使用等离子体的成膜方法的第二变形例的工序图。
图10为用于说明本发明的第一实施方式的使用等离子体的成膜方法的第三变形例的工序图。
图11为用于说明本发明的第二实施方式的使用等离子体的成膜方法的工序图。
图12为示出作为本发明的第二实施方式的使用等离子体的成膜方法的钝化层的成膜处理的流程图。
图13为示出图5、图11的本实施方式的使用等离子体的成膜方法所适用的蚀刻停止型的TFT的结构截面图。
图14为示出图5、图11的本实施方式的使用等离子体的成膜方法所适用的顶部栅极型的TFT的结构截面图。
图15为用于说明楔形部中覆盖率降低的以往的保护膜的部分截面图。
附图标记说明
S 基板
10 等离子体CVD成膜装置
34 沟道
35 源电极
36 漏电极
37、40、43 钝化层
48 栅极绝缘膜
具体实施方式
以下，边参照附图边针对本发明的实施方式进行说明。
首先，针对本发明的第一实施方式的使用等离子体的成膜方法进行说明。
图1为简要地示出实施本发明的使用等离子体的成膜方法的等离子体CVD成膜装置的结构的剖面图。
图1中，等离子体CVD成膜装置10具备例如：收纳FPD、片型显示器用的基板S(以下，仅称为“基板”)的大致壳体形状的腔室11；配置于该腔室11底部并在上表面载置基板S的载置台12；在腔室11的外部以与腔室11内部的载置台12相对的方式配置的ICP天线13；构成腔室11的顶部且介于载置台12与ICP天线13之间的窗构件14。
腔室11具有排气装置(未图示)，该排气装置对腔室11抽真空而将腔室11的内部减压。腔室11的窗构件14由电介质或金属构成，隔开腔室11的内部与外部。
窗构件14通过绝缘部件(未图示)被腔室11的侧壁支承，窗构件14不与腔室11直接接触而没有电导通。另外，窗构件14至少具有能够覆盖载置于载置台12的基板S整面的大小。需要说明的是，窗构件14也可以由多个分割片构成。
腔室11的侧壁设置有气体导入口15，气体导入口15通过气体导入管19与配置于腔室11的外部的四氟化硅气体供给部20连接；通过气体导入管21与配置于腔室11的外部的四氯化硅(SiCl4)气体供给部22连接；通过气体导入管23与配置于腔室11的外部的氮气供给部24连接；通过气体导入管25与配置于腔室11的外部的稀有气体供给部26连接。四氟化硅气体供给部20向腔室11的内部供给四氟化硅气体作为处理气体；四氯化硅气体供给部22向腔室11的内部供给四氯化硅气体作为处理气体；氮气供给部24向腔室11的内部供给氮气作为处理气体；稀有气体供给部26向腔室11的内部供给稀有气体例如Ar(氩气)气体。各气体导入管19、21、23、25具有质量流量控制器、阀(均未图示)，调节各气体的流量，在气体导入口15将各气体混合而供给于腔室11。
ICP天线13由沿窗构件14的上表面配置的环状或螺旋状的导线构成并通过匹配器27与高频电源28连接。源自高频电源28的高频电流在ICP天线13中流动，该高频电流在ICP天线13中通过窗构件14使腔室11的内部产生磁场。该磁场由于高频电流而产生，因此随时间变化，随时间变化的磁场产生感应电场，被该感应电场加速的电子与供给至腔室11的内部的气体分子、原子碰撞，生成为高密度的等离子体的电感耦合等离子体。
等离子体CVD成膜装置10中，由四氟化硅气体、四氯化硅气体和氮气生成电感耦合等离子体，利用CVD在基板S上形成作为后述的钝化层37的氮化硅膜。需要说明的是，氩气并非直接构成氮化硅膜的材料气体，在成膜处理中起到用于将四氟化硅气体、四氯化硅气体、氮气调节至适宜的浓度、进而使用于生成电感耦合等离子体的放电能够容易进行等辅助的功能。另外，等离子体CVD成膜装置10还具备控制器29，该控制器29控制等离子体CVD成膜装置10的各构成要素的动作。
图2为示出本实施方式的使用等离子体的成膜方法所适用的背沟道蚀刻型的TFT的结构的截面图。
图2中，TFT30具备：成膜于基板S上的底涂层31；在底涂层31上部分形成的栅电极32；以覆盖底涂层31及栅电极32的方式形成的栅极绝缘膜33；在栅极绝缘膜33上以配置于栅电极32正上方的方式形成的沟道34；在栅极绝缘膜33上、于沟道34的两侧分别形成的源电极35及漏电极36；以及、以覆盖沟道34、源电极35及漏电极36的方式形成的钝化层37。TFT30中，沟道34由IGZO形成，栅极绝缘膜33具有自图中下方层叠的氮化硅膜33a及氧化硅膜33b；钝化层37由氮化硅膜形成。需要说明的是，如后所述，钝化层37也可以置换成由氧化硅膜构成的钝化层40。
另外，源电极35、漏电极36由金属例如铜构成，通过干法蚀刻、或湿法蚀刻形成形状，因此分别在侧部具有楔形部。先于本发明，本发明人确认了：在等离子体CVD成膜装置10中由四氟化硅气体及氮气生成电感耦合等离子体，在TFT30中进行钝化层37成膜的情况下，源电极35的楔形部35a与水平所成角度θ(以下，称作“楔角θ”)为50°时，在楔形部35a也形成钝化层37且楔形部35a被钝化层37覆盖的覆盖率是良好的(图3的(A))，另一方面，楔角θ变为60°时，在楔形部35a不能成膜钝化层37，楔形部35a被钝化层37覆盖的覆盖率降低(图3的(B))。
另外，本发明人确认了：等离子体CVD成膜装置10中设置氧气(O2)供给部代替氮气供给部24，由四氟化硅气体及氧气生成电感耦合等离子体，在TFT30中形成由氧化硅膜形成的钝化层40的情况下，即使楔角θ为70°，在楔形部35a也形成钝化层40且楔形部35a被钝化层40覆盖的覆盖率是良好的(图3的(C))，另一方面，楔角θ变为80°时，在楔形部35a不形成钝化层40而楔形部35a被钝化层40覆盖的覆盖率降低(图3的(D))。
针对楔角θ变大时钝化层37、40的覆盖率降低的理由，发明人着眼于利用等离子体中的阳离子的溅射，推测为以下的机理。
例如，利用由四氟化硅气体及氮气生成的电感耦合等离子体的CVD的初期中，等离子体中的硅自由基、氮自由基在沟道34、源电极35(包含楔形部35a)的表面键合而形成氮化硅薄膜38。此时，等离子体中的氟自由基到达氮化硅薄膜38的最外层，暴露于该最外层的硅原子(以下，称为“最外层的硅原子”)的连接键被氟原子封端(图4的(A))。
对于氮化硅薄膜38生长，需要使氟原子从最外层的硅原子的连接键脱离，并且使该连接键键合其它硅原子及氮原子。对于使氟原子从最外层的硅原子的连接键脱离，需要用等离子体中的离子、电子对氮化硅薄膜38进行溅射，并对构成最外层的氮化硅赋予动能而使氟原子脱离。
另外，等离子体中的阳离子被TFT30的外层产生的鞘层60加速并对氮化硅薄膜38进行溅射，与TFT30的外层面平行地产生鞘层，阳离子在鞘层60内垂直于外层面地被加速。此处，TFT30的外层由于根据各成膜工序、各加工工序而形成的结构在微观上具有凹凸，但宏观上作为整体仍被认为是一个面。以下，将该一个面作为外层面。另外，源电极35也与TFT30的外层面平行地形成，因此阳离子被垂直于源电极35地射入。即，阳离子对源电极35的楔形部35a以外的部分(以下，称为“平行部35b”)垂直地射入，另一方面，对楔形部35a不能垂直地射入。
因此，阳离子的动能直接传递给平行部35b的氮化硅薄膜38(参照图4的(A)中的空白箭头)，对构成最外层的氮化硅赋予足以使氟原子脱离的充分的动能。其结果，平行部35b中，氟原子从最外层的硅原子的连接键脱离，并且该连接键处键合其它硅原子及氮原子(图4的(B))，氮化硅薄膜38生长而形成钝化层37(图4的(C))。
但是，对于楔形部35a的氮化硅薄膜38，仅传递阳离子的动能中的垂直于楔形部35a的部分(参照图4的(A)中的空白箭头)，不能对构成最外层的氮化硅赋予足以使氟原子脱离的充分的动能。其结果，楔形部35a中，氟原子基本未从最外层的硅原子的连接键脱离(图4的(B))而其它硅原子及氮原子难以键合，因此氮化硅薄膜38难以生长，不能形成钝化层37(图4的(C))。
因此，本发明人进行深入研究，结果想到：使用即使利用阳离子的动能中的垂直于楔形部35a的部分也能容易地从最外层的硅原子的连接键脱离的卤原子。具体而言，由于硅原子与氯原子的原子间键合力小于硅原子与氟原子的原子间键合力(参照下述表1)，因此可以认为，不仅由四氟化硅气体也由四氯化硅气体生成电感耦合等离子体，对最外层的硅原子的连接键不仅用氟原子还用氯原子进行封端。
[表1]
图5为用于说明本实施方式的使用等离子体的成膜方法的工序图。
首先，由四氟化硅气体、四氯化硅气体及氮气生成电感耦合等离子体时，在沟道34、源电极35的表面氮自由基和硅自由基键合，氮化硅沉积而形成氮化硅薄膜38。此时，不仅等离子体中的氟自由基而且氯自由基也到达氮化硅薄膜38的最外层，该最外层的硅原子的连接键不仅被氟原子、也被氯原子封端(图5的(A))。需要说明的是，图中省略将最外层的硅原子的连接键封端的氟原子。
之后，持续生成电感耦合等离子体时，等离子体中的阳离子由于TFT30的外层产生的鞘层而向源电极35加速，对氮化硅薄膜38进行溅射。此时，对平行部35b的氮化硅薄膜38直接传递阳离子的动能，另一方面，对楔形部35a的氮化硅薄膜38仅传递离子、电子的动能中的垂直于楔形部35a的部分。
然而，硅原子与氯原子的原子间键合力小于硅原子与氟原子的原子间键合力，因此即使仅使用阳离子的动能中的垂直于楔形部35a的部分，也能使氯原子由最外层的硅原子的连接键脱离。其结果，不仅在平行部35b而且在楔形部35a中，氯原子也从最外层的硅原子的连接键脱离而与其它硅原子及氮原子键合(图5的(B))，氮化硅薄膜38生长而形成钝化层37(图5的(C))。为了帮助氯原子从最外层的硅原子的连接键脱离，也可以对TFT30进行加热等而对构成最外层的氮化硅赋予热能。
之后，持续生成电感耦合等离子体时，等离子体中的氯自由基到达氮化硅薄膜38的最外层，该最外层的硅原子的连接键被氯原子封端(图5的(C))，硅原子与氯原子的原子间键合力小于硅原子与氟原子的原子间键合力，所以将最外层的硅原子的连接键封端的氯原子被氟原子取代，最终，最外层的硅原子的连接键基本都被氟原子封端(图5的(D))。如上述表1所示，硅原子与氟原子的原子间键合力的绝对值大，因此最外层的硅原子的连接键被氟原子封端的钝化层37成为稳定的膜。
另外，本发明人发现四氯化硅气体的添加量的适宜的范围，等离子体CVD成膜装置10中，使四氯化硅气体的流量相对于四氟化硅气体与四氯化硅气体的总流量的比率(以下，也简单地称为“四氯化硅气体的流量的比率”)变化而形成TFT30的钝化层37，测定该成膜的钝化层37的折射率、成膜速度(沉积速度)及覆盖率。
图6为示出使四氯化硅气体的流量的比率变化时的钝化层的折射率、沉积速度及覆盖率的变化的曲线图。需要说明的是，图6的曲线图中，折射率用空白的三角形表示；沉积速度用空白的方形表示；覆盖率用空白的菱形表示。另外，沉积速度的单位为nm/分钟、覆盖率用楔形部35a中的钝化层37的膜厚相对于平行部35b中的钝化层37的膜厚的比率表示。
图6的曲线图中，钝化层37的折射率为表示膜的稳定性的指标，该折射率越高越优选，但四氯化硅气体的流量的比率超过50％时钝化层37的折射率开始降低，四氯化硅气体的流量的比率超过75％时钝化层37的折射率向膜的不稳定区域(图中用交叉影线表示)转移，从而低于由吸湿引起白浊的目标线1.3。四氯化硅气体的流量的比率变大时钝化层37的折射率降低，推测是因为：钝化层37的最外层的硅原子的连接键被氯原子封端的比率增加，作为结果稳定性低的原子间键合较多地残留。因此，从膜的稳定性的观点出发，可知：四氯化硅气体的流量的比率优选为75％以下、更优选为50％以下。
覆盖率越高越优选，从保护源电极35的观点出发，覆盖率优选0.3以上、更优选0.5以上，四氯化硅气体的流量的比率为12.5％时覆盖率为0.34，四氯化硅气体的流量的比率为25％时覆盖率为0.58，因此从保护源电极35的观点出发，可知四氯化硅气体的流量的比率优选12.5％以上、更优选25％以上。
需要说明的是，使四氯化硅气体的流量的比率变化时的全部钝化层37的构成成分利用X射线光电子分光(XPS)分析进行分析时，确认了所有钝化层37均基本没有残留氯原子。由此可知，由四氟化硅气体及四氯化硅气体生成电感耦合等离子体时，最终，将最外层的硅原子的连接键封端的氯原子被氟原子取代，钝化层37的最外层的硅原子的连接键基本都被氟原子封端。
图7为示出作为本实施方式的使用等离子体的成膜方法的钝化层的成膜处理的流程图。
首先，等离子体CVD成膜装置10中，从四氟化硅气体供给部20、四氯化硅气体供给部22、氮气供给部24及稀有气体供给部26分别向腔室11的内部供给四氟化硅气体、四氯化硅气体、氮气及氩气(步骤S701)。此时，四氯化硅气体的流量的比率设定为12.5％～75％，优选设定为25％～50％。
接着，使来自高频电源28的高频电流在ICP天线13中流通，在腔室11的内部产生磁场，通过磁场产生的感应电场使供给至腔室11的内部的四氟化硅气体等生成电感耦合等离子体(步骤S702)。
接着，等离子体中的硅自由基、氮自由基在沟道34、源电极35的表面键合使氮化硅沉积(步骤S703)，形成氮化硅薄膜38，最外层的硅原子的连接键被源自等离子体中的氯自由基的氯原子封端(步骤S704)。
接着，持续生成电感耦合等离子体时，在通过等离子体中的阳离子的溅射而被赋予了动能的楔形部35a、平行部35b，氯原子从最外层的氮化硅的硅原子的连接键脱离(步骤S705)，该连接键与其它硅原子及氮原子键合(步骤S706)。由此，在楔形部35a、平行部35b，氮化硅薄膜38生长。进而，持续生成电感耦合等离子体时，生长的氮化硅薄膜38的最外层的硅原子的连接键被源自等离子体中的氯自由基的氯原子封端(步骤S707)，但该氯原子被源自等离子体中的氟自由基的氟原子取代，从而最外层的硅原子的连接键逐渐被氟原子封端(步骤S708)。
之后，直至经历规定时间例如之后最外层的硅原子的连接键基本都被氟原子封端所需的时间为止(步骤S709为否即NO)，持续生成电感耦合等离子体而反复实行步骤S705～步骤S708，经过特定时间时(步骤S709为是即YES)，结束本处理。
根据图7的处理，利用从包含四氟化硅气体、四氯化硅气体、氮气及氩气的处理气体生成的电感耦合等离子体形成由氮化硅膜构成的钝化层37。此时，最初在源电极35的楔形部35a、平行部35b形成氮化硅薄膜38，氮化硅薄膜38的最外层的硅原子的连接键不仅被氟原子也被氯原子封端，硅原子与氯原子的原子间键合力小于硅原子与氟原子的原子间键合力，因此即使仅用等离子体中的阳离子的动能中垂直于楔形部35a的部分，也能使氯原子从楔形部35a的最外层的硅原子的连接键脱离，并且，能够使楔形部35a的最外层的硅原子的连接键进一步键合其它硅原子及氮原子。结果，楔形部35a中使氮化硅薄膜38持续生长而形成钝化层37，并且能够提高楔形部35a被钝化层37覆盖的覆盖率。需要说明的是，在漏电极36的楔形部也能同样地形成钝化层37，也能够提高漏电极36的楔形部被钝化层37覆盖的覆盖率。
另外，图7的处理中，处理气体包含四氟化硅气体，因此利用源自由处理气体生成的电感耦合等离子体中的氟自由基的氟原子，能够将最外层的硅原子的连接键最终地封端。结果，能够将钝化层37制成稳定的膜。
进而，图7的处理中，处理气体中，四氯化硅气体的流量的比率被设定为12.5％～75％、优选被设定为25％～50％。即，四氯化硅气体的流量的比率为75％以下、优选为50％以下，因此能够防止钝化层37过量地包含氯原子而钝化层37变得不稳定。另外，四氯化硅气体的流量的比率为12.5％以上、优选为25％以上，因此能够增加在氮化硅薄膜38的生长时被氯原子封端的最外层的硅原子的连接键，即其它硅原子与氮原子键合的连接键的比率。其结果，能够促进氮化硅薄膜38的生长，并且能够可靠地提高楔形部35a被钝化层37覆盖的覆盖率。
上述的图7的处理中，处理气体包含2种硅系气体即四氟化硅气体及四氯化硅气体，但硅系气体包含氟原子及氯原子的任一者的情况下，处理气体也可以仅包含1种硅系气体。例如，处理气体在氮气、氩气之外仅包含SiCl3F(三氯氟化硅)气体作为硅系气体的情况下，从处理气体生成电感耦合等离子体时，氮自由基及硅自由基在源电极35的表面键合，氮化硅沉积而形成氮化硅薄膜38。此时，等离子体中存在由三氯氟化硅气体生成的氟自由基、氯自由基，氮化硅薄膜38中最外层的硅原子的连接键不仅被氟原子、也被氯原子封端(图8的(A))。
之后，持续生成电感耦合等离子体时，被TFT30的外层产生的鞘层加速的阳离子对氮化硅薄膜38进行溅射。此时，对楔形部35a的氮化硅薄膜38仅传递阳离子的动能中垂直于楔形部35a的部分，硅原子与氯原子的原子间键合力小于硅原子与氟原子的原子间键合力，所以氯原子从最外层的硅原子的连接键脱离。其结果，不仅在平行部35b而且在楔形部35a中，脱离了氯原子的最外层的硅原子的连接键与其它硅原子及氮原子键合(图8的(B))，氮化硅薄膜38生长而形成钝化层37(图8的(C))。
接着，持续生成电感耦合等离子体时，氮化硅薄膜38的最外层的硅原子的连接键被氯原子封端(图8的(C))，该氯原子被氟原子取代，最终，最外层的硅原子的连接键基本都被氟原子封端(图8的(D))。
因此，处理气体仅包含氮气、氩气及三氯氟化硅气体的情况下，能够使氮化硅薄膜38在楔形部35a持续地生长而形成钝化层37，并且能够将钝化层37制成稳定的膜。
另外，例如，处理气体在氮气、氩气之外仅包含SiCl2F2(二氯二氟化硅)气体作为硅系气体的情况下，由处理气体生成电感耦合等离子体时，氮自由基及硅自由基在源电极35的表面键合，氮化硅沉积而形成氮化硅薄膜38。此时，等离子体中存在由二氯二氟化硅气体生成的氟自由基、氯自由基，氮化硅薄膜38的最外层的硅原子的连接键不仅被氟原子、也被氯原子封端(图9的(A))。
之后，持续生成电感耦合等离子体时，对楔形部35a的氮化硅薄膜38仅传递阳离子的动能中垂直于楔形部35a的部分，氯原子就从最外层的硅原子的连接键脱离。其结果，不仅在平行部35b而且在楔形部35a中，脱离了氯原子的最外层的硅原子的连接键键合其它硅原子及氮原子(图9的(B))、氮化硅薄膜38生长而使钝化层37成膜(图9的(C))。
接着，持续生成电感耦合等离子体时，氮化硅薄膜38的最外层的硅原子的连接键被氯原子封端(图9的(C))，进而该氯原子被氟原子取代，最终，最外层的硅原子的连接键基本都被氟原子封端(图9的(D))。
因此，即使在处理气体仅包含氮气、氩气及二氯二氟化硅气体的情况下，也能够使氮化硅薄膜38在楔形部35a持续地生长而形成钝化层37，并且能够将钝化层37制成稳定的膜。
进而，例如，处理气体在氮气、氩气之外仅包含SiClF3(一氯三氟化硅)气体作为硅系气体的情况下，由处理气体生成电感耦合等离子体时，氮自由基及硅自由基在源电极35的表面键合，氮化硅沉积而形成氮化硅薄膜38。此时，等离子体中存在由一氯三氟化硅气体生成的氟自由基、氯自由基，氮化硅薄膜38的最外层的硅原子的连接键不仅被氟原子、也被氯原子封端(图10的(A))。
之后，持续生成电感耦合等离子体时，对楔形部35a的氮化硅薄膜38仅传递阳离子的动能中垂直于楔形部35a的部分，氯原子从最外层的硅原子的连接键脱离。其结果，不仅在平行部35b而且在楔形部35a中，脱离了氯原子的最外层的硅原子的连接键与其它硅原子及氮原子键合(图10的(B))、氮化硅薄膜38生长而形成钝化层37(图10的(C))。
接着，持续生成电感耦合等离子体时，氮化硅薄膜38的最外层的硅原子的连接键被氯原子封端(图10的(C))，进而该氯原子被氟原子取代，最终，最外层的硅原子的连接键基本都被氟原子封端(图10的(D))。
因此，即使处理气体仅包含氮气、氩气及一氯三氟化硅气体的情况下，也能够使氮化硅薄膜38在楔形部35a持续地生长而形成钝化层37，并且能够将钝化层37制成稳定的膜。
图8～图10中，针对作为硅系气体分别仅使用三氯氟化硅气体、二氯二氟化硅气体或一氯三氟化硅气体的情况进行说明，这些硅系气体也可以混合使用，例如，可以混合三氯氟化硅气体及二氯二氟化硅气体；还可以混合三氯氟化硅气体、二氯二氟化硅气体及一氯三氟化硅气体；也可以将三氯氟化硅气体、二氯二氟化硅气体、一氯三氟化硅气体与四氟化硅气体、四氯化硅气体混合。
接着，针对本发明的第二实施方式的液晶显示装置的制造方法进行说明。
本实施方式的钝化层由氧化硅而非氮化硅构成，仅该点与第一实施方式不同，其结构、作用与上述的第一实施方式基本相同，因此省略说明重复的结构、作用，以下针对不同的结构、作用进行说明。
图11为用于说明本实施方式的使用等离子体的成膜方法的工序图。
首先，由四氟化硅气体、四氯化硅气体及氧气生成电感耦合等离子体时，在沟道34、源电极35的表面氧自由基与硅自由基键合，氧化硅沉积而形成氧化硅薄膜39。此时，不仅等离子体中的氟自由基而且氯自由基也到达氧化硅薄膜39的最外层，该最外层的硅原子的连接键不仅被氟原子、也被氯原子封端(图11的(A))。
之后，持续生成电感耦合等离子体时，被TFT30的外层产生的鞘层加速的阳离子对氧化硅薄膜39进行溅射。此时，对楔形部35a的氧化硅薄膜39仅传递阳离子的动能中垂直于楔形部35a的部分，硅原子与氯原子的原子间键合力小于硅原子与氟原子的原子间键合力，因此氯原子从最外层的硅原子的连接键脱离。其结果，不仅在平行部35b而且在楔形部35a，脱离了氯原子的最外层的硅原子的连接键与其它硅原子及氧原子键合(图11的(B))、氧化硅薄膜39生长而形成由氧化硅形成的钝化层40(图11的(C))。
接着，持续生成电感耦合等离子体时，氧化硅薄膜39的最外层的硅原子的连接键被氯原子封端(图11的(C))，该氯原子被氟原子取代，最终，最外层的硅原子的连接键基本都被氟原子封端(图11的(D))。
图12为示出作为本实施方式的使用等离子体的成膜方法的钝化层的成膜处理的流程图。
首先，等离子体CVD成膜装置10中，设置氧气供给部代替氮气供给部24，向腔室11的内部分别由四氟化硅气体供给部20、四氯化硅气体供给部22、氧气供给部及稀有气体供给部26供给四氟化硅气体、四氯化硅气体、氧气及氩气(步骤S1201)。此时，也与第一实施方式同样地，四氯化硅气体的流量相对于四氟化硅气体与四氯化硅气体的总流量的比率设定为12.5％～75％、优选设定为25％～50％。
接着，从高频电源28使高频电流在ICP天线13中流通，在腔室11的内部产生磁场，供给至腔室11的内部的四氟化硅气体等通过磁场产生的感应电场生成电感耦合等离子体(步骤S1202)。
接着，等离子体中的硅自由基、氧自由基在沟道34、源电极35的表面键合，氧化硅沉积(步骤S1203)而形成氧化硅薄膜39，最外层的硅原子的连接键被源自等离子体中的氯自由基的氯原子封端(步骤S1204)。
接着，持续生成电感耦合等离子体时，通过等离子体中的阳离子的溅射，氯原子从构成楔形部35a、平行部35b的最外层的氧化硅的硅原子的连接键脱离(步骤S1205)，该连接键与其它硅原子及氧原子键合(步骤S1206)。由此，在楔形部35a、平行部35b，氧化硅薄膜39进行生长。进而，持续生成电感耦合等离子体时，生长的氧化硅薄膜39的最外层的硅原子的连接键被源自等离子体中的氯自由基的氯原子封端(步骤S1207)，但该氯原子被源自等离子体中的氟自由基的氟原子取代，最外层的硅原子的连接键被氟原子封端(步骤S1208)。
之后，直至经过与第一实施方式同样的规定时间为止(步骤S1209为否即NO)，持续生成电感耦合等离子体而反复实行步骤S1205～步骤S1208，经过特定时间时(步骤S1209为是即YES)时，结束本处理。
根据图12的处理，利用由包含四氟化硅气体、四氯化硅气体、氧气及氩气的处理气体生成的电感耦合等离子体形成由氧化硅膜构成的钝化层40。此时，最初，在源电极35的楔形部35a、平行部35b形成氧化硅薄膜39，氧化硅薄膜39的最外层的硅原子的连接键不仅被氟原子也被氯原子封端，硅原子与氯原子的原子间键合力小于硅原子与氟原子的原子间键合力，因此即使仅用等离子体中的阳离子的动能中垂直于楔形部35a的部分，也能使氯原子从楔形部35a的氧化硅薄膜39的最外层的硅原子的连接键脱离，并且，能使楔形部35a的最外层的硅原子的连接键与其它硅原子及氧原子进一步键合。其结果，使楔形部35a中的氧化硅薄膜39持续地生长而形成钝化层40，并且，能够提高楔形部35a被钝化层40覆盖的覆盖率。
以上，使用各实施方式对本发明进行说明，但本发明不限定于上述各实施方式。
上述各实施方式的使用等离子体的成膜方法适用于图2的背沟道蚀刻型的TFT30的制造方法，也可以适用于具有由IGZO形成的沟道的其它TFT的制造方法。
例如，作为上述各实施方式的使用等离子体的成膜方法适用的TFT，可以为图13所示的蚀刻停止型的TFT、图14所示的顶部栅极型的TFT。
图13为示出图5、图11的本实施方式的使用等离子体的成膜方法适用的蚀刻停止型的TFT的结构的截面图。
图13中，TFT41具备：成膜于基板S上的底涂层31；在底涂层31上部分形成的栅电极32；以覆盖底涂层31及栅电极32的方式形成的栅极绝缘膜33；在栅极绝缘膜33上以配置于栅电极32正上方的方式形成的由IGZO形成的沟道34；形成于栅极绝缘膜33上且覆盖沟道34的层间绝缘膜42；形成于层间绝缘膜42上、贯通层间绝缘膜42且分别与沟道34连接的源电极35及漏电极36；以及、以覆盖层间绝缘膜42、源电极35及漏电极36的方式形成的钝化层43。TFT41中，栅极绝缘膜33也具有从图中下方层叠的氮化硅膜33a及氧化硅膜33b，钝化层43由氮化硅膜或氧化硅膜构成，图5、图11的本实施方式的使用等离子体的成膜方法适用于钝化层43的成膜。
图14为示出图5、图11的本实施方式的使用等离子体的成膜方法适用的顶部栅极型的TFT的结构的截面图。
图14中，TFT44具备：成膜于基板S上的底涂层45；覆盖底涂层45的由氧化硅形成的基底层46；在基底层46上部分形成的由IGZO形成的沟道47；以覆盖基底层46及沟道47的方式形成的栅极绝缘膜48；在栅极绝缘膜48之上以配置于沟道47的正上方的方式部分地形成的栅电极49；在栅极绝缘膜48之上形成并覆盖栅电极49的层间绝缘膜50；在层间绝缘膜50上形成、贯通层间绝缘膜50及栅极绝缘膜48并且分别与沟道47连接的源电极51及漏电极52；以及、以覆盖层间绝缘膜50、源电极51及漏电极52的方式形成的钝化层53。TFT44中，栅极绝缘膜48由氮化硅膜或氧化硅膜构成，图5、图11的本实施方式的使用等离子体的成膜方法适用于栅极绝缘膜48的成膜。
上述的图5、图11的本实施方式的使用等离子体的成膜方法不仅适用于钝化层37、40、43、栅极绝缘膜48的成膜，也适用于其它绝缘膜例如栅极保护膜33、层间绝缘膜42、50、基底层46、钝化层53的成膜。
另外，图5、图11的本实施方式的使用等离子体的成膜方法中，形成仅由氮化硅或仅由氧化硅形成的钝化层37、40，但通过在处理气体中含有氧气及氮气这两者，也可以形成混合了氧化硅及氮化硅的钝化层或由氧氮化硅形成的钝化层。
另外，上述本实施方式中，针对源电极、漏电极中形成钝化层时适用本发明的情况进行了叙述，但电子装置结构中通过膜覆盖楔形部的情况下，自不必说也可以适用本发明。

Claims (9)

1.一种使用等离子体的成膜方法，其特征在于，其由处理气体生成等离子体并利用该等离子体在电子装置结构的楔形部形成包含硅原子的膜，
所述处理气体包含均不含氢原子的第一气体及第二气体，
所述第一气体包含硅原子及氟原子以外的卤原子，所述硅原子与所述卤原子的原子间键合力小于所述硅原子与所述氟原子的原子间键合力，
所述第二气体包含氮原子及氧原子中的至少任一种。
2.根据权利要求1所述的使用等离子体的成膜方法，其特征在于，所述处理气体还包含四氟化硅气体。
3.根据权利要求2所述的使用等离子体的成膜方法，其特征在于，所述第一气体为四氯化硅气体。
4.根据权利要求3所述的使用等离子体的成膜方法，其特征在于，所述第二气体为氮气，所述包含硅原子的膜为氮化硅膜。
5.根据权利要求4所述的使用等离子体的成膜方法，其特征在于，所述处理气体中，所述四氯化硅气体的流量相对于所述四氟化硅气体与所述四氯化硅气体的总流量的比率为12.5％～75％。
6.根据权利要求5所述的使用等离子体的成膜方法，其特征在于，所述处理气体中，所述四氯化硅气体的流量相对于所述四氟化硅气体与所述四氯化硅气体的总流量的比率为25％～50％。
7.根据权利要求1或2所述的使用等离子体的成膜方法，其特征在于，所述第一气体包含三氯氟化硅气体、二氯二氟化硅气体及一氯三氟化硅气体中的至少任一者。
8.根据权利要求1～7中任一项所述的使用等离子体的成膜方法，其特征在于，所述包含硅原子的膜为保护氧化物半导体的保护膜。
9.根据权利要求1～7中任一项所述的使用等离子体的成膜方法，其特征在于，所述包含硅原子的膜为栅极绝缘膜。
CN201610439083.3A 2015-06-19 2016-06-17 使用等离子体的成膜方法 Active CN106257618B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-123776 2015-06-19
JP2015123776A JP6523071B2 (ja) 2015-06-19 2015-06-19 プラズマを用いた成膜方法

Publications (2)

Publication Number Publication Date
CN106257618A true CN106257618A (zh) 2016-12-28
CN106257618B CN106257618B (zh) 2019-05-03

Family

ID=57713568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610439083.3A Active CN106257618B (zh) 2015-06-19 2016-06-17 使用等离子体的成膜方法

Country Status (4)

Country Link
JP (1) JP6523071B2 (zh)
KR (2) KR101896153B1 (zh)
CN (1) CN106257618B (zh)
TW (1) TWI696210B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920753A (zh) * 2017-04-25 2017-07-04 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示器
CN110777358A (zh) * 2018-07-30 2020-02-11 东京毅力科创株式会社 成膜方法和成膜装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6767885B2 (ja) * 2017-01-18 2020-10-14 東京エレクトロン株式会社 保護膜形成方法
JP6924943B2 (ja) * 2017-05-12 2021-08-25 東京エレクトロン株式会社 成膜方法及び成膜装置
JP7130548B2 (ja) * 2018-07-30 2022-09-05 東京エレクトロン株式会社 成膜方法及び成膜装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091337A (ja) * 1998-09-09 2000-03-31 Toshiba Microelectronics Corp 半導体装置及びその製造方法
KR100708881B1 (ko) * 2006-04-06 2007-04-18 서울시립대학교 산학협력단 실리콘 나노점 어레이 제조장치 및 그 제조방법과 이를이용한 다중 레벨 실리콘 비휘발성 메모리 제조방법
CN101005007A (zh) * 2006-01-18 2007-07-25 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法
CN103098185A (zh) * 2010-08-20 2013-05-08 应用材料公司 形成无氢含硅介电薄膜的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2139054A3 (en) * 2008-06-25 2011-08-31 Samsung Electronics Co., Ltd. Memory device and method of manufacturing the same
WO2012092020A2 (en) * 2010-12-30 2012-07-05 Applied Materials, Inc. Thin film deposition using microwave plasma
US9590113B2 (en) * 2013-03-19 2017-03-07 Applied Materials, Inc. Multilayer passivation or etch stop TFT
JP6232219B2 (ja) * 2013-06-28 2017-11-15 東京エレクトロン株式会社 多層保護膜の形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091337A (ja) * 1998-09-09 2000-03-31 Toshiba Microelectronics Corp 半導体装置及びその製造方法
CN101005007A (zh) * 2006-01-18 2007-07-25 东京毅力科创株式会社 等离子体处理装置和等离子体处理方法
KR100708881B1 (ko) * 2006-04-06 2007-04-18 서울시립대학교 산학협력단 실리콘 나노점 어레이 제조장치 및 그 제조방법과 이를이용한 다중 레벨 실리콘 비휘발성 메모리 제조방법
CN103098185A (zh) * 2010-08-20 2013-05-08 应用材料公司 形成无氢含硅介电薄膜的方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920753A (zh) * 2017-04-25 2017-07-04 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示器
CN106920753B (zh) * 2017-04-25 2020-04-03 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示器
CN110777358A (zh) * 2018-07-30 2020-02-11 东京毅力科创株式会社 成膜方法和成膜装置
CN110777358B (zh) * 2018-07-30 2021-08-24 东京毅力科创株式会社 成膜方法和成膜装置

Also Published As

Publication number Publication date
KR20160150027A (ko) 2016-12-28
TWI696210B (zh) 2020-06-11
KR20180100513A (ko) 2018-09-11
KR101926317B1 (ko) 2018-12-06
TW201724174A (zh) 2017-07-01
JP2017011058A (ja) 2017-01-12
JP6523071B2 (ja) 2019-05-29
KR101896153B1 (ko) 2018-09-07
CN106257618B (zh) 2019-05-03

Similar Documents

Publication Publication Date Title
CN106257618A (zh) 使用等离子体的成膜方法
Faraz et al. Energetic ions during plasma-enhanced atomic layer deposition and their role in tailoring material properties
KR102577628B1 (ko) 반도체 응용들을 위한 수평 게이트 올 어라운드 디바이스들을 위한 나노와이어들을 제조하기 위한 방법
CN107104036B (zh) 用于在沟槽侧壁或平整表面上选择性形成氮化硅膜的方法
CN109477212A (zh) 用于填充间隙的方法和设备
KR102047591B1 (ko) 다층 보호막의 형성 방법 및 다층 보호막의 형성 장치
CN105453233B (zh) 于外延生长之前预清洁基板表面的方法和设备
JP2596214B2 (ja) 高純度薄膜の形成方法
CN107523800B (zh) 成膜方法和tft的制造方法
TWI355032B (en) A method of forming an oxide layer
JP2019508883A5 (zh)
CN205752262U (zh) Oled器件
CN108866508B (zh) 成膜方法和成膜装置
CN104821276B (zh) Mos晶体管的制作方法
US8994089B2 (en) Interlayer polysilicon dielectric cap and method of forming thereof
CN107591323A (zh) 隔离结构的形成方法
KR20140071971A (ko) 절연막 및 그 제조 방법
CN105870201A (zh) Tft器件结构及其制作方法
CN107210220B (zh) 膜形成方法及薄膜晶体管的制作方法
CN100487877C (zh) 半导体器件的制造方法
TWI489531B (zh) Manufacture method and electrode structure of electronic parts
CN107564800A (zh) 一种氮化硅层的制备方法
CN107808824A (zh) 等离子体蚀刻方法
CN1451177A (zh) 改进的氟掺杂二氧化硅薄膜
KR20220020379A (ko) 박막 트랜지스터 구조들을 위한 유도 결합 고밀도 플라즈마 막들을 형성하는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant