TWI266422B - Transistor and CVD apparatus used for forming gate insulating film thereof - Google Patents

Transistor and CVD apparatus used for forming gate insulating film thereof Download PDF

Info

Publication number
TWI266422B
TWI266422B TW093137480A TW93137480A TWI266422B TW I266422 B TWI266422 B TW I266422B TW 093137480 A TW093137480 A TW 093137480A TW 93137480 A TW93137480 A TW 93137480A TW I266422 B TWI266422 B TW I266422B
Authority
TW
Taiwan
Prior art keywords
film
electrode
gate insulating
insulating film
transistor
Prior art date
Application number
TW093137480A
Other languages
English (en)
Other versions
TW200522370A (en
Inventor
Toshihide Tsubata
Toshinori Sugihara
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200522370A publication Critical patent/TW200522370A/zh
Application granted granted Critical
Publication of TWI266422B publication Critical patent/TWI266422B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors

Description

1266422 九、發明說明： 【發明所屬之技術領域】 本發明係關於電晶體之改良，特別係關於一種在比較高 的就度下經長時間被連續驅動時之可靠性的改善對策。 【先前技術】 一般在電場效果型電晶體係至少具備：源極電極、汲極 電極、閘極電極、與配置於此等源極電極/汲極電極及間極 電極間之半導義以及閘極絕緣膜；其中具備藉由处姐 (Chemical Vapor Dep〇shi〇n)t處—堪玉氣i麗並為前 述閘極絕緣膜，係因具有優良之開啟（〇N)電流特性/關閉 (Off)電流特性，故近年，亦被使用來作為液晶顯示裝置等 之開關元件。 使用CVD裝置形成閘極絕緣膜等之薄膜時，為實現cm 裝置之維護性提昇所產生的運轉率提高，或每—成膜循環 使用nf3、cf4、SF6等之清潔氣體清潔cvd裝置之成膜室内 :。其時，清潔氣體之一部成分即敦會殘留於成膜室内， 右被攝人所形成之膜中’有明顯降低電晶體特性之困難點。 、然而，在專利文獻丨中，係記载著將前述半導體膜之含氟 濃度抑制至1.0X1019 at〇ms/cm3以下。抑制氟濃度之手段係 記載著於成膜室内之清《，產生氫《，以除去殘留之 氟。繼而’為抑制半導體膜之含氟濃度，可抑制基板溫度 在25.0 ± 3.(TC的條件下經過1G分鐘而作動時之臨限= ⑽reshMd)電㈣偏移量增大而改善電晶體之可靠性。 又’為使構成電晶體之半導體膜或閘極絕緣膜等的薄膜 98015.doc 1266422 以外之薄膜中氟濃度降低’例如，記載於專利文獻2，在電 晶體與絕緣基板之間配置作為絕緣基板保護膜的矽氧化膜 時，可向藉電漿CVD法所形成之a-Si膜吹出已加熱的氣體， 而氧化成矽氧化膜，俾使前述矽氧化膜中之氟濃度抑制至i xl019at〇ms/cm3以下、較佳係 lxl0i8 at〇ms/cm3以下。 (專利文獻1)特開2002-329869號公報（第2頁，圖υ (專利文獻2)特開2003-124469號公報（第2頁，圖！） 【發明内容】 然而，在上述專利文獻1中，係在所謂25。〇左右的較低溫 度下，而且所謂10分鐘之短時間驅動時的評估，如對於液 晶顯示裝置之像素電極部作為開關元件的電晶體，即使在 比較高的溫度（例如8(TC左右）下經過長時間（數小時至數十 小時級）而被連續驅動時是否亦可顯示優異㈣靠性仍不 明確。 此外，猎氫電槳處理除去成膜室内之殘留說的方法中， 依其處理條件，有時無法得到充分的效果，因此，很難相 成膜室内之良好特性穩定維持。 本發明係有鑑於如此各點所完成者，其主要目的在㈣ =抑制構成電晶體之薄膜中的含氟所引起之特性降低之灣 晶體，而即使在比較高的溫度下經長時間被驅動時 得到優良的可靠性。 ;、、、：成上述目的’本發明係著眼於電晶體之閘極絕緣 m閉極絕緣膜之含敦濃度抑制在lxiQ2GatQms/en^ 下較 4土係 1X1 〇19 atoms/cm3 以下。 98015.doc 1266422 又使用CVD裝置形成間極絕緣膜日夺，如上述般 含I濃度降低之具體手段，係在CVD裝置之成膜室中，、使 電極表面形成非多孔質層者。 猎此’在與半導體膜相接之閘極絕緣膜界面的氟所產生 的載子陷牌減少而改善電晶體之開啟電流特性，同時問極 絕緣膜中之說離子減少而改善電晶體的臨限值特性，而且 的f /间的’皿度下經長時間被驅動時，亦可得到優良 的可靠性。 使用CVD裝置形成閘極絕緣料，其成膜室内之 多孔質層（例如由陽極惫於仅# sn 由包極乳免保ϋ屋題.曼成1會殘留 鼠根本原因可被除去，故相較於藉氫電漿進行殘留氟之 除去處理的情形’可抑制電晶體產生不良之良率降低，而 此電晶體不良乃起因於處理條件偏差而氟除去不充分。 又’在上述構成中，前述電晶體宜為場效型者。又 :閉極絕緣膜宜為非晶錢化膜。又，前述間 為以CVD法所成膜者。再者，前 翻一# m I ⑴义之電晶體適合用作液晶 顯二裝置中之對於像素電極部之開關元件。 若依本發明，使電晶體夕 lxlo201 / 3體之間極絕緣膜中的含就濃度成為 at。一以下、較佳係lxl〇19at_/cm3以下，不僅 可得到優良之初期特性，而且如液晶顯示裝置等，即使在 ::較局的溫度下經過長時間被連續驅動時，亦可改善可靠 以下，依據圖面說明本發明之實施形態。又，本發明係 不受以下㈣形態所限定’而可依需要來適當設計。” 980l5.doc 1266422 圖1係模式地表干太齒：A / /、本灵轭形悲之場效型薄膜電晶體的剖 面’此電晶體係例如液曰黯 σ 電極邻之ΗΙΙ- 4 使用來作為對像素 电極口丨〗之開關7L件。 上=體係具備例如由玻璃等所構成之絕緣基板 雪Η ^板⑴上係形成由Ta、Ah Μ。等所構成之間極 電極⑺。在此閑極電極⑺上係涵蓋基板⑴之大致全面而带 ^如4_埃之膜厚例如由非晶石夕氮化膜所構成的閑極絕 緣膑（3)。在閘極絕緣膜（3)上係以對應於間極電極⑺之部分 料中心，而形成例如膜厚2_埃之膜厚作為半導體二 非晶石夕半導體膜⑷，在此非晶石夕半導體膜（4)上係分別接雜 破而形成與前述非晶石夕半導體膜⑷不同的半導體膜之n + 非晶石夕半導體膜（5)’乃以於其間挾住㈣電極⑺之2處區 域成對向的方式，分別形成例如5⑽埃之膜厚。繼而，在各 n+非晶料導體膜（5)及連接於其之閘極絕緣膜⑺的部分 上面，分別形成由Τί、Μ〇、Α1等所構成之源極電極⑹及汲 極電極（7)。 若說明有關如上述所構成之電晶體的製造工序，首先， 於基板（1)上形成閘極電極（2)膜/圖案。㈣，使用平行平 板方式之電漿㈣裝置，藉NF3氣體清潔其成膜室後，形 成閘極絕緣膜（3)。其後，分別形成心得到非晶料導體 膜⑷H導體膜、與用以得心+非晶石夕半導體膜⑺ 之第二半導體膜。然後，使由此等第—及第二半導體膜所 構成之積層膜圖案化呈島狀’首先，形成非晶矽半導體膜 ⑷。 、 98015.doc 1266422 進-步，於閘極絕緣膜⑺之特定部分及前述積層膜上 形成源極電極⑹及汲極電極⑺膜/圖案。繼而，使用源極 電極⑷及沒極電極⑺之圖案而分離㈣前述第2半導體 膜，形成非晶石夕半導體膜（5)。藉由以上，完成場效型 薄膜電晶體。 此處’有關上述電漿CVD裝置之成膜室，一面參照圖2, 一面進行說明。在此成膜室（5_，係配置具有多數氣體供 給孔⑼之紹製的陽極（52)。此陽極（52)的表面，如圖3放大 :模式表示般’係與習知之情形相異，不實施陽極氧化保 護膜處理’而以無垢之狀態露出作為非多孔質層之鋁声 (70) 〇 曰 亦即，在習知之情形，係如圖式顯示般，在鋁層（70) 之表面藉陽極氧化保護膜處理形成㈣酸銘所構成的陽極 氧化保護膜（61)，因此陽極氧化保護膜（61)為多孔質，故於 ^、、、孔内易吸附氟，此乃成為在清潔後之成膜室（5 1)内殘留 許多鼠之原因。然而，在本實施形態中，係使陽極（52)之表 面形成由鋁層（7〇)所構成者，亦即，於鋁層（7〇)之表面不形 成如習知之陽極氧化保護膜（61)，以使上述之根本原因消 失。又，非多孔質化之手段，亦可於鋁層（7〇)之表面形成新 的非多孔質層。 匕使用1¼極（52)之表面由陽極氧化保護膜（μ)所構成 的U〇CVD裝置，清潔成膜室（50)内之後，在所謂高頻電源 [RF電源]輸出為1000 w、氣體流量為3升/分[但，1〇13心5 Pa，〇 C ]之條件下經過6〇秒而實施氫電漿處理後，閘極絕 98015.doc 1266422 緣膜(3)中之含氟浪度為3xl〇2〇at〇ms/cm3。然而，在本實施 施形態中，係在相同的條件下，始終得到7χΐ〇18〜ΐχΐ〇19 atoms/cm3 之值。 、> =在上述貫施形態中，係說明有關半導體膜為非晶矽 半導體膜⑷及n+非晶料㈣膜⑺之2層的情形，但本發 明係亦可適用於前述半導體膜為丨層之電晶體。 又’在上述實施形態中’係說明有關閘極絕緣膜⑺為非 晶矽氮化膜之情形，但本發明係亦可適用㈣㈣魏 匕膜以外 者之電晶體〇 又，在上述貫施形態中，為降低使用CVD裝置形成電晶 體之閘極絕緣膜（3)時m緣膜（3)巾的含氣濃度，以使 成膜室（50)之陽極（52)的表面形成由非多孔質層所構成 者但作為降低含氟濃度之手段，無特別限定，可適當採 用其他之手段。 又，在上述實施形態中，說明有關為形成電晶體之閘極 、、、巴緣膜（3) ’使用電漿CVD法之情形，但本發明亦可適用於 例如RF濺鍍、ECR濺鍍、反應性濺鍍等之濺鍍法的情形。 又，即使CVD法之情形下，亦可適用於藉熱cVD法或光cVD 法等、電漿CVD法以外之方法形成閘極絕緣膜（3)的電晶體。 進一步，在上述實施形態中，對於液晶顯示裝置中之像 素電極部，說明有關電晶體使用來作為開關元件之用途的 情形’但本發明亦可適用於其他用途所使用之電晶體。 【實施方式】 98015.doc -10- 1266422 實驗例 此處，首先，說明有關用以研究電晶體之閘極絕緣膜中 含氟濃度[單位：atoms/cm3]、與臨限值[vth(單位·· V)]及開 啟電流（Ion(單位·· nA))之各初期特性的實驗。又，有關含 氟;辰度係在與石夕晶圓上之閘極絕緣膜相同條件下形成非曰 矽氮化膜，藉由2次離子質量分析法（;§1]^8)測定此非晶矽氮 化膜之含氟濃度而定量。又，電晶體係使用通道寬W與通 道長L之比W/L為W/L=4者。 圖5之特性圖係表示在閘極絕緣膜中之含氟濃度與電晶 體之臨限值電壓之間的初期特性。又，圖6特性圖係表示在 閘極絕緣膜中之含氟濃度與電晶體之開啟電流特性之間的 初期特性。 ' 士圖示般，若含氟濃度為i x i 〇2〇 at〇ms/cm3以下、較佳係 lxl〇19at〇ms/cm3以下，可知電晶體初期特性良好。 ” 其次’說明有關用以研究閘極絕緣膜中含就濃度、與對 於電晶體在高溫下之長期驅動的可靠性之關係的實驗:、 在習知之情形（參照專利文獻2)係在25㈣代 中’源極接地、沒極接地、閘極直流㈣為3 動二 分鐘㈣件下實料純的評估，但例如將== :膜：晶體應用於液晶顯示襄置時，係要求在高溫且長時 曰之動作保a ’故此處係在㈣±3 (rc的環境中，源極 極電極接地，另外在 小時的條件下進行可靠性動時間為5°° 估從電晶體的初期二：可#性之判斷指標係評 的m限值電壓，減去可靠性評估試驗後之 98015.doc 1266422 臨限值電壓的值即偏移量AVth(單位：V)。 其結果，含氟濃度為2.7xl〇2catoms/cm3者係偏移量Avth 47AVth-5.0 V. l.〇xl〇20atoms/cm3^#,AVth=3.〇 V 〇 n ^ 亦可確認出閘極絕緣臈中之含I濃度·，在高溫且長時 間下之可靠性愈高。 本發明係可利用於一般之電晶體，特別係適用於對液晶 顯非裝置中之像素電極部，如使用來作為開關元件之在比 較咼的溫度下經過長時間被驅動之電晶體。 【圖式簡單說明】 圖1係模式表示本發明實施形態之場效型薄膜電晶體的 全體構成之剖面圖。 圖2係表示使用於閘極絕緣膜之成膜CVD裝置的全體構 成之模型式圖。 圖3係模型式表示CVD裝置之成膜室内的陽極表面構成 之剖面圖。 圖4係模型式表示習知CVD裝置之成膜室内的陽極表面 構成之圖3相當圖。 圖5係表示在閘極絕緣膜中之含氟濃度與電晶體之臨限 值電壓之間的關係特性圖。 圖6係表示在閘極絕緣膜中之含氟濃度與電晶體之開啟 電流特性之間的關係特性圖。 【主要元件符號說明】 基板 2 閘極電極 98015.doc -12- 1266422 3 閘極絕緣膜 4 非晶矽半導體膜（半導體膜） 5 n+非晶矽半導體膜（半導體膜） 6 源極電極 7 >及極電極 50 成膜室 51 氣體供給孔 52 陽極（電極） 70 鋁層（非多孔氣層） 98015.doc -13-

Claims (1)

  1. I2%4(^37480號專利申請案 中文申請專利範圍替換本(95年4月） | 一~~~~- 十、申請專利範圍： !.一㈣極絕緣膜之成膜方法，其係電晶體之閘極絕緣膜 成膜方法，該電晶體包含：以相對向之方式所配置之源 極電極及㈣電極；在前述源極電極與前述汲極電極之 間所配置之至少-層的半導體膜；以接近前述半導體模 之方式所配置的閘極電及在前述源極電極、前述沒 極電極和前述半導體膜與前述間極電極之間所配置的間 極絕緣膜；且前述閘極絕緣膜中所含有之含氟濃度為 lxl〇2Gatoms/cm3以下； 且使用CVD裝置成膜上述閘極絕緣膜，該CVD裝置具備具 有多數氣體供給孔且配置於成膜室内之電極，前述電極表 面包含多孔質層。 2. 如請求項1之閘極絕緣膜之成膜方法，其中前述含氟濃度 為 1χ1019 atoms/ cm3以下。 3. 如請求項1之閘極絕緣膜之成膜方法，其中電晶體為場效 型〇 4·如請求項1之閘極絕緣膜之成膜方法，其中前述閘極絕緣 膜為非晶矽氮化膜。 5 ·如请求項1之閘極絕緣膜之成膜方法，其中電晶體係對靡 液晶顯示裝置之晝素電極部之開關元件。 6· 一種CVD裝置，其特徵在於使用於請求項1之閘極絕緣膜 之成膜方法者，.且 具備具有複數氣體供給孔，配置於成膜室内之電極； 前述電極之表面包含非多孔質層。 98015-950428.doc 1266422 7. 一種電晶體，其特徵在於具備使用請求項6之CVD裝置所 形成之閘極絕緣膜。 8. 如請求項7之電晶體，其係使用於液晶顯示裝置作為對像 素電極部之開關元件。 98015-950428.doc
TW093137480A 2003-12-03 2004-12-03 Transistor and CVD apparatus used for forming gate insulating film thereof TWI266422B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003404895A JP2005167019A (ja) 2003-12-03 2003-12-03 トランジスタおよびそのゲート絶縁膜の成膜に用いるｃｖｄ装置

Publications (2)

Publication Number Publication Date
TW200522370A TW200522370A (en) 2005-07-01
TWI266422B true TWI266422B (en) 2006-11-11

Family

ID=34650150

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093137480A TWI266422B (en) 2003-12-03 2004-12-03 Transistor and CVD apparatus used for forming gate insulating film thereof

Country Status (4)

Country Link
US (2) US7557416B2 (zh)
JP (1) JP2005167019A (zh)
TW (1) TWI266422B (zh)
WO (1) WO2005055325A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI326790B (en) * 2005-02-16 2010-07-01 Au Optronics Corp Method of fabricating a thin film transistor of a thin film transistor liquid crystal display and method of fabricating a transistor liquid crystal display
TWI491048B (zh) * 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
KR101291488B1 (ko) * 2009-10-21 2013-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9490368B2 (en) * 2010-05-20 2016-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
US8552425B2 (en) * 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9443987B2 (en) * 2013-08-23 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0669032B2 (ja) * 1984-07-24 1994-08-31 富士通株式会社 プラズマ処理装置
US4838652A (en) * 1985-05-15 1989-06-13 Canon Kabushiki Kaisha Image forming apparatus
JP2963169B2 (ja) * 1990-08-10 1999-10-12 アプライド・マテリアルズ・ジャパン株式会社 高周波プラズマ発生用電極
JP3189990B2 (ja) * 1991-09-27 2001-07-16 キヤノン株式会社 電子回路装置
JP3119988B2 (ja) * 1993-02-19 2000-12-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR0143873B1 (ko) * 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
JPH07283147A (ja) * 1994-04-15 1995-10-27 Toshiba Corp 薄膜形成方法
US5712208A (en) * 1994-06-09 1998-01-27 Motorola, Inc. Methods of formation of semiconductor composite gate dielectric having multiple incorporated atomic dopants
JPH08144060A (ja) * 1994-11-25 1996-06-04 Ulvac Japan Ltd プラズマｃｖｄ装置
JP2762968B2 (ja) * 1995-09-28 1998-06-11 日本電気株式会社 電界効果型薄膜トランジスタの製造方法
JPH09106899A (ja) * 1995-10-11 1997-04-22 Anelva Corp プラズマｃｖｄ装置及び方法並びにドライエッチング装置及び方法
JP2928156B2 (ja) * 1996-04-19 1999-08-03 日本電気株式会社 窒化シリコン膜の形成方法及び薄膜半導体トランジスタ素子の製造方法
JPH1050998A (ja) * 1996-07-30 1998-02-20 Nec Kagoshima Ltd 薄膜トランジスタの製造方法
JPH11330474A (ja) * 1998-05-13 1999-11-30 Toshiba Corp 液晶表示装置およびその製造方法
US6182603B1 (en) 1998-07-13 2001-02-06 Applied Komatsu Technology, Inc. Surface-treated shower head for use in a substrate processing chamber
JP3365742B2 (ja) * 1998-10-29 2003-01-14 シャープ株式会社 プラズマｃｖｄ装置
JP3818561B2 (ja) 1998-10-29 2006-09-06 エルジー フィリップス エルシーディー カンパニー リミテッド シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
SG89396A1 (en) * 2000-05-12 2002-06-18 Applied Materials Inc Gas reactions to eliminate contaminates in a cvd chamber
KR100564168B1 (ko) * 2001-01-22 2006-03-27 동경 엘렉트론 주식회사 플라즈마 처리 장치 및 플라즈마 처리 방법
US7095460B2 (en) * 2001-02-26 2006-08-22 Samsung Electronics Co., Ltd. Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same
JP2002329869A (ja) 2001-04-27 2002-11-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2003124469A (ja) 2001-10-09 2003-04-25 Hitachi Ltd 薄膜トランジスタおよびその製造方法
US20050223986A1 (en) * 2004-04-12 2005-10-13 Choi Soo Y Gas diffusion shower head design for large area plasma enhanced chemical vapor deposition

Also Published As

Publication number Publication date
JP2005167019A (ja) 2005-06-23
WO2005055325A1 (ja) 2005-06-16
US7893509B2 (en) 2011-02-22
US20090236642A1 (en) 2009-09-24
US7557416B2 (en) 2009-07-07
US20070063227A1 (en) 2007-03-22
TW200522370A (en) 2005-07-01

Similar Documents

Publication Publication Date Title
US9871124B2 (en) Method of IGZO and ZnO TFT fabrication with PECVD SiO2 passivation
US8878176B2 (en) Metal-oxide based thin-film transistors with fluorinated active layer
US20060019502A1 (en) Method of controlling the film properties of a CVD-deposited silicon nitride film
JP2007073558A (ja) 薄膜トランジスタの製法
KR102056407B1 (ko) 금속 산화물 반도체층의 전기 전도도를 증가시키기 위한 방법
JP2003179049A (ja) 絶縁膜形成方法、半導体装置及びその製造方法
US8314022B1 (en) Method for etching gate stack
US7893509B2 (en) Transistor and CVD apparatus used to deposit gate insulating film thereof
US7582933B2 (en) Transistor with electrode-protecting insulating film
JPH10294468A (ja) 類似ダイヤモンド膜を含むゲート絶縁層とこれを用いた薄膜トランジスタ及びゲート絶縁層の形成方法並びにこれらの製造方法
JP3416472B2 (ja) 半導体素子
US20120329230A1 (en) Fabrication of silicon oxide and oxynitride having sub-nanometer thickness
Sekiya et al. High performance poly-crystalline silicon thin film transistors fabricated using remote plasma chemical vapor deposition of SiO/sub 2
Ito et al. Improvement of Y2O3/Si interface for FeRAM application
CN105161526A (zh) 提高垂直导电结构 SiC MOSFET沟道迁移率的方法
JP2005051228A (ja) 絶縁ゲイト型電界効果半導体装置の作製方法
Cheng et al. Improved electrical and surface characteristics of metal-oxide-semiconductor device with gate hafnium oxynitride by chemical dry etching
KR970006256B1 (ko) 박막트랜지스터 제조방법
JP2925007B2 (ja) 薄膜トランジスタの製造方法
JPH10289910A (ja) 半導体装置の製造方法
TW565885B (en) Method for growing gate dielectrics with a high dielectric constant by liquid phase anode oxidation technique
JP2002329869A (ja) 半導体装置の製造方法
JP2003209261A (ja) 半導体装置およびその作製方法
Woo et al. Control of Threshold Voltage on the Excimer Laser Annealed Poly-Si TFTs by Oxygen Plasma Treatment on Poly-Si Surface
Kitayama et al. TiN capping effect on high temperature annealed RE-oxide MOS capacitors for scaled EOT

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees