JP6946936B2 - 光導波路およびその製造方法 - Google Patents

光導波路およびその製造方法 Download PDF

Info

Publication number
JP6946936B2
JP6946936B2 JP2017209982A JP2017209982A JP6946936B2 JP 6946936 B2 JP6946936 B2 JP 6946936B2 JP 2017209982 A JP2017209982 A JP 2017209982A JP 2017209982 A JP2017209982 A JP 2017209982A JP 6946936 B2 JP6946936 B2 JP 6946936B2
Authority
JP
Japan
Prior art keywords
clad layer
optical waveguide
lower clad
sic
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017209982A
Other languages
English (en)
Other versions
JP2019082576A (ja
Inventor
土澤 泰
泰 土澤
達郎 開
達郎 開
亮 中尾
亮 中尾
卓磨 相原
卓磨 相原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2017209982A priority Critical patent/JP6946936B2/ja
Publication of JP2019082576A publication Critical patent/JP2019082576A/ja
Application granted granted Critical
Publication of JP6946936B2 publication Critical patent/JP6946936B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Integrated Circuits (AREA)

Description

本発明は、クラッドをSiCから構成した光導波路およびその製造方法に関する。
小型化、高集積化を進めて光デバイスの高機能・低消費電力化を実現させる目的から、近年、シリコンなど高い屈折率を有する材料をコアに用いた微小光導波路に基づく光導波路デバイスの開発が盛んになっている。シリコンをコア材料とする場合、シリコンとクラッドに用いる酸化シリコンとの大きい屈折率差を利用し、断面寸法が200nm〜500nm程度の小さいコア内に光を閉じ込めることができ、半径数ミクロンの急峻な曲げを可能にする光導波路が実現できる。
コアをシリコンから構成したシリコン光導波路など微細光導波路を用いると、微小な領域に光回路を構成することができる。また、光導波路の上の一部にヒータを配置して光導波路を加熱して屈折率を変化させることで、光導波路を伝搬する光の位相を変化させて、光スイッチなどの機能をもった光回路を構成できるため、光デバイスの高集積化を実現できるプラットフォームとして期待されている(特許文献1参照)。
特許第4934614号公報
ところで、近年、情報通信量の急速な増大が続くなか、光デバイスの小型化、高機能化、低消費電力化が求められ、これを実現するためにはさまざまな機能を持つ光デバイスを微小領域に集積することが必須となってきている。一方、光デバイスには、熱を与えて屈折率を変えることで機能を持たせたものや、電流を注入して動作させるために発熱して熱源となるものがある。このため、光デバイスを微小領域に集積しようとすると、熱の影響で個々のデバイス特性が劣化したり、隣接するデバイスの特性に影響を与えたりして、集積デバイスが期待した特性で動作しないという問題が顕在してきた。
本発明は、以上のような問題点を解消するためになされたものであり、光デバイスにおける熱の影響がより低減できるようにすることを目的とする。
本発明に係る光導波路の製造方法は、基板の上に下部クラッド層が形成された状態とする第1工程と、下部クラッド層の上にコアが形成された状態とする第2工程と、コアを覆う上部クラッド層が下部クラッド層の上に形成された状態とする第3工程とを備え、下部クラッド層および上部クラッド層の少なくとも一方を、プラズマCVD法により堆積したSiCから構成し、コアは、InPから構成する。
上記光導波路の製造方法において、下部クラッド層および上部クラッド層の少なくとも一方を、シランとエチレンとからなる原料ガス、またはシランとエチレンと希ガスとからなる原料ガスのいずれかを用いたECRプラズマCVD法により堆積したSiCから構成すればよい。
上記光導波路の製造方法において、下部クラッド層および上部クラッド層の少なくとも一方を、重水素化シランと重水素化エチレンとからなる原料ガス、または重水素化シランと重水素化エチレンと希ガスとからなる原料ガスのいずれかを用いたECRプラズマCVD法により堆積したSiCから構成してもよい。
上記光導波路の製造方法において、炭素を含む原料ガスの流量によって、下部クラッド層および上部クラッド層の少なくとも一方の屈折率を制御することができる。
本発明に係る光導波路は、基板の上に形成された下部クラッド層と、下部クラッド層の上に形成されたコアと、コアを覆って下部クラッド層の上に形成された上部クラッド層とを備え、下部クラッド層および上部クラッド層の少なくとも一方は、SiCから構成されている。
上記光導波路において、下部クラッド層および上部クラッド層の少なくとも一方を構成するSiCは、水素、重水素の少なくとも1つの原子を含んでいる。また、下部クラッド層および上部クラッド層の少なくとも一方を構成するSiCは、アルゴン,クリプトン,キセノンの少なくとも1つの原子を含んでいる。
上記光導波路において、コアは、InPから構成す
以上説明したように、本発明によれば、下部クラッド層および上部クラッド層の少なくとも一方は、SiCから構成されているようにしたので、光デバイスにおける熱の影響がより低減できるという優れた効果が得られる。
図1は、本発明の実施の形態における光導波路の製造方法を説明するための説明図である。 図2は、ECRプラズマCVD装置の構成を示す構成図である。 図3は、図2を用いて説明したECRプラズマCVD装置により形成したSiC膜の成膜速度および屈折率を調べた結果を示す特性図である。 図4は、図2を用いて説明したECRプラズマCVD装置により形成したSiC膜の成膜速度と屈折率のC24ガス流量依存性を調べた結果を示す特性図である。 図5は、図2を用いて説明したECRプラズマCVD装置により成膜温度を変えて形成したSiC膜の、赤外スペクトルの測定によるC−H/Si−CとSi−H/Si−Cの強度比の変化を示す特性図である。 図6Aは、マッハツェンダー干渉計(MZI)型光スイッチの構成を示す構成図である。 図6Bは、本発明の実施の形態における光導波路の構成を示す断面図である。 図7は、本発明の実施の形態における光導波路の他の構成を示す断面図である。 図8は、本発明の実施の形態における光導波路の他の構成を示す断面図である。
以下、本発明の実施の形態における光導波路の製造方法ついて図1を参照して説明する。
まず、第1工程S101で、図1の(a)に示すように、基板101の上に下部クラッド層102が形成された状態とする。次に、第2工程S102で、図1の(b)に示すように、下部クラッド層102の上にコア103が形成された状態とする。
例えば、よく知られたSOI(Silicon on Insulator)基板を用いればよい。SOI基板の結晶シリコンからなる基板部を基板101とし、SOI基板の酸化シリコンからなる埋め込み絶縁層を下部クラッド層102とする。また、SOI基板の表面シリコン層をパターニングすることで、コア103を形成すればよい。この場合、下部クラッド層102は、酸化シリコンから構成されたものとなる。
例えば、表面シリコン層の表面を熱酸化する、あるいはCVD法で酸化シリコン(SiO2)を堆積する、あるいはこれら両方を用い、表面シリコン層の上に酸化シリコン層を形成する。次に、形成した酸化シリコン層の上に、周知のリソグラフィ技術を用いてレジストパターンを形成する。このレジストパターンをマスクとし、公知のエッチング技術により酸化シリコン層をパターニングすることで、マスクパターンを形成する。このようにして形成したマスクパターンを用い、公知のエッチング技術により表面シリコン層をパターニングすることで、コア103を形成すればよい。
また、単結晶シリコンからなる基板101を用意し、この上に、所定の絶縁材料を堆積することで下部クラッド層102を形成し、この上に、例えばシリコンなど所望とする半導体層を堆積し、この半導体層をパターニングすることで、コア103を形成してもよい。上記絶縁材料をSiCとすれば、下部クラッド層102は、SiCから構成されたものとなる。
次に、第3工程S103で、図1の(c)に示すように、コア103を覆う上部クラッド層104が下部クラッド層102の上に形成された状態とする。例えば、電子サイクロトロン共鳴(ECR)プラズマCVD(Chemical Vapor Deposition)法により、SiCを堆積することで、上部クラッド層104を形成する。例えば、シラン(SiH4)とエチレン(C24)とからなる原料ガスを用いたECRプラズマCVD法により、厚さ3μm程度に上部クラッド層104を形成すればよい。
なお、上部クラッド層104を形成するための原料ガスは、シラン(SiH4)とエチレン(C24)と希ガスとから構成してもよい。また、上部クラッド層104を形成するための原料ガスは、重水素化シラン(SiD4)と重水素化エチレン(C24)とから構成してもよく、重水素化シラン(SiD4)と重水素化エチレン(C24)と希ガスとから構成してもよい。希ガスは、Ar、Kr,Xeのいずれか1つを用いればよい。
上述した製造方法により製造された光導波路は、基板101の上に形成された酸化シリコンからなる下部クラッド層102と、下部クラッド層102の上に形成されたシリコンからなるコア103と、コア103を覆って下部クラッド層102の上に形成されたSiCからなる上部クラッド層104とを備えるものとなる。なお、上部クラッド層104に限らず、下部クラッド層102をSiCから構成してもよい。下部クラッド層102および上部クラッド層104の少なくとも一方が、SiCから構成されていればよい。
ここで、上述したECRプラズマCVD法によるSiC膜(クラッド)の形成について説明する。ECRプラズマCVD法では、図2に示すECRプラズマCVD装置を用いる。この装置は、プラズマ生成室201、成膜室202、基板台203、磁気コイル204、導波管205、石英窓206、ガス導入管207、ガス導入管208を備える。
この装置では、プラズマ生成室201の周囲に配置された磁気コイル204により、プラズマ生成室201内部の適当な領域にECR条件を満たす磁界(875ガウス)を発生させ、成膜室202内においてはプラズマ流211の形でイオンを引き出すための発散磁界を形成させる。
まず、C24ガス、アルゴン(Ar)ガスを、ガス導入管207を通してプラズマ生成室201に導入し、2.45GHzのマイクロ波を導波管205より石英窓206を介してプラズマ生成室201に導入してプラズマを生成する。安定にプラズマが生成されたことが確認されたら、SiH4ガスをガス導入管208により成膜室202の基板台203近傍に供給し、基板209の近傍でC24と反応させ基板209の表面にSiC膜を形成する。
この成膜では、プラズマ流211中に発生する電界により加速されたイオンが、基板209の表面に入射し衝撃を与え、このエネルギーによりSiC膜の形成反応が促進され、緻密な高品質SiC膜が形成される。
なおArは、プラズマを安定生成・維持する役割と、アルゴンイオンとして基板表面に入射し、SiC成膜反応促進と膜質を向上させる役割を持つ。ArはSiC膜形成には直接関係しないため、SiC膜形成はArなしでも構わないが、Arを加えることでより緻密で高品質なSiC膜が形成できる。Arの代わりにKr,Xeなど異なる希ガスを用いても同様な効果が得られる。
ここで、上述したECRプラズマCVD法で形成したSiC膜は、エチレン、シランから発生する水素が含まれた状態となっている。また、このSiC膜は、原料ガスに添加したアルゴンを含んでいる。添加する希ガスとしてKr,Xeを用いれば、膜中にKr,Xeが含まれる。希ガスは先に述べたように、膜質をあげる効果を持つが、膜中にあっても光損失など光導波路特性には影響を与えない。このため、このように形成したSiC膜よりクラッドを形成すれば、クラッドには、アルゴン,クリプトン,キセノンの少なくとも1つの原子と、水素が含まれていることになる。
基板台203には、図示していないがヒータが埋め込まれ、成膜中の基板209の温度を、例えば200℃〜900℃程度に維持可能としている。作製する光導波路が配置される光素子の要求仕様や機能によって作製時の温度耐性が異なるため、光素子ごとに適切な基板温度を選択してSiC膜の形成を行う。また、基板209の上に形成される膜の均一性を高めるため、基板台203を傾けて回転させる機構を備えている。
図2に示すようなECRプラズマCVD装置は、プラズマ生成にECR条件を用いているため、0.01〜1Paの低ガス圧で安定に高密度プラズマを生成できる。ECRプラズマは、低ガス圧、高エネルギー電子の特徴から、他のプラズマに比較して、導入ガス分子の分解、励起、イオン化が著しく向上する。更に、本装置において、イオンは、発散磁場の効果によって成膜室202内の基板台203に向かって低エネルギーで引き出され、このイオン衝撃によって基板表面での膜形成反応を促進でき、高品質膜が形成できる。
SiC膜の形成では、0.1〜0.5Pa程度のガス圧で成膜するとECRプラズマCVD法の特徴がより引き出されて高品質膜が形成できる。なお、図2を用いて説明したECRプラズマCVD装置構成は一例で、例えばプラズマ室とコイルとマイクロ波導入部からなるECRプラズマ源を分岐結合型に変更したECRプラズマCVD装置を用いても同様なSiC膜が形成できる。
図3は、図2に例示したECRプラズマCVD装置により形成したSiC膜の成膜速度と屈折率のマイクロ波パワー依存性を調べた結果を示している。SiH4ガスの流量を10sccm、C24ガスの流量を10sccm、Arガスの流量を10sccmとし、基板温度は900℃としている。なお、sccmは流量の単位であり、0℃・1013hPaの流体が1分間に1cm3流れることを示す。
図3に示すように、成膜速度はマイクロ波パワーの増加とともに増加し、400Wで80nm/minの速度が得られている。屈折率は、マイクロ波パワーによらず2.5程度が得られている。屈折率は、エリプソメータを用いて波長632.8nmで測定している。
図4は、前述したECRプラズマCVD装置により形成したSiC膜の成膜速度と屈折率のC24ガス流量依存性を調べた結果を示している。成膜速度と屈折率は、C24の流量が増えるとともに増加しており、光導波路の設計および作製にとって重要なクラッドの屈折率を、C24の流量によって2.6〜2.9の範囲で制御できることがわかる。従って、前述した光導波路の製造方法の第3工程においては、炭素を含む原料ガスの流量によってクラッドの屈折率を制御することができる。例えば、上部クラッド層104の屈折率を制御することで、コア103と上部クラッド層104との比屈折率差を選択して光導波路が作製できる。
光素子は機能により作製時の温度耐性が異なる。すでに光素子が作製されている基板上に、更に光導波路を追加して作製する場合があることを考えると、実用上は低温でもSiC膜形成できることが重要となる。
図5に、成膜温度を変えてECRプラズマCVD法で形成したSiC膜の赤外スペクトルを測定し、C−H/Si−CとSi−H/Si−Cの強度比の変化から膜質を評価した結果を示す。各原料ガスの供給条件は、C24は、15sccm、SiH4は、10sccm、Arは、15sccmとして成膜している。
成膜温度を下げていくと、C−Hボンド,Si−Hボンドの強度が大きくなっている。これは低温で成膜したSiC膜にH(水素)が多く含まれていることを示している。C−Hは大容量光通信の波長域(1.3〜1.6μm)に吸収を持つため、水素を多く含むSiC膜で光導波路のクラッドを作ると、コアを伝搬する光の一部はクラッドに少し浸みだして伝搬するため、SiCからなるクラッドの吸収により光損失が発生する。
このため、処理温度を高くすることができない光素子に光導波路を集積して作製する場合には、ECRプラズマCVD法でのSiC膜形成に用いる原料ガスC24および原料ガスSiH4を、水素を重水素化したC24とSiD4に変更した。重水素Dのみを含む原料ガスを用いることで、低温形成SiC膜には、C−Dボンドのみが含まれることになり、このSiC膜を用いて作製したクラッドは、水素ではなく重水素が含まれる状態となる。この結果、クラッドにおける光吸収波長がシフトするため、光通信波長域において上述したような光損失のない光導波路が作製できる。
Hの同位体であるDへの変更は、屈折率など他の膜特性にはほとんど影響はないため、光素子構造の設計変更なく同じ作製方法でSiCをクラッドとする低損失な光導波路を作製できる。C24とSiD4ガスによるSiC形成は、低温時のときその効果は大きいが、高温成膜に用いても構わない。なお、低温成膜されたSiC膜を用いて作製した光導波路についても、導波路長が短い場合においては光導波路の吸収損失の影響は小さいので、C24とSiH4ガスを用いたSiC膜を用いても構わない。重水素化した原料ガスで成膜したSiC膜中には、重水素に加えて膜質向上のため原料ガスに添加したアルゴン(希ガス)を含んでいるが、吸収などの光損失には影響を与えない。
次に、上述した実施の形態における光導波路の適用例について図6A,図6Bを参照して説明する。上述した光導波路は、図6Aに示すように、マッハツェンダー干渉計(MZI)型光スイッチに適用できる。このMZI型光スイッチは、2つの光導波路によりマッハツェンダー型干渉計を構成しており、まず、一方の光導波路の入力ポートとなる入力側光導波路301と、これに対となる他方の入力側光導波路311と、入力側光導波路301および入力側光導波路311を結合する3dB方向性結合器302とを備える。
また、3dB方向性結合器302より分岐する一方の中間光導波路303および他方の中間光導波路313と、中間光導波路303および中間光導波路313を結合する3dB方向性結合器304を備える。また、3dB方向性結合器304より分岐する一方の出力側光導波路305および他方の出力側光導波路315を備える。なお、3dB方向性結合器の代わりに、多モード干渉分岐手段を用いるようにしてもよい。
また、中間光導波路313において、ヒータ306が形成されて位相シフタ領域が構成されている。図6Bに示すように、中間光導波路313を構成しているコア103の上部にあたる上部クラッド層104の上にヒータ306が配置され、ヒータ306に所定の配線を介して電源が接続され、中間光導波路313におけるコア103を加熱可能としている。
例えば、コア103の断面形状は、幅0.4μm、高さ(厚さ)0.2μm程度である。また、下部クラッド層102および上部クラッド層104は、各々厚さ3μm程度である。また、ヒータ306は、幅20μm、厚さ0.5μm程度である。
例えば、公知のプラズマスパッタ法によりTaを堆積することで、厚さ0.5μm程度のTa層を形成する。次いで、このTa層を公知のリソグラフィ技術およびエッチング技術によりパターニングすることで、ヒータ306を形成すればよい。ヒータ306は、中間光導波路313のコア103の一部に重なるように配置すればよい。
上述した構成のMZI型光スイッチにおいて、中間光導波路313をヒータ306で加熱して位相をシフトさせることで、出力先を出力側光導波路305および他方の出力側光導波路315を切り替えるスイッチとして動作する。このMZI型光スイッチでは、中間光導波路313の上部クラッド層104をSiCから構成している。SiCは、熱伝導率が150〜170W(m・K)であり、SiO2に比べ2桁大きく熱の流れがはやい。このため、中間光導波路313では、ヒータ306の熱が、コア103に伝わりやすく、光スイッチの動作が、上部クラッド層をSiO2から構成した場合に比べ速く、また、ヒータ306の電力を下げても動作できるという効果が得られる。
ところで、図7に示すように、コア103による光導波路の両脇に、放熱溝161を備えるようにしてもよい。放熱溝161は、例えば、ヒータ306が形成されている領域(位相シフタ領域)に配置されていればよい。なお、放熱溝161は、コア103の両脇に限らず、いずれか一方に形成されている状態としてもよい。また、放熱溝161は、ヒータ306が形成されていない光導波路であっても適用可能である。また、放熱溝161は、下部クラッド層102を貫通して基板101に到達する状態に形成するとよい。
放熱溝161は、例えば、下部クラッド層102を形成し、この上にコア103を形成した後、公知のフォトリソグラフィ技術により形成したマスクパターンを用い、公知のエッチング技術により所定の深さまで、下部クラッド層102を選択的に除去することで形成可能である。
下部クラッド層102に放熱溝161を形成した後、前述同様に、プラズマCVD法でSiCを堆積することで、上部クラッド層104を形成すればよい。放熱溝161の内部がSiCで充填される状態とする。また、放熱溝161を形成しているので、SiCを堆積した後の表面に段差が形成される場合がある。この場合、より厚くSiCを堆積し、この後で、よく知られたCMP(chemical mechanical polishing)法により平坦化すればよい。
放熱溝161は、下部クラッド層102の途中の深さまで形成してもよく、下部クラッド層102の膜厚に等しい深さまで形成してもよく、また、基板101の表面が露出するまでの深さに形成してもよい。
放熱溝161を設けることで、熱伝導のよいSiCからなる上部クラッド層104の一部が、放熱溝161の内部に充填された状態となり、この部分は基板101により近づく状態となる。この結果、ヒータ306の熱を、上部クラッド層104を介して基板101へ逃がすことができるようになり、ヒータ306に近接する他のデバイスへの熱の影響を低減できるようになる。
また、下部クラッド層102を貫通させて基板101に到達するように放熱溝161を形成し、放熱溝161を経由して上部クラッド層104の一部が基板101に接触する構造とすれば、上述した効果がより効率的に得られるようになる。一般には、下部クラッド層102は、酸化シリコンから構成し、上部クラッド層104をSiCから構成する方が、より容易に製造することができる。下部クラッド層102を酸化シリコンから構成する場合、上述したように放熱溝161を設け、上部クラッド層104をSiCから構成することで、より効率的に基板側へ放熱することが可能となる。
ところで、コアはシリコンに限らず他の半導体から構成してもよい。例えば、図8に示すように、単結晶Siからなる基板401の上に、下部クラッド層402を設け、下部クラッド層402の上にInPから構成されたコア403を形成する。下部クラッド層402は、例えば、厚さ3μm程度とされていればよい。また、コア403は、断面の形状が幅0.4μm,高さ(厚さ)0.2μm程度とされていればよい。また、下部クラッド層402の上には、コア403を覆って上部クラッド層404を形成する。上部クラッド層404は、例えば、厚さ3μm程度とされていればよい。
この場合、下部クラッド層402をSiCから構成し、上部クラッド層404を酸化シリコンから構成するとよい。
上述した光導波路の製造方法について簡単に説明すると、まず、基板401上に、ECRCVD法によってSiCを堆積して下部クラッド層402を形成する。一方で、InPからなる成長基板を用意し、この成長基板の上に、InGaAsの層およびInPの層を、順次に成長させる。例えば、公知の有機金属気相成長法により、InGaAsの層およびInPの層を順次にエピタキシャル成長させればよい。
次に、下部クラッド層402とInPの層とを直接接合させる。この後、InPに対して選択的にInGaAsがエッチングできる処理により、InGaAsのみを除去することで、成長基板を分離する。例えば、よく知られたクエン酸系のエッチング液を用いれば、InPをほとんどエッチングすることなく、選択的にInGaAsがエッチング除去できる。このようにすることで、下部クラッド層402の上にInPからなるコア形成層が形成できる。
次に、周知のリソグラフィ技術およびエッチング技術により、コア形成層をパターニングしてコア403を形成する。この後、プラズマCVD法により、下部クラッド層402上にコア403を覆うように、ECRプラズマCVD法によりSiO2を堆積することで上部クラッド層404を形成する。
上述した光導波路構造を応用した光デバイスとしてInP光導波路の一部に活性層を導入して発光させる光導波路型レーザがある。レーザは、発振中発熱するため、熱を逃がす構成にしないと特性が変化したり、劣化したりする。また発熱が、隣接する他の集積デバイス特性に影響を与える。これに対し、上述したように下部クラッド層402を熱伝導のよいSiCで構成することで、レーザの熱が下部クラッド層402を介して基板401に流れやすくなる。これにより、長くレーザを動作させても熱がこもることがないため熱上昇による特性劣化がなく、また他の集積デバイスが熱によって影響されることはない。なお、ここではコアをInPとしたときの例を説明したが、コアをSiとした光デバイスでも熱の流れの向上による特性向上の効果が得られる。
以上に説明したように、本発明によれば、下部クラッド層および上部クラッド層の少なくとも一方は、SiCから構成されているようにしたので、光デバイスにおける熱の影響がより低減できるようになる。SiCから構成したクラッド層は、速く熱が伝わるため、例えば、熱で制御するデバイスを高速で動作させることができる。また、発熱体の熱を効果的に基板へ逃がすことができ、熱がこもることがないため、発熱体と近接して集積された光デバイスへの熱による影響を低減できるという優れた効果が得られる。
なお、本発明は以上に説明した実施の形態に限定されるものではなく、本発明の技術的思想内で、当分野において通常の知識を有する者により、多くの変形および組み合わせが実施可能であることは明白である。
101…基板、102…下部クラッド層、103…コア、104…上部クラッド層。

Claims (7)

  1. 基板の上に下部クラッド層が形成された状態とする第1工程と、
    前記下部クラッド層の上にコアが形成された状態とする第2工程と、
    前記コアを覆う上部クラッド層が前記下部クラッド層の上に形成された状態とする第3工程と
    を備え、
    前記下部クラッド層および前記上部クラッド層の少なくとも一方を、プラズマCVD法により堆積したSiCから構成し、
    前記コアは、InPから構成することを特徴とする光導波路の製造方法。
  2. 請求項1記載の光導波路の製造方法において、
    前記下部クラッド層および前記上部クラッド層の少なくとも一方を、シランとエチレンとからなる原料ガス、またはシランとエチレンと希ガスとからなる原料ガスのいずれかを用いたECRプラズマCVD法により堆積したSiCから構成する
    ことを特徴とする光導波路の製造方法。
  3. 請求項1記載の光導波路の製造方法において、
    前記下部クラッド層および前記上部クラッド層の少なくとも一方を、重水素化シランと重水素化エチレンとからなる原料ガス、または重水素化シランと重水素化エチレンと希ガスとからなる原料ガスのいずれかを用いたECRプラズマCVD法により堆積したSiCから構成する
    ことを特徴とする光導波路の製造方法。
  4. 請求項2または3記載の光導波路の製造方法において、
    炭素を含む原料ガスの流量によって、前記下部クラッド層および前記上部クラッド層の少なくとも一方の屈折率を制御することを特徴とする光導波路の製造方法。
  5. 基板の上に形成された下部クラッド層と、
    前記下部クラッド層の上に形成されたコアと、
    前記コアを覆って前記下部クラッド層の上に形成された上部クラッド層と
    を備え、
    前記下部クラッド層および前記上部クラッド層の少なくとも一方は、SiCから構成され、
    前記コアは、InPから構成されていることを特徴とする光導波路。
  6. 請求項5記載の光導波路において、
    前記下部クラッド層および前記上部クラッド層の少なくとも一方を構成するSiCは、水素、重水素の少なくとも1つの原子を含んでいることを特徴とする光導波路。
  7. 請求項6記載の光導波路において、
    前記下部クラッド層および前記上部クラッド層の少なくとも一方を構成するSiCは、アルゴン,クリプトン,キセノンの少なくとも1つの原子を含んでいることを特徴とする光導波路。
JP2017209982A 2017-10-31 2017-10-31 光導波路およびその製造方法 Active JP6946936B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017209982A JP6946936B2 (ja) 2017-10-31 2017-10-31 光導波路およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017209982A JP6946936B2 (ja) 2017-10-31 2017-10-31 光導波路およびその製造方法

Publications (2)

Publication Number Publication Date
JP2019082576A JP2019082576A (ja) 2019-05-30
JP6946936B2 true JP6946936B2 (ja) 2021-10-13

Family

ID=66670429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017209982A Active JP6946936B2 (ja) 2017-10-31 2017-10-31 光導波路およびその製造方法

Country Status (1)

Country Link
JP (1) JP6946936B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020245935A1 (ja) * 2019-06-05 2020-12-10 日本電信電話株式会社 光デバイス
WO2023243018A1 (ja) * 2022-06-15 2023-12-21 日本電信電話株式会社 シリコンフォトニクス回路及びシリコンフォトニクス回路の製造方法
WO2024117023A1 (ja) * 2022-11-30 2024-06-06 京セラ株式会社 光回路基板、光学部品実装構造体および光回路基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3943149B2 (ja) * 1995-07-19 2007-07-11 Tdk株式会社 光導波路およびその製造方法
JP4361625B2 (ja) * 1998-10-05 2009-11-11 東京エレクトロン株式会社 半導体装置及びその製造方法
US6614977B2 (en) * 2001-07-12 2003-09-02 Little Optics, Inc. Use of deuterated gases for the vapor deposition of thin films for low-loss optical devices and waveguides
JP2004085937A (ja) * 2002-08-27 2004-03-18 Fujikura Ltd 高分子基板型光導波路
US9703039B2 (en) * 2014-04-09 2017-07-11 Futurewei Technologies, Inc. Edge coupling device fabrication
JP6324848B2 (ja) * 2014-08-29 2018-05-16 日本電信電話株式会社 導波路材料膜の形成方法
US9933570B2 (en) * 2016-03-01 2018-04-03 Futurewei Technologies, Inc. Integration of V-grooves on silicon-on-insulator (SOI) platform for direct fiber coupling
JP6560153B2 (ja) * 2016-04-12 2019-08-14 日本電信電話株式会社 光モジュールおよびその製造方法

Also Published As

Publication number Publication date
JP2019082576A (ja) 2019-05-30

Similar Documents

Publication Publication Date Title
Su et al. Silicon photonic platform for passive waveguide devices: materials, fabrication, and applications
US6949392B2 (en) Integrated optical circuit with dense planarized cladding layer
JP6946936B2 (ja) 光導波路およびその製造方法
JP2002323633A (ja) 光導波路装置及びその製造方法
JP2001526000A (ja) 半導体微小共振器装置
JP2002014242A (ja) 光導波路装置
Li et al. Athermal synchronization of laser source with WDM filter in a silicon photonics platform
Beggs et al. Ultrashort photonic crystal optical switch actuated by a microheater
Yao et al. Dielectric nanoaperture metasurfaces in silicon waveguides for efficient and broadband mode conversion with an ultrasmall footprint
JP2016156933A (ja) 光集積回路および製造方法
JP4189361B2 (ja) 光素子及びその製造方法
JP6805088B2 (ja) 光導波路およびその製造方法
JPH09211240A (ja) 位相調整機能付光導波路及びその作製方法
TW202146676A (zh) 具有濺鍍半導體材料的光子積體電路
JP4001416B2 (ja) 埋込プレーナ光波回路素子の製造方法
JP3723101B2 (ja) 光導波路の形成方法
JP4681644B2 (ja) 光導波路の作製方法
JP2009222742A (ja) 熱光学位相シフタおよびその製造方法
KR100439749B1 (ko) 유도결합형 플라즈마 식각장치를 이용하여 용융 석영계 기판에 광도파로를 제조하는 방법
JP2003084252A (ja) 導波路型光部品及びその製造方法
WO2022003765A1 (ja) 光導波路およびその作製方法
JP6297954B2 (ja) 微小集光導波路およびその製造方法
Samarelli Micro ring resonators in silicon-on-insulator
JP7537524B2 (ja) 光導波路およびその製造方法
JP6212006B2 (ja) 光導波路の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210518

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210716

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210817

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210830

R150 Certificate of patent or registration of utility model

Ref document number: 6946936

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150