JP2002323633A - 光導波路装置及びその製造方法 - Google Patents
光導波路装置及びその製造方法Info
- Publication number
- JP2002323633A JP2002323633A JP2001127227A JP2001127227A JP2002323633A JP 2002323633 A JP2002323633 A JP 2002323633A JP 2001127227 A JP2001127227 A JP 2001127227A JP 2001127227 A JP2001127227 A JP 2001127227A JP 2002323633 A JP2002323633 A JP 2002323633A
- Authority
- JP
- Japan
- Prior art keywords
- optical waveguide
- pattern
- oxide film
- waveguide device
- core
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Integrated Circuits (AREA)
Abstract
及びその製造方法を提供する。 【解決手段】 SOI基板1の単結晶シリコン層4上に
シリコン酸化膜5を堆積させ、この上にレジストパター
ン6aを形成し、これをマスクとしてシリコン酸化膜5
を単結晶シリコン層4が現われるまでエッチング除去し
てシリコン酸化膜パターン5aを形成する。レジストパ
ターン6a除去後、シリコン酸化膜パターン5aをマス
クとして単結晶シリコン層4を下部クラッドとなる埋め
込み酸化膜3が現われるまでエッチング除去して単結晶
シリコン層からなるコアパターン4aを形成する。シリ
コン酸化膜パターン5a除去後、埋め込み酸化膜3及び
単結晶シリコン層4上に上部クラッドとなるシリコン酸
化膜7を堆積させる。
Description
On Insulator)ウエハを用いて製造された光導波路装置
及びその製造方法に関する。
3、No.11、1994、第1273〜1280頁、
「プレーナ光波回路技術の現状と将来」(河内正夫)に
は、シリコン基板上に、下部クラッド、コア(以下にお
いて、平面的に広がる特定の形状を持つコア層を示す場
合には「コアのパターン」という。)、及び上部クラッ
ドをこの順に積層させた構造を持つ光導波路装置が開示
されている。このような従来の光導波路装置において
は、下部クラッド(又は上部クラッド)とコアとの比屈
折率差は、0.25%〜2%程度であった。また、下部
クラッド及び上部クラッドの膜厚は、15μm〜30μ
m程度であり、コアの断面寸法は、幅4μm〜10μ
m、高さ4μm〜10μm程度であった。
ア、及び上部クラッドのそれぞれの形成方法として、四
塩化シリコンを酸水素炎中で加水分解して得られた酸化
シリコンガラス微粒子(粒径約0.1μm)を堆積さ
せ、1250℃以上で加熱して酸化シリコンガラス膜と
する方法が開示されている。
た従来の光導波路装置においては、コアとクラッドとの
比屈折率差が2%程度以下と小さいため、コアのパター
ンの曲がり部の曲率半径を1mm〜25mmと大きくせ
ざるを得ず、その結果、光導波路装置のサイズが大きく
なるという問題があった。
方法においては、高温で長時間の熱処理が必要であり、
このため製造工程の簡素化、製造時間の短縮が難しいと
いう問題があった。
の課題を解決するためになされたものであり、その目的
とするところは、小型化が可能で、製造が容易な光導波
路装置及びその製造方法を提供することにある。
置は、基部と埋め込みシリコン酸化膜と単結晶シリコン
層とをこの順に積層させた構造を持つSOI基板を有す
る装置であって、上記SOI基板の単結晶シリコン層の
パターンをコアとし、上記SOI基板の埋め込みシリコ
ン酸化膜を下部クラッドとしたことを特徴としている。
堆積したシリコン酸化膜から構成された上部クラッドを
設けることができる。
であり、上記コアに接する部分における上記下部クラッ
ドの厚さが0.12μm以下であることが望ましい。
と、上記第一の部分から2つに分岐された第二の部分と
を有することができる。
え、上記コアのパターンの上記加熱手段の真下の部分を
熱光学効果を利用した屈折率変化部とすることができ
る。
結されたレーザダイオードを備えることができる。
結されたフォトダイオードを備えることができる。
結される光ファイバを搭載するV字状溝を形成すること
ができる。
えることができる。
上記上部クラッドにより、アレイ導波路格子を構成する
ことができる。
基部と第一のシリコン酸化膜と単結晶シリコン層とをこ
の順に積層させた構造を持つSOI基板を用い、上記S
OI基板の上記単結晶シリコン層上に第二のシリコン酸
化膜を堆積させる工程と、上記第二のシリコン酸化膜上
にレジストパターンを形成する工程と、上記レジストパ
ターンをマスクとして、上記第二のシリコン酸化膜を上
記単結晶シリコン層が現われるまでエッチング除去して
上記第二のシリコン酸化膜のパターンを形成する工程
と、上記レジストパターンを除去する工程と、上記第二
のシリコン酸化膜のパターンをマスクとして、上記単結
晶シリコン層を、下部クラッドとなる上記第一のシリコ
ン酸化膜が現われるまでエッチング除去して、上記単結
晶シリコン層からなるコアのパターンを形成する工程
と、上記第二のシリコン酸化膜のパターンを除去する工
程とを有することを特徴としている。
ンを除去する工程の後に、上記第一のシリコン酸化膜及
び上記単結晶シリコン層上に上部クラッドとなる第三の
シリコン酸化膜を堆積させる工程を有してもよい。
せる工程は、テトラエトキシシラン及び酸素を含む原料
ガスを用いたプラズマ化学気相成長法によることができ
る。
程を、上記第二のシリコン酸化膜上にレジストを塗布
し、その後加熱する工程と、上記レジストの所望の位置
に紫外線を照射する工程と、上記レジストを現像して上
記レジストパターンを形成する工程とを有する工程とす
ることができる。
ンを形成する工程は、CHF3を含むエッチングガスを
用いた反応性イオンエッチング法によることができる。
のパターンを形成する工程は、Cl 2及びCHF3を含
むエッチングガスを用いた反応性イオンエッチング法に
よることができる。
程において形成される上記レジストパターンの幅を、上
記単結晶シリコン層からなるコアのパターンを形成する
工程において得られる上記コアのパターンの目標幅より
約1.5μm広く形成することが望ましい。
ンを形成する工程において形成される上記第二のシリコ
ン酸化膜のパターンの幅を、上記単結晶シリコン層から
なるコアのパターンを形成する工程において得られる上
記コアのパターンの目標幅より1μm程度広く形成する
ことが望ましい。
せる工程は、テトラエトキシシラン及び酸素を含む原料
ガスを用いたプラズマ化学気相成長法によることができ
る。
せる工程が、スパッタ法又は蒸着法によることができ
る。
係る光導波路装置の製造方法における各工程を概略的な
縦断面形状で示す工程図である。
法においては、先ず、SOI基板(SOIウエハ)1を
用意する(図1(a)参照)。SOI基板1は、シリコ
ンからなる基部2と、埋め込み酸化膜(シリコン酸化
膜)3と、単結晶シリコン層4とを、この順で積層させ
た構造を持つ。ここでは、埋め込み酸化膜3の厚さが
0.05μmであり、単結晶シリコン層4の厚さが7μ
mのものを用いた場合を説明する。これらの値は、望ま
しい値の一例であり、本発明はこれらの値には限定され
ない。単結晶シリコン層4は光導波路のコアになる部分
であるので、その厚さは、製造された光導波路に連結さ
れる光ファイバのコアの直径に応じて選択すればよく、
一般には、5μm以上である。埋め込み酸化膜3の厚さ
もコアとなる単結晶シリコン層4の厚さ等の条件に応じ
て適切な厚さのものを選択すればよい。
り濃度が1%のフッ化水素酸溶液で20秒間洗浄し、そ
の後、純水により5分間リンスする。但し、洗浄液の種
類、洗浄液の濃度、洗浄時間、リンスの方法は、上記し
たものには限定されず、SOI基板1の表面の不純物が
除去できる方法であれば、他の方法であってもよい。
上に、単結晶シリコン層4をドライエッチングするため
のマスクとなるシリコン酸化膜5を堆積させる(図1
(b)参照)。この工程には、平行平板型プラズマ化学
気相成長法(PCVD)を使用し、原料ガスとしてはテ
トラエトキシシラン(TEOS)及び酸素を用いる。こ
の工程においては、TEOSの温度を80℃にし、PC
VDチャンバー(図示せず)内の基板ステージ(図示せ
ず)の温度を400℃に加熱しておき、基板ステージ上
にSOI基板1を設置する。そして、TEOS及び酸素
の流量をそれぞれ、12sccm(Standard Cubic Cen
timeter per Minute:毎分1立方センチメートル(標準
状態換算))及び400sccmとして、PCVDチャ
ンバーに導入し、チャンバー内の圧力を50Paとし、
周波数13.56MHz、出力1.6W/cm2の高周
波電力を印加してプラズマを発生させる。10分間放電
した後、電力の印加を停止し、SOI基板1を基板ステ
ージ上から取り出すと、SOI基板1の単結晶シリコン
層4上に膜厚が約1μmのシリコン酸化膜5が形成され
ている。但し、シリコン酸化膜5を堆積させる工程は、
上記のものには限定されない。
リコン酸化膜5を備えたSOI基板1表面の水分等を除
去する。その後、シリコン酸化膜5を備えたSOI基板
1を室温に戻し、ポジレジストをSOI基板1に備えら
れたシリコン酸化膜5表面に1.5cc滴下し、SOI
基板1を3000rpmで20秒間回転させ、ポジレジ
スト(以下、単に「レジスト」という。)6を厚さ約1
μm塗布する(図1(c)参照)。但し、レジスト6の
形成工程は、上記の方法に限定されない。また、ポジレ
ジストではなくネガレジストを用いることもできる。
が塗布されたSOI基板1を加熱する。その後、レジス
ト6が塗布されたSOI基板1を室温に戻し、所望のマ
スク(図示せず)を用いて紫外線を照射する光露光法に
より、レジスト6に光回路パターンを転写する。その
後、レジスト6を現像してシリコン酸化膜5上にレジス
トパターン6aを形成する(図1(d)参照)。その
後、温度120℃で30分間、レジストパターン6aを
備えたSOI基板1を加熱する。
し、CHF3をエッチングガスとした反応性イオンエッ
チング法により、単結晶シリコン層4が現われるまで、
シリコン酸化膜5をエッチングする(図1(e)参
照)。その後、レジストパターン6aを除去する。図1
(e)の工程において形成されるシリコン酸化膜パター
ン5aの幅は、レジストパターン6aの幅より約0.5
μm細くなるので、マスクとしてのレジストパターン6
aの幅は、この値を考慮して決定する必要がある。
クとし、Cl2に20%のCHF3を添加したエッチン
グガスを用いた反応性イオンエッチング法により、埋め
込み酸化膜3が現われるまで単結晶シリコン層4をエッ
チング除去し、コア4aのパターンを形成する(図1
(f)参照)。エッチングの終了は、埋め込み酸化膜3
が現われることにより検知できる。このときのエッチン
グ深さ(コア4aの高さ)は約7μmとなる。図1
(f)の工程において形成されるコア4aの幅は、シリ
コン酸化膜パターン5aの幅より約1μm細くなるの
で、マスクとしてのシリコン酸化膜パターン5aは、こ
の値を考慮して決定する必要がある。例えば、コア4a
のパターンを形成する工程におけるコア4aの目標幅が
約7μmの場合には、シリコン酸化膜パターン5aの幅
を、コア4aより1μm程度幅広の約8μmとする必要
がある。このため、コア4aのパターンを形成する工程
におけるコア4aの目標幅が約7μmの場合には、レジ
ストパターン6aの幅を、コア4aより1.5μm程度
幅広の約8.5μmとする必要がある。
する(図1(g)参照)。
びコア4aのパターンの上に、上部クラッド7となるシ
リコン酸化膜を堆積させる(図1(h)参照)。この工
程には、PCVDを使用し、原料ガスとしてはTEOS
及び酸素を用いる。この工程においては、TEOSの温
度を80℃にし、PCVDチャンバー(図示せず)内の
基板ステージ(図示せず)の温度を400℃に加熱して
おき、基板ステージ上にSOI基板1を設置する。そし
て、TEOS及び酸素の流量をそれぞれ、12sccm
及び400sccmとして、PCVDチャンバーに導入
し、チャンバー内の圧力を50Paとし、周波数13.
56MHz、出力1.6W/cm2の高周波電力を印加
してプラズマを発生させる。10分間放電した後、電力
の印加を停止し、SOI基板1を基板ステージ上から取
り出すと、SOI基板1の単結晶シリコン層4上に膜厚
が約1μmのシリコン酸化膜5が形成されている。尚、
上記説明においては、上部クラッド7をプラズマ化学気
相成長法を用いて形成した場合について説明したが、ス
パッタ法や蒸着法を用いて形成してもよい。また、上記
説明においては、屈折率が1.45程度のシリコン酸化
膜により上部クラッド7を形成する例を示したが、この
上部クラッド7を備えない構成であっても光導波路とし
て機能する。
造された光導波路装置を示す縦断面図である。図2に示
されるように、この光導波路装置は、基部2と埋め込み
酸化膜3と単結晶シリコン層4とをこの順に積層させた
SOI基板1(図1(a)参照)から作製されている。
SOI基板1の単結晶シリコン層4のパターンにより構
成されたコア4aのパターンと、SOI基板1の埋め込
み酸化膜3から構成された下部クラッドと、コア4a及
び下部クラッド3(埋め込み酸化膜と同じ符合3を用い
る。)上に堆積したシリコン酸化膜から構成された上部
クラッド7とを有する。ここで、下部クラッド3の厚さ
は約0.05μmであり、コア4aの高さ及び幅は約7
μmである。
された光導波路装置においては、波長1.3μm〜1.
6μmの光に対するコア4a(単結晶シリコン層)の屈
折率が約3.5であり、下部クラッド3(シリコン酸化
膜)及び上部クラッド7(シリコン酸化膜)における屈
折率が約1.45である。従って、コア4aと下部クラ
ッド3(又は上部クラッド7)との比屈折率差は、約5
8%(=(3.5−1.45)÷3.5)となり、この
値は従来の光導波路の比屈折率差(0.25%〜2%程
度)よりもはるかに大きな値(従来の光導波路の比屈折
率差を1%程度と考えた場合には約50倍)となる。こ
の結果、コア4aのパターンの曲がり部分の曲率半径を
小さくでき、コア4aのパターンに曲がり部を有する光
導波路装置のサイズを小型にすることができる。
μm)を光ファイバのコア径とほぼ一致させた場合に
は、光導波路のコアのモードフィールド径と光ファイバ
のモードフィールド径がほぼ等しくなるので、光導波路
と光ファイバとの接続損失を極めて小さくすることがで
きる。
は、SOI基板1を用いて製造しているので、従来の製
造方法のように電気炉を使用した加熱工程がなく、製造
工程の簡素化、製造時間の短縮が実現できる。
施の形態1に係る光導波路装置の下部クラッド3の厚さ
と伝搬損失との関係をコア4aの高さ1μm、2μm、
3μm、7μmの場合について計算により求めた結果を
示す図である。図3(a)から(d)までに示されるよ
うに、いずれの場合にも、EX 11モードの他にEX
12モードが励起される。このEX 11モードとEX
12モードの伝搬損失は、下部クラッド3の厚さを薄く
すると急激に低下する。EX 11モード及びEX 1 2モ
ード共に、下部クラッド3の厚さが薄くなるほど、伝搬
損失が低下する。しかし、EX 12モードの低下の割合
は、EX 11モードの低下の割合より大きい。従って、
適当な下部クラッド3の厚さを選ぶことにより(例え
ば、図3(d)の場合において下部クラッド3の厚さ約
0.05μmを選ぶことにより、又は、図3(c)の場
合において下部クラッド3の厚さ約0.12μmを選ぶ
ことにより)、EX 12モードの伝搬損失を大きく低減
させることができる。従って、下部クラッド3の厚さを
適切に選択することにより、単一モードに極めて近い低
損失な光導波路が実現できる。
略的に示す平面図である。実施の形態2に係る光導波路
装置は、SOI基板上に形成された1×2カプラであ
る。実施の形態2に係る光導波路装置は、図1(a)か
ら(h)に示される工程により製造される。図4におい
て、8は、図2のコア4aのパターンに相当する。コア
パターン8は、1本の光導波路からなる第一の部分8a
と、第一の部分から2本に分岐した第二の部分8bとを
有する。第一の部分8aをS4−S 4線で切る縦断面形
状は、図2に示される形状と同様である。実施の形態2
に係る光導波路装置においては、ポートP1から入力し
た光が、強度50%ずつ2つに分割され、分割したそれ
ぞれの光が、ポートP2及びP3から出力する。
る光導波路装置によれば、コアパターン8と下部クラッ
ド3及び上部クラッド7の比屈折率差を大きくしている
ので、コアパターン8の曲がり部分の曲率半径を従来の
10分の1以下にすることができる。従って、1×2カ
プラを含む光導波路装置の寸法を、従来のものより小さ
くすることができる。
ば、7μm)を光ファイバのコア径とほぼ一致させた場
合には、コアのモードフィールド径と光ファイバのモー
ドフィールド径がほぼ等しくなるので、光導波路と光フ
ァイバとの接続損失を極めて小さくすることができる。
備えた光導波路装置について説明したが、上記実施の形
態2の光導波路装置は、1×2カプラと共に、又は、1
×2カプラに代えて、M×Nカプラ(M及びNはそれぞ
れ、入力ポートと出力ポートの個数を示す。)、方向性
結合器、マッハツェンダ等の光回路を備えることもでき
る。
点は、上記実施の形態1の場合と同じである。
置を概略的に示す平面図であり、図5(b)は、同図
(a)をS5−S5線で切る縦断面図である。実施の形
態3に係る光導波路装置は、SOI基板上に、2つの3
dB方向性結合器10,11と、2つの同一長のアーム
導波路12,13を有する対称形マッハツェンダ干渉計
回路14とを備えている。SOI基板には、アーム導波
路12,13上に、Cr製のヒータ15,16が備えら
れ、熱光学光スイッチを形成している。ヒータ15,1
6を加熱することにより、石英系膜の熱光学効果によ
り、ヒータ15,16真下のアーム導波路12,13を
通る光信号に位相差を与えクロス状態とバー状態を与え
ることができる。
(a)から(h)までに示される工程によって光導波路
(方向性結合器10,11及びアーム導波路12,1
3)を形成した後に、Cr製のヒータ15,16を形成
することによって製造される。図5(a)をS5−S5
線で切る縦断面形状は、図5(b)に示されるようにな
る。実施の形態3に係る光導波路装置においては、熱伝
導率の大きなシリコン製の基部2上に、単結晶シリコン
からなるコアパターン(即ち、アーム導波路12,1
3)が形成されている。また、アーム導波路12,13
には、ヒータ12,13を利用する熱光学効果を利用し
た屈折率変化部が形成されている。従って、スイッチン
グ時の消費電力を小さくすることができ、また、スイッ
チング時間を短縮することができる。
る光導波路装置によれば、コアパターンとクラッドとの
比屈折率差を大きくしているので、コアパターンの曲が
り部分の曲率半径を小さくすることができ、よって、装
置の小型化が実現できる。
ば、7μm)を光ファイバのコア径とほぼ一致させた場
合には、コアのモードフィールド径と光ファイバのモー
ドフィールド径がほぼ等しくなるので、光導波路と光フ
ァイバとの接続損失を極めて小さくすることができる。
2×2スイッチである場合について説明したが、実施の
形態3に係る光導波路装置をN×Nスイッチ(Nは入力
ポート及び出力ポートの個数)とすることもできる。ま
た、ヒータ15,16は、Cr製に限定されない。
点は、上記実施の形態1の場合と同じである。
置を概略的に示す平面図であり、図6(b)は、同図
(a)をS6−S6線で切る縦断面図である。実施の形
態4に係る光導波路装置は、SOI基板上に形成された
1×2カプラ20と、レーザーダイオード(LD)21
と、フォトダイオード(PD)22と、光ファイバ23
の位置決めをするためのV字状溝24とをハイブリッド
実装している。実施の形態4に係る光導波路装置の1×
2カプラ20は、図1(a)から(h)までに示される
工程と同様に製造される。尚、図6(a)及び(b)に
おいて、25は、図2のコア4aのパターンに相当す
る。
は、ポートP1から入力した光が、強度50%ずつ2つ
に分離し、分離したそれぞれの光が、ポートP2及びP
3から出力する。ポートP2から出力された光信号はフ
ォトダイオード22により受信される。一方、レーザー
ダイオード21から出射された光は、ポートP3からポ
ートP1を通り、光ファイバ23に入力される。
る光導波路装置によれば、コアパターン25とクラッド
3又は7との比屈折率差を大きくしているので、コアパ
ターン25の曲がり部分の曲率半径を小さくすることが
でき、よって、装置の小型化が実現できる。
えば、7μm)を光ファイバのコア径とほぼ一致させた
場合には、コアのモードフィールド径と光ファイバのモ
ードフィールド径がほぼ等しくなるので、光導波路と光
ファイバとの接続損失を極めて小さくすることができ
る。
OI基板の基部7を底部とする。)に形成されたV字状
溝24は、光導波路と同一基板上に寸法制度±0.3μ
m以下で形成されている。このため、光ファイバに光を
入射することなく、位置決めが可能となる。また、SO
I基板上にレーザーダイオード21及びフォトダイオー
ド22を、実装する台26を形成することができる。こ
の台26は、任意の高さに加工することができ、光導波
路とレーザーダイオード21及びフォトダイオード22
との高さ調整が可能である。この台26上に、レーザー
ダイオード21及びフォトダイオード22の位置決めを
するためのマークを形成することにより(上記台26に
よる高さ調整と合わせて行うことにより)、光導波路等
に実際に光を通して確認しなくても、光軸を一致させる
ことができる。また、この台26は熱伝導率の高いシリ
コンを母材としていることから、レーザーダイオード2
1の放熱器としての機能を果たすこともできる。
る光導波路装置である光通信モジュールによれば、光集
積回路の作製工程数が低減され、低コスト、小型、低消
費電力化を実現できる。
ード21及びフォトダイオード22を実装した場合を説
明したが、これらと共に、又は、これらに代えて、半導
体光増幅器、電界吸収型変調器等の素子をハイブリッド
実装することもできる。また、波長選択のためにフィル
ターを挿入したり、種々の光回路を形成することもでき
る。
点は、上記実施の形態1の場合と同じである。
置を概略的に示す平面図であり、図7(b)は、同図
(a)をS7−S7線で切る縦断面図である。実施の形
態5に係る光導波路装置は、SOI基板上に形成された
1×2カプラ30と、CMOSによる電子回路31,3
2とをハイブリッド実装している。CMOSトランジス
タは、ゲート41と、ゲート酸化膜42と、ソース4
3、及びドレイン44とから構成される。電子回路3
1,32は、光導波路と結合する半導体レーザやフォト
ダイオード周辺に必要となる増幅器や駆動回路を構成す
る。実施の形態5に係る光導波路装置の1×2カプラ3
0は、図1(a)から(h)までに示される工程と同様
に製造される。図7(a)及び(b)において、25
は、図2のコア4aのパターンに相当する。
は、ポートP1から入力した光が、強度50%ずつ2つ
に分離し、分離したそれぞれの光が、ポートP2及びP
3から出力する。
る光導波路装置によれば、コアパターン25とクラッド
3又は7との比屈折率差を大きくしているので、コアパ
ターン25の曲がり部分の曲率半径を小さくすることが
でき、よって、装置の小型化が実現できる。
えば、7μm)を光ファイバのコア径とほぼ一致させた
場合には、コアのモードフィールド径と光ファイバのモ
ードフィールド径がほぼ等しくなるので、光導波路と光
ファイバとの接続損失を極めて小さくすることができ
る。
低消費電力で高速な動作が可能であり、電子回路を同一
基板上に集積できるので、より小型、低消費電力の光通
信モジュールが実現できる。
イポーラによる電子回路を形成することもできる。
点は、上記実施の形態1の場合と同じである。
置を概略的に示す平面図であり、図8(b)は、従来の
光導波路装置を示す平面図である。実施の形態6に係る
光導波路装置は、SOI基板上に形成された8本の入力
導波路51と、扇型スラブ導波路52と、24本の導波
路からなるアレイ導波路格子53と、扇型スラブ導波路
54と、8本の出力導波路55とを有する。
のいずれかに、波長λ1,…,λ8の多重された光が入
力されると、入力された光は扇型スラブ導波路52で放
射されアレー導波路53へ分配される。アレー導波路5
3を通過した光は、多光束干渉の結果、波長に応じ異な
る位置に焦点を結び、扇型スラブ導波路54を通過して
波長λ1,…,λ8に分離され、出力導波路55のそれ
ぞれから出力される。
る光導波路装置によれば、コアパターンとクラッドとの
比屈折率差を大きくしているので、アレイ導波路53の
曲率半径を小さくすることができる。よって、図8
(b)に示される従来の装置に比べ、装置の小型化が実
現できる。
ば、7μm)を光ファイバのコア径とほぼ一致させた場
合には、コアのモードフィールド径と光ファイバのモー
ドフィールド径がほぼ等しくなるので、光導波路と光フ
ァイバとの接続損失を極めて小さくすることができる。
レイ導波路格子では、石英ガラスの熱光学効果により、
約0.015nm/℃の温度依存性を持つ。そのため、
温度を一定にするためにヒーターやペルチェ素子等によ
る温度制御をアレイ導波路格子全体に均一に行う必要が
あった。本発明によれば、熱伝導率が石英より大きなシ
リコンを母材としているので、温度の均一性、制御性の
向上が期待できる。
出力導波路が8チャンネルの例を示したが、これらを1
6チャンネル、32チェンネル、256チャンネルなど
の他のチャンネル数とすることもできる。
点は、上記実施の形態1の場合と同じである。
造方法又は光導波路装置によれば、コアと下部クラッド
(又は上部クラッド)との比屈折率差を、従来のものよ
りはるかに大きな値とし、コアパターンの曲がり部分の
曲率半径を小さくすることが可能であるので、光導波路
装置のサイズを小型にすることができるという効果があ
る。
ば、コアパターンの幅及び高さを光ファイバのコア径と
ほぼ一致させることにより、光導波路と光ファイバとの
接続損失を極めて小さくすることができるという効果が
ある。
導波路装置をSOI基板を用いて製造しているので、従
来の製造方法のように電気炉を使用した加熱工程がな
く、製造工程の簡素化、製造時間の短縮が実現できると
いう効果がある。
態1に係る光導波路装置の製造方法の各工程を縦断面形
状で示す工程図である。
路装置の縦断面図である。
導波路装置においてコアの高さを1μm、2μm、3μ
m、7μmとしたときの下部クラッドの厚さと伝搬損失
との関係を示す図である。
概略的に示す平面図である。
波路装置を概略的に示す平面図であり、(b)は、同図
(a)をS5−S5線で切る縦断面図である。
波路装置を概略的に示す平面図であり、(b)は、同図
(a)をS6−S6線で切る縦断面図である。
波路装置を概略的に示す平面図であり、(b)は、同図
(a)をS7−S7線で切る縦断面図である。
波路装置を概略的に示す平面図であり、(b)は、実施
の形態6に係る光導波路装置と同様の機能を持つ従来の
光導波路装置を示す平面図である。
(下部クラッド)、 4単結晶シリコン層、 4a コ
アパターン(コア)、 5 シリコン酸化膜、5a シ
リコン酸化膜パターン、 6 ポジレジスト、 6a
レジストパターン、 7 上部クラッド、 8 コア、
8a 第一の部分、 8b 第二の部分、 10,1
1 方向性結合器、 12,13 アーム導波路、 1
5,16 ヒータ、 20 1×2カプラ、 21 レ
ーザーダイオード、 22 フォトダイオード、 23
光ケーブル、 24 V字状溝、 25 コアパター
ン、 30 1×2カプラ、 31,32 電子回路。
Claims (20)
- 【請求項1】 基部と埋め込みシリコン酸化膜と単結晶
シリコン層とをこの順に積層させた構造を持つSOI基
板を有する光導波路装置において、 上記SOI基板の単結晶シリコン層のパターンをコアと
し、 上記SOI基板の埋め込みシリコン酸化膜を下部クラッ
ドとしたことを特徴とする光導波路装置。 - 【請求項2】 上記コア及び上記下部クラッド上に堆積
したシリコン酸化膜から構成された上部クラッドを有す
ることを特徴とする請求項1に記載の光導波路装置。 - 【請求項3】 上記コアの幅及び高さが5μm以上であ
り、 上記コアに接する部分における上記下部クラッドの厚さ
が0.12μm以下であることを特徴とする請求項1又
は2のいずれかに記載の光導波路装置。 - 【請求項4】 上記コアのパターンが、 第一の部分と、 上記第一の部分から2つに分岐された第二の部分とを有
することを特徴とする請求項1から3までのいずれかに
記載の光導波路装置。 - 【請求項5】 上記上部クラッド上に加熱手段を備え、 上記コアのパターンの上記加熱手段の真下の部分を熱光
学効果を利用した屈折率変化部としたことを特徴とする
請求項2に記載の光導波路装置。 - 【請求項6】 上記SOI基板上に、上記コアに連結さ
れたレーザダイオードを備えたことを特徴とする請求項
1から5までのいずれかに記載の光導波路装置。 - 【請求項7】 上記SOI基板上に、上記コアに連結さ
れたフォトダイオードを備えたことを特徴とする請求項
1から6までのいずれかに記載の光導波路装置。 - 【請求項8】 上記SOI基板上に、上記コアに連結さ
れる光ファイバを搭載するV字状溝を形成したことを特
徴とする請求項1から7までのいずれかに記載の光導波
路装置。 - 【請求項9】 上記SOI基板上に、電子回路を備えた
ことを特徴とする請求項1から8までのいずれかに記載
の光導波路装置。 - 【請求項10】 上記下部クラッド、上記コア、及び上
記上部クラッドにより、アレイ導波路格子を構成したこ
とを特徴とする請求項2に記載の光導波路装置。 - 【請求項11】 基部と第一のシリコン酸化膜と単結晶
シリコン層とをこの順に積層させた構造を持つSOI基
板を用い、上記SOI基板の上記単結晶シリコン層上に
第二のシリコン酸化膜を堆積させる工程と、 上記第二のシリコン酸化膜上にレジストパターンを形成
する工程と、 上記レジストパターンをマスクとして、上記第二のシリ
コン酸化膜を上記単結晶シリコン層が現われるまでエッ
チング除去して上記第二のシリコン酸化膜のパターンを
形成する工程と、 上記レジストパターンを除去する工程と、 上記第二のシリコン酸化膜のパターンをマスクとして、
上記単結晶シリコン層を、下部クラッドとなる上記第一
のシリコン酸化膜が現われるまでエッチング除去して、
上記単結晶シリコン層からなるコアのパターンを形成す
る工程と、 上記第二のシリコン酸化膜のパターンを除去する工程と
を有することを特徴とする光導波路装置の製造方法。 - 【請求項12】 上記第二のシリコン酸化膜のパターン
を除去する工程の後に、上記第一のシリコン酸化膜及び
上記単結晶シリコン層上に上部クラッドとなる第三のシ
リコン酸化膜を堆積させる工程を有することを特徴とす
る請求項11に記載の光導波路装置の製造方法。 - 【請求項13】 上記第二のシリコン酸化膜を堆積させ
る工程が、テトラエトキシシラン及び酸素を含む原料ガ
スを用いたプラズマ化学気相成長法により行われること
を特徴とする請求項11又は12のいずれかに記載の光
導波路装置の製造方法。 - 【請求項14】 上記レジストパターンを形成する工程
が、 上記第二のシリコン酸化膜上にレジストを塗布し、その
後加熱する工程と、 上記レジストの所望の位置に紫外線を照射する工程と、 上記レジストを現像して上記レジストパターンを形成す
る工程とを有することを特徴とする請求項11から13
までのいずれかに記載の光導波路装置の製造方法。 - 【請求項15】 上記第二のシリコン酸化膜のパターン
を形成する工程が、CHF3を含むエッチングガスを用
いた反応性イオンエッチング法により行われることを特
徴とする請求項11から14までのいずれかに記載の光
導波路装置の製造方法。 - 【請求項16】 上記単結晶シリコン層からなるコアの
パターンを形成する工程が、Cl2及びCHF3を含む
エッチングガスを用いた反応性イオンエッチング法によ
り行われることを特徴とする請求項11から15までの
いずれかに記載の光導波路装置の製造方法。 - 【請求項17】 上記レジストパターンを形成する工程
において形成される上記レジストパターンの幅を、上記
単結晶シリコン層からなるコアのパターンを形成する工
程において得られる上記コアのパターンの目標幅より約
1.5μm広く形成することを特徴とする請求項11か
ら16までのいずれかに記載の光導波路装置の製造方
法。 - 【請求項18】 上記第二のシリコン酸化膜のパターン
を形成する工程において形成される上記第二のシリコン
酸化膜のパターンの幅を、上記単結晶シリコン層からな
るコアのパターンを形成する工程において得られる上記
コアのパターンの目標幅より1μm程度広く形成するこ
とを特徴とする請求項11から17までのいずれかに記
載の光導波路装置の製造方法。 - 【請求項19】 上記第三のシリコン酸化膜を堆積させ
る工程が、テトラエトキシシラン及び酸素を含む原料ガ
スを用いたプラズマ化学気相成長法により行われること
を特徴とする請求項12に記載の光導波路装置の製造方
法。 - 【請求項20】 上記第三のシリコン酸化膜を堆積させ
る工程が、スパッタ法又は蒸着法により行われることを
特徴とする請求項12に記載の光導波路装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001127227A JP2002323633A (ja) | 2001-04-25 | 2001-04-25 | 光導波路装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001127227A JP2002323633A (ja) | 2001-04-25 | 2001-04-25 | 光導波路装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002323633A true JP2002323633A (ja) | 2002-11-08 |
Family
ID=18976131
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001127227A Pending JP2002323633A (ja) | 2001-04-25 | 2001-04-25 | 光導波路装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002323633A (ja) |
Cited By (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007060895A1 (ja) * | 2005-11-24 | 2007-05-31 | Sony Corporation | 半導体基板、半導体装置および半導体基板の製造方法 |
US7376317B2 (en) | 2003-10-27 | 2008-05-20 | Nec Corporation | Waveguide structure and method of manufacturing the same |
US7574090B2 (en) | 2006-05-12 | 2009-08-11 | Toshiba America Electronic Components, Inc. | Semiconductor device using buried oxide layer as optical wave guides |
JP2009186577A (ja) * | 2008-02-04 | 2009-08-20 | Oki Semiconductor Co Ltd | 光集積回路、光電子集積回路およびこれらの製造方法 |
JP2009204730A (ja) * | 2008-02-26 | 2009-09-10 | Nippon Telegr & Teleph Corp <Ntt> | 熱光学位相シフタ |
US7799589B2 (en) | 2007-04-12 | 2010-09-21 | Shin-Etsu Chemical Co., Ltd. | Optical waveguide apparatus and method for manufacturing the same |
JP2012014027A (ja) * | 2010-07-02 | 2012-01-19 | Oki Electric Ind Co Ltd | スターカプラ及び光合分波素子 |
JP2012014028A (ja) * | 2010-07-02 | 2012-01-19 | Oki Electric Ind Co Ltd | 光合分波素子 |
JP2016528534A (ja) * | 2013-06-26 | 2016-09-15 | マイクロン テクノロジー, インク. | 半導体基板上に提供されるフォトニック結晶下部クラッド層を有するフォトニックデバイス |
USD789364S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
USD789366S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
USD789367S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
USD789363S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
USD789365S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
USD805130S1 (en) | 2016-05-13 | 2017-12-12 | Microsoft Corporation | Electronic console for gaming and/or entertainment purposes |
KR20180058619A (ko) * | 2016-11-23 | 2018-06-01 | 한국전자통신연구원 | 광 스위치의 제조방법 및 그의 구조 |
USD826334S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
USD826335S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
USD826336S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
USD826337S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
USD827032S1 (en) | 2017-06-09 | 2018-08-28 | Microsoft Corporation | Electronic housing |
USD839353S1 (en) | 2017-06-09 | 2019-01-29 | Microsoft Corporation | Electronic housing with removable support stand |
USD839355S1 (en) | 2017-06-09 | 2019-01-29 | Microsoft Corporation | Electronic housing |
USD839354S1 (en) | 2017-06-09 | 2019-01-29 | Microsoft Corporation | Electronic housing with removable support stand |
USD845278S1 (en) | 2017-06-09 | 2019-04-09 | Microsoft Corporation | Support stand for an electronic housing |
USD924335S1 (en) | 2019-08-30 | 2021-07-06 | Microsoft Corporation | Console with illumination |
USD924334S1 (en) | 2019-08-30 | 2021-07-06 | Microsoft Corporation | Gaming console |
WO2023286200A1 (ja) * | 2021-07-14 | 2023-01-19 | 日本電信電話株式会社 | 光変調器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5163118A (en) * | 1986-11-10 | 1992-11-10 | The United States Of America As Represented By The Secretary Of The Air Force | Lattice mismatched hetrostructure optical waveguide |
JP2002014242A (ja) * | 2000-06-28 | 2002-01-18 | Oki Electric Ind Co Ltd | 光導波路装置 |
-
2001
- 2001-04-25 JP JP2001127227A patent/JP2002323633A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5163118A (en) * | 1986-11-10 | 1992-11-10 | The United States Of America As Represented By The Secretary Of The Air Force | Lattice mismatched hetrostructure optical waveguide |
JP2002014242A (ja) * | 2000-06-28 | 2002-01-18 | Oki Electric Ind Co Ltd | 光導波路装置 |
Cited By (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7376317B2 (en) | 2003-10-27 | 2008-05-20 | Nec Corporation | Waveguide structure and method of manufacturing the same |
US7994574B2 (en) | 2005-11-24 | 2011-08-09 | Sony Corporation | Semiconductor substrate, semiconductor device, and method for manufacturing the semiconductor device |
WO2007060895A1 (ja) * | 2005-11-24 | 2007-05-31 | Sony Corporation | 半導体基板、半導体装置および半導体基板の製造方法 |
US8867875B2 (en) | 2006-05-12 | 2014-10-21 | Kabushiki Kaisha Toshiba | Semiconductor device using buried oxide layer as optical wave guides |
US7574090B2 (en) | 2006-05-12 | 2009-08-11 | Toshiba America Electronic Components, Inc. | Semiconductor device using buried oxide layer as optical wave guides |
US7799589B2 (en) | 2007-04-12 | 2010-09-21 | Shin-Etsu Chemical Co., Ltd. | Optical waveguide apparatus and method for manufacturing the same |
JP2009186577A (ja) * | 2008-02-04 | 2009-08-20 | Oki Semiconductor Co Ltd | 光集積回路、光電子集積回路およびこれらの製造方法 |
JP2009204730A (ja) * | 2008-02-26 | 2009-09-10 | Nippon Telegr & Teleph Corp <Ntt> | 熱光学位相シフタ |
JP2012014028A (ja) * | 2010-07-02 | 2012-01-19 | Oki Electric Ind Co Ltd | 光合分波素子 |
JP2012014027A (ja) * | 2010-07-02 | 2012-01-19 | Oki Electric Ind Co Ltd | スターカプラ及び光合分波素子 |
US10718901B2 (en) | 2013-06-26 | 2020-07-21 | Micron Technology, Inc. | Photonic device having a photonic crystal lower cladding layer provided on a semiconductor substrate |
JP2016528534A (ja) * | 2013-06-26 | 2016-09-15 | マイクロン テクノロジー, インク. | 半導体基板上に提供されるフォトニック結晶下部クラッド層を有するフォトニックデバイス |
US11550101B2 (en) | 2013-06-26 | 2023-01-10 | Micron Technology, Inc. | Photonic device having a photonic crystal lower cladding layer provided on a semiconductor substrate |
US11156775B2 (en) | 2013-06-26 | 2021-10-26 | Micron Technology, Inc. | Photonic device having a photonic crystal lower cladding layer provided on a semiconductor substrate |
USD789364S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
USD789366S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
USD789367S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
USD789363S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
USD789365S1 (en) | 2016-02-29 | 2017-06-13 | Microsoft Corporation | Computer input device |
USD805130S1 (en) | 2016-05-13 | 2017-12-12 | Microsoft Corporation | Electronic console for gaming and/or entertainment purposes |
KR102253397B1 (ko) | 2016-11-23 | 2021-05-20 | 한국전자통신연구원 | 광 스위치의 제조방법 및 그의 구조 |
KR20180058619A (ko) * | 2016-11-23 | 2018-06-01 | 한국전자통신연구원 | 광 스위치의 제조방법 및 그의 구조 |
USD845278S1 (en) | 2017-06-09 | 2019-04-09 | Microsoft Corporation | Support stand for an electronic housing |
USD839353S1 (en) | 2017-06-09 | 2019-01-29 | Microsoft Corporation | Electronic housing with removable support stand |
USD839355S1 (en) | 2017-06-09 | 2019-01-29 | Microsoft Corporation | Electronic housing |
USD839354S1 (en) | 2017-06-09 | 2019-01-29 | Microsoft Corporation | Electronic housing with removable support stand |
USD826336S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
USD826335S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
USD827032S1 (en) | 2017-06-09 | 2018-08-28 | Microsoft Corporation | Electronic housing |
USD826334S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
USD826337S1 (en) | 2017-06-09 | 2018-08-21 | Microsoft Corporation | Electronic housing |
USD924335S1 (en) | 2019-08-30 | 2021-07-06 | Microsoft Corporation | Console with illumination |
USD924334S1 (en) | 2019-08-30 | 2021-07-06 | Microsoft Corporation | Gaming console |
WO2023286200A1 (ja) * | 2021-07-14 | 2023-01-19 | 日本電信電話株式会社 | 光変調器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002323633A (ja) | 光導波路装置及びその製造方法 | |
US6946238B2 (en) | Process for fabrication of optical waveguides | |
JP2002014242A (ja) | 光導波路装置 | |
JPH0792337A (ja) | ポリマコア光導波路およびその製造方法 | |
KR0163738B1 (ko) | 히터 매립된 평면 도파로형 광스위치의 제조방법 | |
JP3159433B2 (ja) | 低損失光能動素子の製造方法 | |
JP4638749B2 (ja) | 熱光学位相変調器及びその製造方法 | |
JP3204493B2 (ja) | 位相調整機能付光導波路の作製方法 | |
US6732550B2 (en) | Method for performing a deep trench etch for a planar lightwave circuit | |
KR20060064996A (ko) | 평면형 광도파로 및 그의 제조 방법 | |
KR100563489B1 (ko) | 실리카/폴리머 하이브리드 광도파로를 이용한 광소자 | |
KR100377186B1 (ko) | 폴리머 도파로열 격자 파장 다중/역다중 광소자의 제조방법 | |
JP3149088B2 (ja) | 光導波回路 | |
JPH10227930A (ja) | 温度無依存光導波路およびその製造方法 | |
US6826344B2 (en) | Optical element and method of fabrication thereof | |
KR100440763B1 (ko) | 광도파로형 이득평탄화 필터소자 및 그의 제조방법 | |
JPH10123341A (ja) | 光導波路およびその製造方法 | |
WO2023243018A1 (ja) | シリコンフォトニクス回路及びシリコンフォトニクス回路の製造方法 | |
JP4001416B2 (ja) | 埋込プレーナ光波回路素子の製造方法 | |
JP3137165B2 (ja) | 光導波回路の製造方法 | |
JP3459040B2 (ja) | 高分子熱光学光導波路素子 | |
JPH0727090B2 (ja) | 光導波路の製造方法 | |
JP2002221631A (ja) | 干渉計光回路製造方法 | |
JP2004045453A (ja) | 導波路型光部品およびその製造方法 | |
JP2004246282A (ja) | レンズ列スポットサイズ変換型光回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080317 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081119 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090128 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100511 |