JP2016156933A - 光集積回路および製造方法 - Google Patents

Abstract

【課題】Ｓｉ基板上でのアクティブデバイスと導波路との効率的な光結合を実現した光集積回路を提供する。
【解決手段】光集積回路は、Ｓｉ基板１と、Ｓｉ基板１上に配置された光源２、光変調器３、光増幅器４、受光器５等のアクティブデバイスと、アクティブデバイスと光結合するように配置されたアドオン導波路とを備える。アドオン導波路は、アンダークラッド層６と、導波路コア７と、オーバークラッド層８とから構成される。導波路コア７は、材料組成比を変えることでシリコン酸化膜（ＳｉＯ₂）の屈折率ｎ〜１．４５からシリコン窒化膜（ＳｉＮ）の屈折率ｎ〜２．０２まで任意に調整可能であるＳｉＯ_xＮ_yからなる。
【選択図】図１

Description

本発明は、Ｓｉ基板上にＳｉ電気回路とＳｉ光回路とを融合集積する光集積回路と、その製造方法に関するものである。

近年、Ｓｉ（シリコン）光集積回路とＳｉ電子集積回路を一体集積することで、高集積、低コスト、低消費電力を実現する光電子融合デバイス技術の研究開発が活発に行われており、光通信ネットワークを含む幅広い応用が期待されている。

Ｓｉ光集積回路構築に用いられるＳｉ導波路は、導波路コアの屈折率がｎ〜３．４８と大きく、クラッドの屈折率が１．４４〜１．５１の石英材料を用いた場合の比屈折率差ΔもΔ〜４１％と非常に強い。ここで比屈折率差Δは、導波路コアの屈折率をｎ_core、クラッドの屈折率をｎ_cladとした時に、Δ＝（ｎ_core ²―ｎ_clad ²）／２ｎ_core ²×１００で定義され、導波路内の光閉じ込めの強さを表す一つの指標として用いられる。この光閉じ込めの強さによってＳｉ導波路のコアサイズは０．２×０．４μｍ²と極めて小さく、また、最小の曲げ半径はおよそ３μｍと非常に小さな曲げ半径が実現可能である。

従来、光導波路として用いられてきた石英導波路コアの屈折率は１．４５〜１．５１であり、その石英導波路コアの屈折率よりも低い屈折率の石英クラッドを用いた場合の比屈折率差Δも１〜３％と比較的小さい。石英導波路のコアサイズはおよそ７×７μｍ²〜３×３μｍ²であり、最小の曲げ半径はおよそ３００μｍである。そこで、従来用いられてきた石英系導波路と比較してＳｉ導波路を用いて光集積回路を構築することでネットワークデバイスの大幅な小型化が可能である。

また、デバイスサイズを小型化することで低電力駆動が可能であるため、ネットワークデバイスの低消費電力化が期待できる。
さらに、既存の成熟したＳｉプロセス技術を用いることで高い生産性が期待できるため、低コスト化が実現可能である。
また、Ｓｉ光集積回路の作製プロセスは、Ｓｉ電子回路向けＣＭＯＳプロセスと互換性があるためＳｉ電子回路との融合性が高い。

従来、Ｓｉ光集積回路はＳＯＩ（silicon on insulator）基板上に形成されたＳｉ光導波路を用いて構築されてきた。図１２（Ａ）〜図１２（Ｅ）を用いて、ＳＯＩ基板上にＳｉ導波路を形成する製造方法を説明する。図１２（Ａ）に示すＳＯＩ基板は、Ｓｉ基板１０１の上に熱酸化膜（ＳｉＯ₂）であるＢＯＸ（Buried Oxide）層１０２を備え、さらにその上部にＳＯＩ層１０３を備える。次に、図１２（Ｂ）に示すように、ＳＯＩ層１０３の上部にレジスト１０４を塗布して、露光・現像処理を施すことで、図１２（Ｃ）に示すようにレジストパターン１０５を形成する。

続いて、レジストパターン１０５をマスクとしてＳＯＩ層１０３のエッチングを行い、レジストパターン１０５を除去することで、図１２（Ｄ）に示すようなＳｉ導波路コア１０６を形成する。この後、ＣＶＤ法などを用いてシリコン酸化膜からなるオーバークラッド材１０７を堆積させることで、図１２（Ｅ）に示すＳｉ導波路を形成する。

光導波路内を伝搬する光がＳｉ基板１０１に吸収されない構造とするため、十分なアンダークラッド厚が必要である。したがって、光集積回路構築に用いられるＳＯＩ基板のＢＯＸ層１０２の厚さは１μｍ以上であり、電子集積回路に用いられるＳＯＩ基板のＢＯＸ層の厚さ数十ｎｍと比較して極めて厚い構造を持つ。

上記のＳｉ導波路と共にＳＯＩ基板上へ集積されるデバイスは、外部から電圧印加を必要とするアクティブデバイスと、電圧印加を必要としないパッシブデバイスとに大別される。アクティブデバイスとしては、光源、変調器、光増幅器、受光器等がある。また、パッシブデバイスとしては、方向性結合器、波長フィルタ、スポットサイズ変換器、偏波ダイバーシティ回路等が挙げられる。

これらのアクティブデバイスやパッシブデバイスの特性を十分に引き出すためには、Ｓｉ導波路の加工精度、精密な基板表面温度、基板内の面内均一性等の精密なプロセス管理が求められる。特に、高性能なデバイスを作製する場合やコスト低減に向けて大口径の基板上に光集積回路を作製する際には、上記のような精密なプロセス管理が極めて重要になる。

電子集積回路構築に用いられるＳｉ基板と比較して、Ｓｉ光集積回路構築に用いられるＳＯＩ基板においては、次のような問題が挙げられる。
（１）Ｓｉ基板と比較してＳＯＩ基板は反りが大きいため、装置内の搬送や固定に工夫が必要となる。例えばＳｉ基板の線幅４５ｎｍ世代以降の要求ｗａｒｐ仕様が３０μｍ未満であるのに対し、ＢＯＸ層の厚さが２〜３μｍのＳＯＩ基板のｗａｒｐ仕様は７０μｍ未満である。
（２）Ｓｉの熱伝導率（〜１６０Ｗｍ^-1Ｋ^-1）とＢＯＸ（ＳｉＯ₂）層の熱伝導率（〜１．４Ｗｍ^-1Ｋ^-1）が大きく異なるため、Ｓｉ基板とＳＯＩ基板の表面温度に差があり、最適プロセス条件が異なる。

このような（１）、（２）の問題によって、厚いＢＯＸ層を有するＳＯＩ基板と汎用的に用いられるＳｉ基板とでは、基板の反りや基板表面温度管理等の最適なプロセス条件が大きく異なる。これによって、従来のＳｉ電子集積回路用に最適化されたプロセス条件を用いて、ＳＯＩ基板上にＳｉ光集積回路を作製する際には、加工誤差・面内不均一性等が大きくなる。Ｓｉ導波路においては、コアの屈折率（ｎ〜３．４８）が高いため導波路内への光閉じ込めが強く、光通話路特性に与える加工誤差の影響は極めて大きい。

加工誤差を最小化するためには、従来のＳｉ電子集積回路用のプロセス条件ではなく、ＳＯＩ基板を用いたＳｉ光集積回路用にプロセスチューニングすることが必要である。特に高速で動作する光変調器、受光器等のアクティブデバイスや、高いクロストーク特性が要求される波長フィルタ等のパッシブデバイスを構築する際には、素子性能の最大化が必要であり、これらのプロセスチューニングが極めて重要となる。

しかしながら、Ｓｉ電子集積回路とＳｉ光集積回路を同じプロセス装置を用いて作製することを考えると、Ｓｉ基板を用いた最先端電子回路のプロセス用にすでに最適化されたプロセス条件を変更して、光集積回路作製のためにＳＯＩ基板用にプロセスチューニングを実施することは難しい。一方で、Ｓｉ電子集積回路とＳｉ光集積回路をそれぞれ独立したプロセス装置を用いて作製することは、維持管理・コストの観点から現実的であるとは言えない。

このように、従来のＳｉ基板用に最適化された既存のプロセス装置を用いてＳＯＩ基板上に高性能な光集積回路を構築することは難しい。特に、大口径のＳＯＩ基板上に光集積回路を構築する際に大きな問題となり、面内で均一な特性を出すことが難しく、技術的な問題がある。

以上の問題を解決するためには、ＳＯＩ基板を用いずにＳｉ基板上に光集積回路を構築する必要がある。そのためには、Ｓｉ基板上にアクティブデバイスを構築し、アクティブデバイスの上部に光導波路を形成し、これらのアクティブデバイスと光導波路とを光結合する構造が必要となる。従来の石英導波路の比屈折率差Δは０．５〜１．５％程度であり、石英導波路のコアサイズは数μｍ角のサイズであり比較的大きい。また、比屈折率差Δの小さな光導波路においては、伝搬光がクラッドへと滲み出すエバネセント距離も数μｍ程度と大きな広がりを持つため、厚いアンダークラッドが必要であり、アクティブデバイスとの結合部における基板吸収の影響が大きくなる。

比屈折率差Δが低い光導波路と、Ｓｉ基板上に構築されたアクティブデバイスとの光結合構造において、光導波路に必要な厚いアンダークラッドが光結合構造を制限し、効率的な光結合構造を形成できないという問題があった。

例えば図１３に示すように、Ｓｉ基板２００上に構築された厚さ１μｍのＧｅＰＤ（ゲムマニウムフォトダイオード）２０１の直上に石英のアンダークラッド２０２を介して１μｍ離れた石英導波路コア２０３（Δ〜１．５％、コア径５×５μｍ）を設ける構造を考える。アンダークラッド２０２、石英導波路コア２０３およびオーバークラッド２０４からなる石英導波路とＧｅＰＤ２０１とがエバネセント結合することで伝搬光がＧｅＰＤ２０１に光吸収される。図１３における２０５は伝搬光モードフィールドである。

図１３のような構造では、Ｓｉ基板２００と石英導波路間の距離は２μｍであり、石英導波路を伝搬するモードフィールド２０５はＳｉ基板２００に達してしまうため、Ｓｉ基板２００による光吸収損失の影響が大きい。したがって、比屈折率差Δが小さい光導波路においては、アンダークラッド２０２の十分な厚さを確保するために、ＧｅＰＤ２０１のようなアクティブデバイスと光導波路間の距離を離す必要がある。

また、Ｓｉ基板２００による光吸収の影響を受けない十分なアンダークラッド厚を確保しつつ、数μｍ程度の厚さでＧｅを結晶成長させることで光結合は可能であるが、応力起因の貫通欠陥等によってＧｅの結晶性が悪化するという問題があった。

アンダークラッド２０２が十分に厚い石英導波路とＧｅＰＤ２０１のようなアクティブデバイスとの光結合構造においては、例えば図１４（Ａ）に示すように、石英導波路を斜め切断後にＡｌ蒸着によって切断面をミラー２０６とし、伝搬光を下方に反射させることでＧｅＰＤ２０１に光吸収を起こさせる構造が用いられる。

しかしながら、ＧｅＰＤ２０１の垂直方向へ入射した光に対してはＧｅＰＤ２０１の厚さ方向に沿って光吸収が起きるため、数μｍの厚さのＧｅＰＤ２０１では十分に光を吸収することができない。また、厚いＧｅＰＤ２０１においては、深部におけるキャリア再結合の影響が大きく、電極までキャリアを引き抜くことができず、受光電流が小さくなる。また上述のように、厚いＧｅ結晶では応力等によってＧｅの結晶性が悪化するという問題があった。

また、アンダークラッド２０２が十分に厚い石英導波路とＧｅＰＤ２０１のようなアクティブデバイスとの光結合構造においては、図１４（Ｂ）に示すように、石英導波路の底面部に周期構造を持った回折格子２０７を形成し、伝搬光を下方へ放射させることでＧｅＰＤ２０１に光吸収させる構造が用いられる。しかしながら、回折格子２０７を用いた場合には、回折格子２０７の周期構造に対応した波長帯の光のみが回折されるために、帯域が制限されてしまうという問題があった。

また、ＳｉＯ₂にＮ（窒素）をドープしたＳｉＯ_xＮ_yをコアに用いた導波路が提案されている（特許文献１参照）。しかしながら、特許文献１に開示された技術では、ＳｉＯ_xＮ_yをコアに用いることにより、比屈折率差Δの高い導波路を実現しているものの、Ｓｉ基板上でのアクティブデバイスと導波路との効率的な光結合を実現できていなかった。

特開２００６−４７４６２号公報

上記に述べたＧｅＰＤに限らず、Ｓｉ基板上に構築される光源、変調器、受光器等のアクティブデバイスは、それぞれに特徴的な構造を持つため、それらのアクティブデバイス構造に柔軟に対応して効率的な光結合を実現しなければならない。

効率的な光結合を実現するためには、Ｓｉ基板光吸収の影響を受けずにアクティブデバイスへ近接可能であるほど高い比屈折率差を持つ光導波路を選択し、かつアクティブデバイスを破壊しないバックエンドプロセス温度（〜３５０℃）以下の低温で後付け可能な成膜手法が求められる。しかし、従来の技術では、Ｓｉ基板上でのアクティブデバイスと導波路との効率的な光結合は実現できていなかった。

本発明は、上記課題を解決するためになされたもので、Ｓｉ基板上でのアクティブデバイスと導波路との効率的な光結合を実現する光集積回路および製造方法を提供することを目的とする。

本発明の光集積回路は、Ｓｉ基板と、このＳｉ基板上に配置されたＳｉ電気回路からなるアクティブデバイスと、前記Ｓｉ基板上に前記アクティブデバイスと光結合するように配置されたアドオン導波路とを備え、前記アドオン導波路を構成する導波路コアは、材料組成比を変えることでシリコン酸化膜（ＳｉＯ₂）の屈折率ｎ〜１．４５からシリコン窒化膜（ＳｉＮ）の屈折率ｎ〜２．０２まで任意に調整可能であるＳｉＯ_xＮ_yからなることを特徴とするものである。
また、本発明の光集積回路の１構成例において、前記アドオン導波路と前記アクティブデバイスとの光結合構造は、前記アドオン導波路と前記アクティブデバイスとの突き合わせ結合構造またはエバネセント結合構造のいずれかである。
また、本発明の光集積回路の１構成例は、さらに、前記アドオン導波路と外部の光ファイバと光結合させるスポットサイズ変換器を備え、前記スポットサイズ変換器は、前記アドオン導波路と前記光ファイバのそれぞれの異なるモードフィールド径を変換することを特徴とするものである。

また、本発明の光集積回路の製造方法は、Ｓｉ基板上にＳｉ電気回路からなるアクティブデバイスを設ける工程と、前記Ｓｉ基板上に前記アクティブデバイスと光結合するようにアドオン導波路を形成する工程とを備え、前記アドオン導波路を構成する導波路コアは、材料組成比を変えることでシリコン酸化膜（ＳｉＯ₂）の屈折率ｎ〜１．４５からシリコン窒化膜（ＳｉＮ）の屈折率ｎ〜２．０２まで任意に調整可能であるＳｉＯ_xＮ_yからなることを特徴とするものである。
また、本発明の光集積回路の製造方法の１構成例において、前記アドオン導波路は、ＥＣＲプラズマＣＶＤ法を用いて成膜される。
また、本発明の光集積回路の製造方法の１構成例は、前記アドオン導波路の導波路コアの成膜ガスとして、ＳｉＤ₄、Ｓｉ₂Ｄ₆ガスのうち少なくとも１つを使用することを特徴とするものである。
また、本発明の光集積回路の製造方法の１構成例において、前記アクティブデバイスは、前記Ｓｉ基板上への直接接合、前記Ｓｉ基板上への結晶成長、前記Ｓｉ基板および闕所へのキャリア注入のうち少なくとも１つの方法を用いて前記Ｓｉ基板上に設けられることを特徴とするものである。
また、本発明の光集積回路の製造方法の１構成例において、前記アクティブデバイスは、III−Ｖ族化合物半導体、Ｇｅ、Ｓｉ、ＳｉＧｅ、ＳｉＣのうち少なくとも１つの材料を用いて構築されることを特徴とするものである。

本発明では、Ｓｉ基板上に配置されたＳｉ電気回路からなるアクティブデバイスと、Ｓｉ基板上にアクティブデバイスと光結合するように配置されたアドオン導波路とを設け、アドオン導波路を構成する導波路コアを、シリコン酸化膜の屈折率ｎ〜１．４５からＳｉＮの屈折率ｎ〜２．０２まで任意に調整可能であるＳｉＯ_xＮ_yにより構成する。アクティブデバイスの厚さは数μｍ以下である。導波路コアの材料としてＳｉＯ_xＮ_yを用いたアドオン導波路の比屈折率差は十分に大きいため、基板吸収の影響を小さくすることができ、アドオン導波路とＳｉ基板間に必要なアンダークラッド層の厚さを十分に薄くすることができ、アドオン導波路を十分にアクティブデバイスに近接させることができるので、アドオン導波路とアクティブデバイスとの効率的な光結合を実現することができる。また、本発明では、従来、ＳＯＩ基板上に構築されてきた光集積回路を、汎用的に用いられるＳｉ基板上に構築することで、ＳＯＩ基板に起因するプロセス上の技術課題を解決することができる。

また、本発明では、アドオン導波路を、ＥＣＲプラズマＣＶＤ法を用いて成膜することにより、アクティブデバイスを破壊しないバックエンドプロセス温度（〜３５０℃）以下の低温でアドオン導波路を後付けすることができる。

また、本発明では、アドオン導波路の導波路コアの成膜ガスとして、ＳｉＤ₄、Ｓｉ₂Ｄ₆ガスのうち少なくとも１つを使用することにより、通信波長帯（１．５μｍ帯）における光吸収の影響を大幅に低減することができ、通信波長帯で高品質なアドオン導波路を実現することができる。

本発明の第１の実施の形態に係る、Ｓｉ基板上に形成された光集積回路の構造を示す断面図である。 導波路の比屈折率差と、ＡＷＧ集積度および加工トレランスとの関係を示す図である。 ＳｉＨ₄ガスとＮ₂ガスとを用いて成膜した薄膜と、ＳｉＤ₄ガスとＮ₂ガスとを用いて成膜した薄膜の赤外吸収スペクトルを示す図である。 ＳｉＯ_xＮ_y：Ｄ膜の屈折率可変性と成膜速度の測定結果を示す図である。 ＳｉＯ_xＮ_y：Ｄ導波路とＳｉＮ：Ｈ導波路の材料吸収損失特性を示す図である。 本発明の第２の実施の形態に係る光集積回路の構造を示す断面図である。 本発明の第３の実施の形態に係る光集積回路の構造を示す平面図および断面図である。 本発明の第３の実施の形態に係る光集積回路の構造を示す断面図である。 本発明の第４の実施の形態に係る光集積回路の構造を示す平面図および断面図である。 本発明の第５の実施の形態に係る光集積回路の構造を示す平面図および断面図である。 本発明の第６の実施の形態に係る光集積回路の構造を示す平面図および断面図である。 従来のＳｉ導波路の製造方法を説明する工程断面図である。 従来の石英導波路とＳｉ基板上のＧｅＰＤとの光結合構造の１例を示す断面図である。 従来の石英導波路とＳｉ基板上のＧｅＰＤとの光結合構造の別の例を示す断面図である。

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係る、Ｓｉ基板上に形成された光集積回路の構造を示す断面図である。なお、図１における２０，２１は光集積回路を伝搬する伝搬光を表している。Ｓｉ基板１上には、アクティブデバイスとして光源２、光変調器３、光増幅器４、受光器５が形成されている。Ｓｉ基板１上には、これらのアクティブデバイスを覆うように、屈折率１．４４〜１．５１程度のシリコン酸化膜からなるアンダークラッド層６が形成されている。

アンダークラッド層６の上には、屈折率が１．４５〜２．０２の間で任意の屈折率のＳｉＯ_xＮ_y（Silicon Oxynitride）からなる導波路コア７が形成されている。さらに、導波路コア７の上には、屈折率１．４４〜１．５１程度のシリコン酸化膜からなるオーバークラッド層８が形成されている。ここで、導波路コア７の屈折率はクラッド層６，８の屈折率よりも高くなっている。

Ｓｉ基板１上に形成されたアクティブデバイスと、アンダークラッド層６と導波路コア７とオーバークラッド層８とからなるアドオン導波路とは、後述する光結合構造によって結合されている。これらのアクティブデバイスは、Ｓｉ基板１の上に多数並列に形成されており、それぞれの光源２から放出された異なる波長の光２０がアドオン導波路を伝搬する。

これら異なる波長の光２０は、アドオン導波路を用いて形成された光合波器９を用いて一つのアドオン導波路へと合波された後、伝搬光のモードフィールド径を整合させるために形成されたスポットサイズ変換器１０によってモードフィールド径が広げられた後に外部光ファイバ１１へと出力される。外部光ファイバ１１は、ファイバコア１１ａと、ファイバクラッド１１ｂとから構成されている。

一方、光集積回路には、外部光ファイバ１２を介して光２１が入力される。外部光ファイバ１２は、ファイバコア１２ａと、ファイバクラッド１２ｂとから構成されている。外部光ファイバ１２から入力された光２１は、スポットサイズ変換器１３によってモードフィールド径が縮小された後にアドオン導波路へ光結合され、さらにアドオン導波路を用いて形成された光分波器１４を用いてそれぞれの波長の光に分波された後、アドオン導波路と光結合された受光器５によって受光される。

Ｓｉ基板１上に形成された各アクティブデバイスとアドオン導波路との光結合部においては、Ｓｉ基板１による光吸収は十分に抑制された構造となっている。例えば、アクティブデバイスとアドオン導波路との光結合部は、Ｓｉ基板１による光吸収損失の影響が小さくなるようにＳｉ基板１との十分な距離が確保されている。

また、アドオン導波路は、導波路内を伝搬する光がＳｉ基板１によって吸収されないようにするため、厚さが最低１μｍ以上のアンダークラッド層６を備えている。また、アドオン導波路と外部光ファイバ１１，１２との光結合のためにスポットサイズ変換器１０，１３が形成されており、アドオン導波路と外部光ファイバ１１，１２とで極端に異なるモードフィールドサイズを整合させることで、広帯域の光に対しても低損失な光結合が可能である。

なお、本実施の形態では、アクティブデバイスとして、光源２からの光を変調する光変調器３と、光を増幅する光増幅器４とを設けているが、これらのアクティブデバイスは無くても構わない。

上記のとおり、本実施の形態のアドオン導波路の導波路コア７の材料はＳｉＯ_xＮ_yである。ＳｉＯ_xＮ_y導波路コア材料としては、成膜時におけるＯ（酸素）とＮの組成比を変化させることで、石英に近い屈折率１．４５から、シリコン窒化膜（ＳｉＮ：Silicon Nitride）に近い屈折率２．０２の間で屈折率を任意に選択可能である。ＳｉＮの屈折率はＳｉの屈折率３．４８と石英の屈折率の間に位置しており、ＳｉＮはＳｉと石英の中間屈折率材料である。

ＳｉＯ_xＮ_yを導波路コア７の材料とし、屈折率１．４４〜１．５１のシリコン酸化膜をクラッド層６，８の材料として光閉じ込めを実現することでアドオン導波路を形成する。導波路内の光閉じ込めの強さの指標である比屈折率差Δは、導波路コアの屈折率をｎ_core、クラッドの屈折率をｎ_cladとした時に、Δ＝（ｎ_core ²―ｎ_clad ²）／２ｎ_core ²×１００である。石英系導波路の比屈折率差はΔ＝１〜３％、ＳｉＯ_xＮ_yをコア材料として用いたＳｉＯ_xＮ_y導波路の比屈折率差はΔ＝１〜２４％、Ｓｉをコア材料として用いたＳｉ導波路の比屈折率差はΔ＝４１％である。

比屈折率差Δが小さい石英導波路では、最小の曲げ半径がおよそ３００μｍと比較的大きい。一方で、ＳｉＯ_xＮ_y導波路で最も光閉じ込めの強いΔ＝２４％のＳｉＯ_xＮ_y導波路の最小曲げ半径はおよそ３０μｍ程度である。したがって、本実施の形態では、石英導波路を用いる光回路と比較して光集積回路の集積度の向上が期待できる。

また、本実施の形態では、ＳｉＯ_xＮ_yの導波路コア７の組成比によって比屈折率差Δを１〜２４％の間で任意に選択することができるので、パッシブデバイスにおける干渉光学系を作製する際に最適な比屈折率差Δを選択することができ、設計自由度の向上が期待できる。

一方で、ＳＯＩ基板を用いて形成されるＳｉ導波路は比屈折率差がΔ＝４１％であり、その最小曲げ半径はおよそ３μｍと非常に小さいため、ＳｉＯ_xＮ_y導波路よりも高い集積度が期待できる。しかしながら、Ｓｉ導波路では、その高過ぎる光閉じ込め性能によって加工誤差起因による光の位相誤差が大きく現れてしまい、光クロストーク悪化や偏波依存損失の原因となる。例えば、幅４４０ｎｍ、厚さ２２０ｎｍのサイズを持つＳｉ導波路コアにおいて、コア幅加工誤差が１ｎｍの場合に引き起こされる実効屈折率変化は、ｄｎ／ｄｗ＝−０．００２ｎｍ^-1と極めて大きい。

Ｓｉ導波路幅の加工誤差が１ｎｍに制御された場合に作製されるＡＷＧ（Arrayed Waveguide Grating）のクロストークはおよそ−１８ｄＢが限界であり、高性能なパッシブデバイスを必要とする長距離通信応用には不向きである。また、基板の大口径化に伴って面内分布を均一化することが難しくなり、加工誤差は大きくなる。そのため、十分な加工トレランスを確保するためにＳｉ導波路よりも小さな比屈折率差Δの光導波路材料を選ぶ必要があり、集積度・加工トレランスの点からＳｉＯ_xＮ_yが有望である。

一例として、光導波路の比屈折率差Δと、その比屈折率差Δの導波路においてＡＷＧデバイス（２００ＧＨｚ×１６ｃｈ）を作製した際のデバイスの集積度および光クロストークを−２０ｄＢ以下に抑えるのに必要な加工トレランスとの大まかな関係を図２に示す。図２における直線２１０は比屈折率差Δとデバイス集積度との関係を示し、直線２１１は比屈折率差Δと加工トレランスとの関係を示している。

石英導波路（図２のＳｉｌｉｃａ）の比屈折率差Δでは、加工トレランスを大きくとることができるため、光の位相誤差が小さく、高品質なパッシブデバイスが作製可能であるが、比較的集積度が低くなってしまう。一方、Ｓｉ導波路の比屈折率差Δでは、高い集積度が期待できるが、加工トレランスが極めて小さく、光の位相誤差が大きくなってしまう。そこで、石英導波路よりも高い比屈折率差Δの導波路を用いることで集積度を向上しつつ、Ｓｉ導波路よりも小さな比屈折率差Δの導波路を用いることで実用的な加工トレランスを確保することができる。このような比屈折率差Δを持つ材料としてＳｉＯ_xＮ_yが有望である。

また、Ｓｉは非線形性が高い材料であり、特に比屈折率差Δが高く光閉じ込めが強いＳｉ導波路内では、その高いパワー密度によって四光波混合による光クロストーク増大や二光子吸収による損失増大が発生するため、非線形効果を無視できなくなる。材料の非線形定数と導波路内のモードフィールド径とを考慮した実効非線形パラメータγの値は、Ｓｉ導波路の場合、γ〜３００［Ｗ^-1ｍ^-1］である。

また、Ｓｉはバンドギャップが小さいため、二光子吸収が発現してしまい、二光子吸収係数βの値が０．９［ｃｍ／ＧＷ］と大きく、過剰損失の原因となる。Ｓｉ導波路内における非線形効果の発現は、数十ｄＢｍのパワーの光を入力した際に特に顕著な問題となる。したがって、波長分割多重伝送を用いて多波長を用いる場合や、デジタルコヒーレント伝送における高パワーを必要とする局発光を用いる場合において、Ｓｉ導波路の非線形効果が実用上の問題となる。

一方で、ＳｉＮをコア材料として用いたＳｉＮ導波路の場合は、実効非線形パラメータがγ〜１．４［Ｗ^-1ｍ^-1］であり、Ｓｉ導波路の場合よりも非線形効果を十分に小さくすることができるため、四光波混合による光クロストーク増大を抑制することができる。また、ＳｉＮは絶縁体であるため、バンドギャップが非常に大きく、二光子吸収の効果は無視できることから、パワー耐性を高くすることが可能である。

また、ＳｉＯ₂の材料非線形定数はＳｉＮの１／１０以下であり、ＳｉＯ₂導波路の実効非線形パラメータγの値はＳｉＮ導波路よりも十分に小さくなる。したがって、ＳｉＯ_xＮ_y導波路の実効非線形パラメータγの値はＳｉＮ導波路のγの値以下であり、Ｓｉ導波路と比較して非線形効果を十分に抑制することができる。また、ＳｉＮと同様に、ＳｉＯ_xＮ_yは絶縁体であるため、ＳｉＯ_xＮ_y導波路における二光子吸収の効果は無視できる。

導波路コア７とクラッド層６，８とは、いずれもＥＣＲプラズマＣＶＤ（electron-cyclotron-resonance plasma enhanced chemical vapor deposition）法を用いて成膜されるものとする。ＥＣＲプラズマＣＶＤ装置は、プラズマ生成室の周囲に磁気コイルを備え、プラズマ生成室内部にてＥＣＲ条件を満たす磁界（８７５ガウス）を発生させた後、成膜室内にプラズマ流を引き出すための発散磁界を形成する。周波数２．４５ＧＨｚのマイクロ波は石英窓を通じてプラズマ生成室へ導入され、ＥＣＲポイントにおいて電子が加速されることでプラズマが発生する。ここで発生したイオンは、プラズマ流として発散磁界に沿って成膜室へと引き出される。

酸素原料ガス、窒素原料ガスをプラズマ生成室に導入した場合、生成された酸素イオンと窒素イオンは発散磁界に沿って堆積基板の表面に照射される。成膜室に導入された珪素原料ガスは、これらの酸素イオン、窒素イオンと化学反応を起こすことでＳｉＯ_xＮ_y膜が基板上に形成される。このとき、プラズマ流中に発生する電界によって加速されたイオンが、基板の表面に衝撃を与える。このイオン衝撃によるエネルギーによって膜形成反応が促進され、緻密な高品質膜が形成される。したがって、ＳｉＯ_xＮ_y膜形成反応は主に基板表面近傍にて発生する。

プラズマを用いたガス分子の分解は、電子衝突によって引き起こされる。このとき、電子衝突による解離エネルギーは、分子の結合エネルギーよりも高いエネルギーを必要とする。電子衝突による解離エネルギーは、分子の励起状態のポテンシャル曲線の形に大きく依存するため、各々の分子で異なる。例えば、Ｏ₂分子の熱解離エネルギーは５．０８ｅＶであるが、電子衝突による解離エネルギーは７ｅＶである。また、Ｎ₂分子の場合、熱解離エネルギーが９．７６ｅＶであるのに対して、電子衝突による解離エネルギーは２４．３ｅＶである（文献「小沼光晴著，“プラズマと成膜の基礎”，日刊工業新聞社，１９８６年」）。

このように、Ｎ₂分子は、プラズマ中で解離させるには高いエネルギーを持った電子が必要である。従来のプラズマ装置では、１０ｅＶ以下のエネルギーの電子が主であるため、Ｎ₂分子の解離が起こりにくく、窒素の分圧によっては、形成するＳｉＯ_xＮ_y膜の屈折率を制御できなくなる。一方、従来のプラズマ装置よりも２、３桁低い圧力で動作するＥＣＲプラズマＣＶＤ装置では、生成されるプラズマに２０〜３０ｅＶの高エネルギー電子が多く存在するため、Ｎ₂分子も効率よく分解することができ、窒素イオンを効率的に生成することができる。

以上のように、本実施の形態では、高い電子エネルギーを持つイオンを用いて成膜反応を進めるため、Ｓｉ基板１自体を過熱する必要はなく、１８０℃程度の低温成膜が可能である。このＥＣＲプラズマＣＶＤ装置を用いた低温成膜法によって、Ｓｉ基板１上に既に形成されているアクティブデバイスを破壊することなく、アドオン導波路を形成することができる。

しかしながら、従来のＳｉＨ₄を原料ガスとした水素原子を多量に含むＳｉＯ_xＮ_y：Ｈでは、材料中のＮ−Ｈ基倍音振動により１．５μｍ帯で光吸収が発生するため、水素脱離のためには１０００℃近くの高温アニールが必要となり、基板上の電子回路、アクティブデバイスが破壊されてしまう。

そこで、ＳｉＤ₄（deuterated silane）ガスを用いた低温成膜法が有効である。膜中のＮ−Ｈ基、Ｎ−Ｄ基による赤外吸収は、原子量Ｍ，ｍの二原子間振動と仮定され、この二原子間振動の波長はλ∝√［Ｍｍ／（Ｍ＋ｍ）］と表される。したがって、Ｎ−Ｈ基の振動波長λ_N-HとＮ−Ｄ基の振動波長λ_N-Dとの関係は、λ_N-D〜１．３７λ_N-Hである。Ｎ−Ｈ基の振動波長λ_N-H〜１．５μｍと比較して、Ｎ−Ｄ基の場合、振動波長λ_N-D〜２．１μｍに光吸収が現れるので、通信波長帯における光吸収の影響を大幅に低減することができる。

図３にＳｉＨ₄ガスとＮ₂ガスとを用いてＥＣＲプラズマＣＶＤ法で成膜した薄膜と、ＳｉＤ₄ガスとＮ₂ガスとを用いてＥＣＲプラズマＣＶＤ法で成膜した薄膜の赤外吸収スペクトルを示す。図３における３００はＳｉＨ₄ガスとＮ₂ガスとを用いて成膜した薄膜の赤外吸収スペクトルを示し、３０１はＳｉＤ₄ガスとＮ₂ガスとを用いて成膜した薄膜の赤外吸収スペクトルを示している。

ＳｉＨ₄ガスとＮ₂ガスとを用いて成膜した薄膜では、Ｓｉ−Ｎ基伸縮振動（波数ν_Si-N＝８３０ｃｍ^-1）とＮ−Ｈ基伸縮振動（波数ν_N-H＝３３３０ｃｍ^-1）に起因するピークが観測される。したがって、従来どおりＳｉＮ：Ｈが成膜されていることが分かる。

一方、ＳｉＤ₄ガスとＮ₂ガスとを用いて成膜した薄膜では、Ｓｉ−Ｎ基伸縮振動に加えて、半値全幅域が２５１６〜２３９４ｃｍ^-1でピークが観測され、Ｎ−Ｈ基伸縮振動は観測されなかった。ここで、Ｎ−Ｈ基の振動波長λ_N-HとＮ−Ｄ基の振動波長λ_N-Dとの関係λ_N-D〜１．３７λ_N-Hを波数換算すると、Ｎ−Ｄ基振動波数はν_N-D≒ν_N-H／１．３７＝２４３１ｃｍ^-1となる。したがって、２５１６〜２３９４ｃｍ^-1に出現した吸収ピークは、Ｎ−Ｄ基伸縮振動に起因するピークであり、重水素を多量に含むＳｉＮ：Ｄ膜が成膜されていることが分かる。

次にＳｉＯ_xＮ_y：Ｄ膜の屈折率可変性と成膜速度の測定結果を図４に示す。図４における４００は屈折率の測定結果を示し、４０１は成膜速度を示している。ここでは、ＳｉＤ₄ガス流量一定で、Ｎ₂／Ｏ₂流量比を変えて成膜を行った。図４によると、ＳｉＯ_xＮ_y：Ｄ膜の屈折率を１．４７〜１．８７の範囲で変化させることが可能であり、実用的な成膜速度が得られることが分かる。

前述したように、本実施の形態では、ＥＣＲプラズマＣＶＤ法を用いることで、高いプラズマ効率によってＮ₂を窒素原料ガスとして利用可能であるため、その他の元素化合物（ＮＨ₃，ＮＤ₃，ＮＯ₂）を窒素原料ガスとして用いずとも実用的な成膜速度が得られるという利点を持つ。

次に、導波路特性を調べるため、ＳｉＯ_xＮ_y：Ｄをコア材料として用いたＳｉＯ_xＮ_y：Ｄ導波路とＳｉＮ：Ｈをコア材料として用いたＳｉＮ：Ｈ導波路の吸収損失比較を行った。図５に導波路透過スペクトルから見積もった材料吸収損失の比較結果を示す。ここでは、導波路を伝搬する光の伝搬モードをＴＥモードとし、導波路長を１．８ｃｍとした。いずれの導波路も、コアサイズは１×０．６μｍ²、コア屈折率はｎ≒１．９であり、クラッド材料はＳｉＨ₄ガスとＯ₂ガスにより成膜した石英である。図５における５００はＳｉＯ_xＮ_y：Ｄ導波路の材料吸収損失特性を示し、５０１はＳｉＮ：Ｈ導波路の材料吸収損失特性を示している。

ＳｉＯ_xＮ_y：Ｄ導波路では、ＳｉＮ：Ｈ導波路と比較して大幅にＮ−Ｈ基吸収が低減した。また、カットバック法により求めたＳｉＯ_xＮ_y：Ｄ導波路の伝搬損失は、波長１．５５μｍにおいて１．２ｄＢ／ｃｍであった。以上から、本実施の形態によれば、低温作製可能で、かつ１．５μｍ帯で高品質なＳｉＯ_xＮ_y導波路が実現可能であることが分かる。

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。本実施の形態は、第１の実施の形態の具体例を示すものであり、Ｓｉ基板上に形成された縦方向電流注入型光源チップとアドオン導波路とが光結合した構造を実現するものである。

III−Ｖ族化合物半導体からなる光源部とIII−Ｖ族化合物半導体からなる光導波路を備えた光源チップがＳｉ基板上に貼り合わせ接合されており、この光源チップの導波路と光結合する形でアドオン導波路が形成された構造とする。例えば、アドオン導波路のアンダークラッド層として、屈折率１．４７のシリコン酸化膜が堆積されており、アンダークラッド層の上にアドオン導波路のコアとして屈折率１．４５〜２．０２の間で任意の屈折率を持つＳｉＯ_xＮ_yが形成され、さらにコアの上にアドオン導波路のオーバークラッド層として、屈折率１．４７のシリコン酸化膜が堆積されている構造とする。

Ｓｉ基板上の光源チップは、アドオン導波路と光結合しており、光源チップからＳｉ基板への光吸収は十分に抑制された構造であるとする。例えば、アドオン導波路は、光源チップとの光結合部を伝搬する光および導波路内を伝搬する光がＳｉ基板によって吸収されないようにするため、厚さが最低１μｍ以上のアンダークラッド層を備えている。

Ｓｉ基板上への光源チップの接合では、微細な光導波路と光源チップとを光結合させるために、誤差が±１μｍ以下の高い貼り合せ精度が要求される。従来は、ＳＯＩ基板上に光源チップを接合するためにＳＯＩ基板の反り等の問題によって面内の貼り合せ精度を均一に保つことが難しく、特に大口径基板への適用の際に大きな問題となっていた。しかしながら、本実施の形態における光集積回路は、Ｓｉ基板上へ構築されるために、基板の反りの問題も小さく、大口径基板においても均一で高い貼り合せ精度が得られる。

また、本実施の形態における光源チップは、Ｓｉ基板上に直接接合されるため、厚いＳｉＯ₂層を有するＳＯＩ基板と比較して高い放熱性が期待できる。従来の光集積回路構築に用いられるＳＯＩ基板の厚いＳｉＯ₂層は、Ｓｉの熱伝導率（〜１６０Ｗｍ^-1Ｋ^-1）と比較してＳＯＩ層の熱伝導率（〜１．４Ｗｍ^-1Ｋ^-1）が非常に低いために、光源部における蓄熱の問題があり、安定動作が困難であった。特に、高いパワーで動作させた場合において、ＳＯＩ基板の放熱性の問題が顕著となった。しかしながら、本実施の形態における光集積回路は、Ｓｉ基板上に光源チップを直接接合することで、熱伝導率が良好なＳｉ基板をヒートシンクとして用いることができ、光源チップの安定動作および高出力動作が可能である。

図６は本実施の形態に係る光集積回路の構造を示す断面図であり、図１と同様の構成には同一の符号を付してある。本実施の形態の光集積回路は、図６に示すように、III−Ｖ族化合物半導体からなる垂直キャリア注入型の光源チップ２ａをＳｉ基板１上に貼り付けた後に、光源２の活性層と光結合するようにアドオン導波路が形成された構造を有する。

光源チップ２ａは、ｐ−ＩｎＧａＡｓＰからなるｐ型領域２２と、ｐ型領域２２の上に形成されたＩｎＰ量子井戸構造からなる活性層２３と、活性層２３の上に形成されたｎ−ＩｎＧａＡｓＰからなるｎ型領域２４とから構成される。ｐ型領域２２の下面にはｐ側電極２５が配置され、ｎ型領域２４の上にはｎ側電極２６が配置される。

Ｓｉ基板１上には、光源駆動用のドライバ１５が形成されており、ｐ側電極２５とドライバ１５との間は配線１６によって接続され、ｎ側電極２６とドライバ１５との間は配線１７によって接続されている。

第１の実施の形態と同様に、アドオン導波路は、シリコン酸化膜からなるアンダークラッド層６と、ＳｉＯ_xＮ_yからなる導波路コア７と、シリコン酸化膜からなるオーバークラッド層８とから構成される。上記のとおり、アンダークラッド層６の厚さは１μｍ以上である。本実施の形態では、光源チップ２ａとアドオン導波路との光結合構造として、光源チップ２ａの活性層２３の端面とアドオン導波路の導波路コア７の端面とを接触させる突き合わせ結合構造を採用している。

図６に示す光源チップ２ａの発熱は、従来のＳＯＩ基板が有するＳｉＯ₂層を間に介さずにＳｉ基板１に放熱することが可能であり、Ｓｉ基板１を直接ヒートシンクとして用いることで良好な放熱性を確保することができる。また、光源チップ２ａとＳｉ基板１との間の電極領域（ｐ側電極２５の領域）を光源チップ２ａの面積よりも大きく取り、この電極をＳｉ基板１と大面積で接触させることで、Ｓｉ基板１への放熱性をさらに高めることができる。

図６に示す光源チップ２ａと光結合したアドオン導波路の形成は、既存プロセス技術である成膜、平坦化、エッチング等によって形成することができる。具体的には、ドライバ１５、配線１６、ｐ側電極２５等が形成されたＳｉ基板１上に、ｐ型領域２２とｐ側電極２５とが接するように光源チップ２ａを貼り付け、アンダークラッド層６、導波路コア７、オーバークラッド層８を順番に形成し、さらに配線１７とｎ側電極２６を形成する。このような手法は、光導波路がすでに形成された後に光源ダイを実装する手法よりも作製手法を単純化することができる。

［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。本実施の形態は、第１の実施の形態の別の具体例を示すものであり、Ｓｉ基板上に形成された横方向電流注入型光源チップとアドオン導波路とが光結合した構造を実現するものである。本実施の形態では、光源チップとアドオン導波路との光結合構造として、エバネセント結合を採用している。

図７（Ａ）は本実施の形態に係る光集積回路の構造を示す平面図、図７（Ｂ）は図７（Ａ）の光集積回路のＡ−Ａ’線断面図、図８は図７（Ａ）の光集積回路のＢ−Ｂ’線断面図であり、図１と同様の構成には同一の符号を付してある。ただし、図７（Ａ）では、オーバークラッド層８の内部を透視して、光源チップとアドオン導波路の平面形状を記載している。

本実施の形態では、図７（Ａ）、図７（Ｂ）、図８に示すように、熱酸化膜上に形成されたIII−Ｖ族化合物半導体からなる光源チップ２ｂがＳｉ基板１上に貼り合わせ接合によって形成されている。
光源チップ２ｂは、熱酸化膜３０と、熱酸化膜３０の上に形成されたｉ−ＩｎＧａＡｓＰからなるクラッド層３１と、クラッド層３１の上に形成されたＩｎＰ多重量子井戸構造からなる活性層３２と、クラッド層３１の上に形成されたｐ−ＩｎＧａＡｓＰからなるｐ型キャリア注入層３３と、クラッド層３１の上に形成されたｎ−ＩｎＧａＡｓＰからなるｎ型キャリア注入層３４と、活性層３２とｐ型キャリア注入層３３とｎ型キャリア注入層３４との上に形成されたｉ−ＩｎＧａＡｓＰからなるクラッド層３５とから構成される。

光源チップ２ｂの活性層３２は、ｐ型キャリア注入層３３とｎ型キャリア注入層３４とによって挟まれており、横方向からキャリアが注入される構造となっている。活性層３２とクラッド層３１，３５とは導波路構造をしており、この導波路は先端（図７（Ａ）、図７（Ｂ）右側）に行くほど幅が細くなるテーパ構造となっており、伝搬する光のモードフィールド径が先端にいくほど広がる構造となっている。

第１の実施の形態と同様に、アドオン導波路は、シリコン酸化膜からなるアンダークラッド層６と、ＳｉＯ_xＮ_yからなる導波路コア７と、シリコン酸化膜からなるオーバークラッド層８とから構成される。第１、第２の実施の形態と同様に、アンダークラッド層６の厚さは１μｍ以上である。導波路コア７は、その一部が光源チップ２ｂのテーパ構造の導波路と対向するように形成されており、この導波路と対向する先端部７ａが先端（図７（Ａ）、図７（Ｂ）左側）に行くほど幅が細くなるテーパ構造となっている。これにより、アドオン導波路は、光源チップ２ｂからの光とエバネセント結合している。

ｐ型キャリア注入層３３の上にはｐ側電極３６が形成され、ｎ型キャリア注入層３４の上にはｎ側電極３７が形成される。ｐ側電極３６とドライバ１５との間は配線３８によって接続され、ｎ側電極３７とドライバ１５との間は配線３９によって接続されている。これらの電極３６，３７と配線３８，３９とはＳｉ基板１を這うように形成されることで光源チップ２ｂの放熱電極としても機能し、Ｓｉ基板１をヒートシンクとして用いることができる。

本実施の形態のような光集積回路を作製するには、ドライバ１５等が形成されたＳｉ基板１上に、光源チップ２ｂを貼り付け、電極３６，３７と配線３８，３９とを形成し、アンダークラッド層６、導波路コア７、オーバークラッド層８を順番に形成すればよい。

光源チップ２ｂの導波路のテーパ構造とアドオン導波路のテーパ構造とを合わせて効率の高い光結合をさせるためには、合わせ誤差が±１μｍ以下の高い合せ精度が要求される。従来は、ＳＯＩ基板上に光源チップを接合するためにＳＯＩ基板の反り等の問題によって面内の貼り合せ精度を均一に保つことが難しく、特に大口径基板への適用の際に大きな問題となっていた。しかしながら、本実施の形態における光集積回路は、Ｓｉ基板上へ構築されるために、基板の反りの問題も小さく、大口径基板においても均一で高い合せ精度が得られる。

［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。本実施の形態は、第１の実施の形態の別の具体例を示すものであり、Ｓｉ基板上に形成されたＧｅＰＤとアドオン導波路とが光結合した構造を実現するものである。本実施の形態では、ＧｅＰＤとアドオン導波路との光結合構造として、エバネセント結合を採用している。

図９（Ａ）は本実施の形態に係る光集積回路の構造を示す平面図、図９（Ｂ）は図９（Ａ）の光集積回路のＡ−Ａ’線断面図であり、図１と同様の構成には同一の符号を付してある。図９（Ａ）、図９（Ｂ）における２１は光集積回路を伝搬する伝搬光を表している。ただし、図９（Ａ）では、オーバークラッド層８の内部を透視して、ＧｅＰＤとアドオン導波路の平面形状を記載している。

図９（Ａ）、図９（Ｂ）に示すように、Ｓｉ基板１上に結晶成長によって厚さ１μｍのＧｅＰＤ２ｃが形成されている。ＧｅＰＤ２ｃの上面には、ｐ側電極４０とｎ側電極４１とが形成されている。このＧｅＰＤ２ｃの上部にアドオン導波路のアンダークラッド層６として屈折率１．４７のシリコン酸化膜が１μｍ以上の厚さで形成されており、ＧｅＰＤ２ｃ上の電極４０，４１間を走行する形で屈折率２．０２のＳｉＯ_xＮ_yからなる導波路コア７（Δ〜２１％、コア径１．５×０．６μｍ）が形成されており、さらに導波路コア７の上に屈折率１．４７のシリコン酸化膜からなるオーバークラッド層８が堆積されている。

アドオン導波路とＧｅＰＤ２ｃとはエバネセント結合しており、伝搬光２１のモードフィールドがＧｅＰＤ２ｃに重なることでＧｅＰＤ２ｃに光結合している。また、導波路コア７の材料としてＳｉＯ_xＮ_yを用いたアドオン導波路の比屈折率差は十分に大きいため、アドオン導波路とＳｉ基板１間に必要なアンダークラッド層６の厚さを２μｍ以下と十分に薄くすることができ、アドオン導波路を十分にＧｅＰＤ２ｃに近接させることができる。

［第５の実施の形態］
次に、本発明の第５の実施の形態について説明する。本実施の形態は、第１の実施の形態の別の具体例を示すものであり、アドオン導波路と外部光ファイバとの光結合構造を実現するものである。本実施の形態では、アドオン導波路と外部光ファイバとの光結合構造として、スポットサイズ変換器を用いる光結合構造を採用している。

図１０（Ａ）は本実施の形態に係る光集積回路の構造を示す平面図、図１０（Ｂ）は図１０（Ａ）の光集積回路のＡ−Ａ’線断面図であり、図１と同様の構成には同一の符号を付してある。ただし、図１０（Ａ）では、オーバークラッド層８の内部を透視して、アドオン導波路とスポットサイズ変換器の平面形状を記載している。

アドオン導波路と外部入出力ファイバとの光結合構造において、図１０に示すスポットサイズ変換器１０を用いることで低損失な光結合が可能である。スポットサイズ変換器１０は、アンダークラッド層６と、アンダークラッド層６の上に形成された屈折率ｎ〜２．０２のＳｉＯ_xＮ_yからなる第１導波路コア１８と、第１導波路コア１８を覆うようにアンダークラッド層６上に形成された屈折率ｎ〜１．５１の石英材料からなる第２導波路コア１９と、第２導波路コア１９を覆うように形成されたオーバークラッド層８とから構成される。

第１導波路コア１８は、アドオン導波路の導波路コア７と一体で形成されるものであり、先端（図１０（Ａ）、図１０（Ｂ）右側）にいくほど幅が狭くなる形状のテーパ構造を有している。導波路コア７のサイズはおよそ１．５×０．５μｍ²程度であり、第２導波路コア１９のサイズはおよそ３×３μｍ²程度である。

本実施の形態では、スポットサイズ変換器１０を用いることで、アドオン導波路内の小さなモードフィールドを外部入出力ファイバと光結合できるサイズまで断熱的に広げることが可能であり、第２導波路コア１９と外部入出力ファイバ（不図示）とを突き合わせて結合することによって低損失・広帯域な光結合が実現される。

［第６の実施の形態］
次に、本発明の第６の実施の形態について説明する。本実施の形態は、第５の実施の形態の別の例を説明するものである。図１１（Ａ）は本実施の形態に係る光集積回路の構造を示す平面図、図１１（Ｂ）は図１１（Ａ）の光集積回路のＡ−Ａ’線断面図であり、図１と同様の構成には同一の符号を付してある。図１１（Ａ）、図１１（Ｂ）における２０は光集積回路を伝搬する伝搬光を表している。ただし、図１１（Ａ）では、オーバークラッド層８の内部を透視して、アドオン導波路とスポットサイズ変換器の平面形状を記載している。

本実施の形態では、スポットサイズ変換器１０において、広がったモードフィールドがＳｉ基板１に吸収されない構造とするために、対向テーパ構造を用いた層間光結合構造を用いる。例えば、Ｓｉ基板１上のアンダークラッド層６の上にアドオン導波路の第１導波路コア７として、屈折率ｎ〜２．０２のＳｉＯ_xＮ_yからなる導波路コアが形成されている。この導波路コア７は、先端部７ａが先端（図１１（Ａ）、図１１（Ｂ）右側）に行くほど幅が細くなるテーパ構造を有している。

この導波路コア７の１μｍ上部の第２層には、アドオン導波路の第２導波路コア４２として、屈折率ｎ〜２．０２のＳｉＯ_xＮ_yからなる導波路コアが形成されている。第２導波路コア４２は、その一部が導波路コア７のテーパ構造と対向するように形成されており、この導波路コア７と対向する先端部４２ａが先端（図１１（Ａ）、図１１（Ｂ）左側）に行くほど幅が細くなるテーパ構造を有している。

アドオン導波路の対向するテーパ構造部において第１導波路コア７から第２導波路コア４２へと伝搬する光は互いにエバネセント結合されており、第１導波路コア７から第２導波路コア４２へと伝搬した光２０はスポットサイズ変換器１０へと入力される。

スポットサイズ変換器１０の第１導波路コア１８は、アドオン導波路の第２導波路コア４２と一体で形成される。第２導波路コア４２と結合したスポットサイズ変換器１０は、Ｓｉ基板１から十分に離れた位置に形成されており、第２導波路コア１９で広がったモードフィールドがＳｉ基板１に吸収されない構造となっている。その他の点は第５の実施の形態で説明したとおりである。

なお、第５、第６の実施の形態のスポットサイズ変換器１０において、第１導波路コア１８の材料であるＳｉＯ_xＮ_y導波路コア材料は、屈折率１．４５〜２．０２の間で任意の屈折率を持つＳｉＯ_xＮ_yであればよい。また、第２導波路コア１９は、第１導波路コア１８よりも低い屈折率を持つ材料であれば、ＳｉＯ_xＮ_yの屈折率１．４５〜２．０２の間で任意に選択してよい。

第６の実施の形態におけるアドオン導波路の対向テーパ構造を用いた光層間結合構造は、Ｓｉ基板１による光吸収を抑制するために、Ｓｉ基板１上に形成されたアクティブデバイスとアドオン導波路との光結合構造においても応用することができる。

また、第１〜第６の実施の形態では、ＳｉＯ_xＮ_yの導波路コア７，１８，４２の成膜ガスとしてＳｉＤ₄ガス系を用いた水素フリーガス系でＳｉＯ_xＮ_yを成膜する例で説明したが、これに限るものではなく、ＳｉＤ₄ガスの代わりに、Ｓｉ₂Ｄ₆ガスを用いてもよく、またＳｉＤ₄ガスとＳｉ₂Ｄ₆ガスの両方を用いてもよい。

また、第２、第３の実施の形態では、アクティブデバイスである光源チップ２ａ，２ｂをＳｉ基板１上に接合する例を説明し、第４の実施の形態では、Ｓｉ基板１上に結晶成長によってアクティブデバイスであるＧｅＰＤ２ｃを形成する例を説明したが、これに限るものではなく、Ｓｉ基板および闕所へのキャリア注入によってアクティブデバイスを形成するようにしてもよい。

また、第２、第３の実施の形態では、アクティブデバイスの例としてIII−Ｖ族化合物半導体からなる光源チップ２ａ，２ｂについて説明し、第４の実施の形態では、アクティブデバイスの例としてＧｅＰＤ２ｃについて説明したが、これに限るものではなく、アクティブデバイスは、III−Ｖ族化合物半導体、Ｇｅ、Ｓｉ、ＳｉＧｅ、ＳｉＣ（Silicon Carbide）のうち少なくとも１つの材料を用いて構築すればよい。

また、第１〜第３の実施の形態では、アンダークラッド層６の厚さを最低１μｍ以上としているが、アクティブデバイスとの光結合部分以外のアドオン導波路の引き回し部分についてはアンダークラッド層６の厚さを３μｍ以上とすることが望ましい。

本発明は、Ｓｉ基板上にＳｉ電気回路とＳｉ光回路とをワンチップで集積化する技術に適用することができる。

１…Ｓｉ基板、２…光源、２ａ，２ｂ…光源チップ、２ｃ…ＧｅＰＤ、３…光変調器、４…光増幅器、５…受光器、６…アンダークラッド層、７，４２…導波路コア、８…オーバークラッド層、９…光合波器、１０，１３…スポットサイズ変換器、１１，１２…外部光ファイバ、１１ａ，１２ａ…ファイバコア、１１ｂ，１２ｂ…ファイバクラッド、１４…光分波器、１５…ドライバ、１６，１７，３８，３９…配線、１８…第１導波路コア、１９…第２導波路コア、２０，２１…伝搬光、２２…ｐ型領域、２３，３２…活性層、２４…ｎ型領域、２５，３６，４０…ｐ側電極、２６，３７，４１…ｎ側電極、３０…熱酸化膜、３１，３５…クラッド層、３３…ｐ型キャリア注入層、３４…ｎ型キャリア注入層。

Claims (8)

1. Ｓｉ基板と、
   このＳｉ基板上に配置されたＳｉ電気回路からなるアクティブデバイスと、
   前記Ｓｉ基板上に前記アクティブデバイスと光結合するように配置されたアドオン導波路とを備え、
   前記アドオン導波路を構成する導波路コアは、材料組成比を変えることでシリコン酸化膜（ＳｉＯ₂）の屈折率ｎ〜１．４５からシリコン窒化膜（ＳｉＮ）の屈折率ｎ〜２．０２まで任意に調整可能であるＳｉＯ_xＮ_yからなることを特徴とする光集積回路。
2. 請求項１記載の光集積回路において、
   前記アドオン導波路と前記アクティブデバイスとの光結合構造は、前記アドオン導波路と前記アクティブデバイスとの突き合わせ結合構造またはエバネセント結合構造のいずれかであることを特徴とする光集積回路。
3. 請求項１または２記載の光集積回路において、
   さらに、前記アドオン導波路と外部の光ファイバと光結合させるスポットサイズ変換器を備え、
   前記スポットサイズ変換器は、前記アドオン導波路と前記光ファイバのそれぞれの異なるモードフィールド径を変換することを特徴とする光集積回路。
4. Ｓｉ基板上にＳｉ電気回路からなるアクティブデバイスを設ける工程と、
   前記Ｓｉ基板上に前記アクティブデバイスと光結合するようにアドオン導波路を形成する工程とを備え、
   前記アドオン導波路を構成する導波路コアは、材料組成比を変えることでシリコン酸化膜（ＳｉＯ₂）の屈折率ｎ〜１．４５からシリコン窒化膜（ＳｉＮ）の屈折率ｎ〜２．０２まで任意に調整可能であるＳｉＯ_xＮ_yからなることを特徴とする光集積回路の製造方法。
5. 請求項４記載の光集積回路の製造方法において、
   前記アドオン導波路は、ＥＣＲプラズマＣＶＤ法を用いて成膜されることを特徴とする光集積回路の製造方法。
6. 請求項４または５記載の光集積回路の製造方法において、
   前記アドオン導波路の導波路コアの成膜ガスとして、ＳｉＤ₄、Ｓｉ₂Ｄ₆ガスのうち少なくとも１つを使用することを特徴とする光集積回路の製造方法。
7. 請求項４乃至６のいずれか１項に記載の光集積回路の製造方法において、
   前記アクティブデバイスは、前記Ｓｉ基板上への直接接合、前記Ｓｉ基板上への結晶成長、前記Ｓｉ基板および闕所へのキャリア注入のうち少なくとも１つの方法を用いて前記Ｓｉ基板上に設けられることを特徴とする光集積回路の製造方法。
8. 請求項４乃至７のいずれか１項に記載の光集積回路の製造方法において、
   前記アクティブデバイスは、III−Ｖ族化合物半導体、Ｇｅ、Ｓｉ、ＳｉＧｅ、ＳｉＣのうち少なくとも１つの材料を用いて構築されることを特徴とする光集積回路の製造方法。

Images