JPH06338501A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH06338501A
JPH06338501A JP12872193A JP12872193A JPH06338501A JP H06338501 A JPH06338501 A JP H06338501A JP 12872193 A JP12872193 A JP 12872193A JP 12872193 A JP12872193 A JP 12872193A JP H06338501 A JPH06338501 A JP H06338501A
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
aluminum
oxide film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP12872193A
Other languages
English (en)
Inventor
Shinji Nakajima
伸二 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP12872193A priority Critical patent/JPH06338501A/ja
Publication of JPH06338501A publication Critical patent/JPH06338501A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の多層配線の層間絶縁層の平坦化
処理にともなって生じるアルミニウムまたはアルミニウ
ム合金配線の不良を抑制する方法を提供することを目的
とする。 【構成】 基板1上にアルミニウムまたはアルミニウム
合金よりなる配線2を形成し、その表面に酸素プラズマ
を接触させて酸化アルミニウム膜3を形成し、次いで、
酸素プラズマ中にシリコンを含むソースガスを導入して
酸化アルミニウム膜3の形成に続けてプラズマCVD法
により絶縁層4を形成するようにする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法、
特に、半導体装置の多層配線の層間絶縁層の平坦化処理
にともなって生じるアルミニウムまたはアルミニウム合
金配線の不良を抑制する方法に関する。
【0002】
【従来の技術】多層配線の層間絶縁層の形成方法として
は、アルミニウムまたはアルミニウム合金よりなる配線
を形成した後、配線の表面を酸化せずにCVD装置を使
用して絶縁層を形成する方法が一般的に知られている。
近年、ヒロックによる配線の短絡またはストレスマイグ
レーションによる断線を防止するため、配線表面を酸化
した後に絶縁層を形成する方法が使用されるようになっ
た。なお、この場合の配線表面の酸化には主にプラズマ
酸化装置が使用され、また、絶縁層の形成にはそれとは
別個のCVD装置が使用される。
【0003】
【発明が解決しようとする課題】近年の半導体装置の微
細化は著しく、アルミニウムまたはアルミニウム合金配
線の幅も1μm以下となり、ストレスマイグレーション
による配線不良は従来の技術だけでは防止できなくなり
つゝある。加えて、SOG(スピンオングラス)の塗布
やO3 (オゾン)とTEOS(テトラエチルオルソシリ
ケート)とを使用するCVD(化学気相堆積)によって
層間絶縁層を平坦化する技術が実用されるようになって
いろいろな問題が発生するようになった。
【0004】まず、絶縁層の膜厚が厚くなって変形し難
くなるため、アルミニウムまたはアルミニウム合金配線
に発生したストレスが緩和されずに残留応力として残
る。この状態で温度が上昇すると、ストレスによるアル
ミニウム原子の自己拡散により配線中のミクロのボイド
が移動し、それらが集合して大きなボイドとなり配線不
良を招く要因となる。
【0005】また、SOGは、塗布後450℃程度の温
度に加熱することによって有機溶媒を飛散させてガラス
状の組成にするが、この時様々のガスが放出され、この
ガスがアルミニウムまたはアルミニウム合金配線の不良
を招く要因となる。
【0006】さらにまた、CVD法を使用してO3 とT
EOSとを反応させて形成した絶縁層中には水が残留
し、これが加熱によりガスとなって放出され、アルミニ
ウムまたはアルミニウム合金配線の不良を招く要因とな
る。
【0007】本発明の目的は、これらの問題点を解消す
ることにあり、半導体装置の多層配線の層間絶縁層の平
坦化処理にともなうアルミニウムまたはアルミニウム合
金配線の不良を抑制して、半導体装置の生産性、信頼性
を向上しうるようにする半導体装置の製造方法を提供す
ることにある。
【0008】
【課題を解決するための手段】上記の目的は、基板
(1)上にアルミニウムまたはアルミニウム合金よりな
る配線(2)を形成し、この配線(2)の表面に酸素プ
ラズマを接触させて酸化アルミニウム膜(3)を形成
し、前記の酸素プラズマ中にシリコンを含むソースガス
を導入して前記の酸化アルミニウム膜(3)の形成に続
けてプラズマCVD法により絶縁層(4)を形成する工
程を有する半導体装置の製造方法によって達成される。
なお、前記の酸素プラズマは電子サイクロトロン共鳴
(ECR)により生成されることが好ましい。また、前
記の絶縁層(4)を形成した後、この絶縁層(4)上に
絶縁物質(5)を堆積するか、または、塗布して平坦化
することができる。
【0009】
【作用】図1に原理説明図を示す。図において、1は基
板であり、2はアルミニウムまたはアルミニウム合金配
線であり、3は酸化アルミニウム膜であり、4は二酸化
シリコン絶縁層であり、5は平坦化絶縁層であり、16
は絶縁膜である。
【0010】配線2の表面に酸素プラズマにより酸化ア
ルミニウム膜3を形成し、引き続き同一装置内で酸素プ
ラズマ中にシリコンを含むソースガス、例えばシランを
導入して二酸化シリコン絶縁層4を形成すると、配線2
と酸化アルミニウム膜3との間及び酸化アルミニウム膜
3と二酸化シリコン絶縁層4との間は完全に密着した状
態に形成される。
【0011】配線2の表面に酸化アルミニウム膜3を形
成すると、配線中のアルミニウム原子の移動が抑制され
てストレスマイグレーションが発生し難くなることは知
られているが、本発明の発明者は、配線2と酸化アルミ
ニウム膜3及び酸化アルミニウム膜3と二酸化シリコン
絶縁層4とが相互に密着した状態に形成されると、スト
レスによる配線中のアルミニウム原子の移動がさらに強
く抑制されるようになり、その結果配線中のミクロのボ
イドが集合して大きなボイドに成長しなくなることを見
出した。また、配線表面が化学的に安定な酸化アルミニ
ウムの緻密な膜によって覆われるので、SOGの塗布や
3 −TEOSを使用するCVDによって形成される平
坦化絶縁層から発生するガスによって配線が損傷を受け
ることが防止される。
【0012】なお、酸化アルミニウム膜3と絶縁層4の
形成にはECRプラズマ処理装置が好適である。その理
由は、低温酸化、低温成膜が可能であり、また、低いガ
ス圧でプラズマを生成することが可能なので、緻密な酸
化アルミニウム膜を制御性よく形成することができるか
らである。
【0013】
【実施例】以下、図面を参照して、本発明の一実施例に
係るアルミニウムまたはアルミニウム合金配線と絶縁層
の形成方法について説明する。
【0014】図6参照 図6に、ECRプラズマ処理装置の構成図を示す。図に
おいて、7はマイクロ波導波管であり、8はガス導入口
であり、9は電磁石であり、10はプラズマ生成室であ
り、11は反応室であり、12はガス導入口であり、1
3は基板支持台であり、14は真空系に接続されるガス
排気口であり、15は高周波電源である。
【0015】図3参照 基板1上に絶縁膜16を介してアルミニウムまたはアル
ミニウム合金配線2が形成された状態を図3に示す。こ
の状態の基板を図6に示すECRプラズマ処理装置の基
板支持台13上に載置し、装置内圧力を5×10-4To
rrに保持してガス導入口8から酸素を10cc/分で
供給する。一方、マイクロ波導波管7から100Wのマ
イクロ波を導入して電磁石9の発生する磁界とマイクロ
波との共鳴効果によって酸素を励起して酸素プラズマを
生成し、これを、基板に接触させる。
【0016】図4参照 酸素プラズマによる酸化によって、配線2の表面に30
Å厚の酸化アルミニウム膜3を形成する。
【0017】図5参照 酸素プラズマが生成されている状態でガス導入口12か
らシラン(SiH4 )を流量10cc/分で導入して装
置内圧力を1×10-3Torrに保持し、プラズマCV
D法により二酸化シリコン層4を5000Å厚に形成す
る。
【0018】図1参照 次に、O3 とTEOSを使用するCVD法、または、S
OGの塗布によって絶縁層5を形成し、表面を平坦化す
る。
【0019】図2参照 なお、酸化アルミニウム膜3上に二酸化シリコン層を形
成する際に、図6に示すように基板支持台13に高周波
電源15の発生する高周波電力を印加してRFバイアス
を与えると、図2に示すように二酸化シリコン膜6を平
坦に形成することができ、図1に示すように絶縁層5を
形成して平坦化する工程は不要になる。
【0020】この結果、層間絶縁層の平坦化処理によっ
てアルミニウムまたはアルミニウム合金配線中に応力が
残留していても、抵抗上昇を招くような大きなボイドが
配線中に形成されることはなくなった。
【0021】
【発明の効果】以上説明したとおり、本発明に係る半導
体装置の製造方法においては、アルミニウムまたはアル
ミニウム合金配線の表面に酸化アルミニウム膜を密着し
た状態に形成し、さらに酸化アルミニウム膜上に絶縁層
を密着した状態に形成することによってストレスによる
配線中のアルミニウム原子の移動が抑制されるので、層
間絶縁層の平坦化処理に伴う配線不良を防止することが
でき、アルミニウムまたはアルミニウム合金配線のより
一層の微細化が可能になる。
【図面の簡単な説明】
【図1】本発明の原理説明図である。
【図2】本発明の製造工程説明図である。
【図3】本発明の製造工程説明図である。
【図4】本発明の製造工程説明図である。
【図5】本発明の製造工程説明図である。
【図6】本発明の実施に使用されるECRプラズマ処理
装置の構成図である。
【符号の説明】
1 基板 2 配線 3 酸化アルミニウム膜 4・6 絶縁層 5 平坦化絶縁層 7 マイクロ波導波管 8・12 ガス導入口 9 電磁石 10 プラズマ生成室 11 反応室 13 基板支持台 14 ガス排気口 15 高周波電源 16 絶縁膜

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板(1)上にアルミニウムまたはアル
    ミニウム合金よりなる配線(2)を形成し、 該配線(2)の表面に酸素プラズマを接触させて酸化ア
    ルミニウム膜(3)を形成し、 前記酸素プラズマ中にシリコンを含むソースガスを導入
    し、前記酸化アルミニウム膜(3)の形成に続けてプラ
    ズマCVD法により絶縁層(4)を形成する工程を有す
    ることを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記酸素プラズマは電子サイクロトロン
    共鳴(ECR)により生成されることを特徴とする請求
    項1記載の半導体装置の製造方法。
  3. 【請求項3】 請求項1記載の絶縁層(4)を形成した
    後、該絶縁層(4)上に絶縁物質(5)を堆積するか、
    または、塗布して平坦化する工程を有することを特徴と
    する半導体装置の製造方法。
JP12872193A 1993-05-31 1993-05-31 半導体装置の製造方法 Withdrawn JPH06338501A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12872193A JPH06338501A (ja) 1993-05-31 1993-05-31 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12872193A JPH06338501A (ja) 1993-05-31 1993-05-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH06338501A true JPH06338501A (ja) 1994-12-06

Family

ID=14991794

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12872193A Withdrawn JPH06338501A (ja) 1993-05-31 1993-05-31 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH06338501A (ja)

Similar Documents

Publication Publication Date Title
US5426076A (en) Dielectric deposition and cleaning process for improved gap filling and device planarization
JP4361625B2 (ja) 半導体装置及びその製造方法
JPH10223625A (ja) 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
WO2000014786A1 (fr) Procede de production d'un dispositif a semi-conducteur
KR100382387B1 (ko) 플라즈마 처리 방법
JPH10163192A (ja) 半導体装置およびその製造方法
JPH09102492A (ja) 半導体装置の製造方法および半導体製造装置
JPH09237783A (ja) 半導体装置の製造方法
JPH11219950A (ja) 半導体集積回路の製造方法並びにその製造装置
JPH09186155A (ja) 半導体素子の製造方法
KR20010080750A (ko) 반도체 장치 및 그 제조 방법
JPH06338501A (ja) 半導体装置の製造方法
JPH11220024A (ja) 半導体集積回路の製造方法及びその製造装置
JP2636715B2 (ja) 半導体装置の製造方法
JPS62274082A (ja) ドライエツチング方法
JP3192903B2 (ja) 半導体装置の製造方法および半導体製造装置
US5920791A (en) Method of manufacturing intermetal dielectrics for sub-half-micron semiconductor devices
JPH05291415A (ja) 半導体装置の製造方法
JPH08306681A (ja) 平坦化塗布絶縁膜の形成方法
JPH05335299A (ja) 半導体装置の製造方法
JP4054123B2 (ja) プラズマ成膜方法
KR100201721B1 (ko) 반도체장치의 제조방법
JP3402937B2 (ja) 半導体装置の製造方法
JP2629587B2 (ja) 半導体装置の製造方法
JPH0669200A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20000801