CN1241243C - 在图案化材料上形成高分子层的方法 - Google Patents

在图案化材料上形成高分子层的方法 Download PDF

Info

Publication number
CN1241243C
CN1241243C CN03122983.2A CN03122983A CN1241243C CN 1241243 C CN1241243 C CN 1241243C CN 03122983 A CN03122983 A CN 03122983A CN 1241243 C CN1241243 C CN 1241243C
Authority
CN
China
Prior art keywords
patterned material
polymer layer
layer
substrate
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN03122983.2A
Other languages
English (en)
Other versions
CN1467798A (zh
Inventor
陈中泰
梁明中
蔡信谊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN1467798A publication Critical patent/CN1467798A/zh
Application granted granted Critical
Publication of CN1241243C publication Critical patent/CN1241243C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00Processes for applying liquids or other fluent materials
    • B05D1/62Plasma-deposition of organic layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/14Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by electrical means
    • B05D3/141Plasma treatment
    • B05D3/142Pretreatment
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B05SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05DPROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D5/00Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures
    • B05D5/08Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain an anti-friction or anti-adhesive surface
    • B05D5/083Processes for applying liquids or other fluent materials to surfaces to obtain special surface effects, finishes or structures to obtain an anti-friction or anti-adhesive surface involving the use of fluoropolymers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一保护层沉积在一基底的表面上,其是由等离子体增强型化学气相沉积制造工艺而形成,然后在保护层上沉积一高分子层。此基底放置在一反应室内的垫块上,接着在至少一等离子体源影响下,氟碳气体导入反应室中,此氟碳气体可以是CFx气体,此至少一等离子体源包括通过使用无线电频率等离子体能量离子化氟碳气体的第一等离子体源,以及在沉积保护层时的无线电频率及沉积高分子层时较大的偏压,使用一几近于零的自偏压至基底的第二等离子体源。沉积高分子之前先沉积保护层以保护基底表面,避免沉积高分子层时损坏基底。

Description

在图案化材料上形成高分子层的方法
技术领域
本发明是有关于一种用在半导体基底的绝缘结构,且特别是有关于一种使用等离子体增强型化学气相沉积的方法以在集成电路上形成薄膜。
背景技术
当半导体组件日愈缩小,缩减的内联线(例如导线及介层窗(via))隔离及几何形状排列会使内联线结构的电容及电阻增加。这些增加的电子性质例如是交互干扰(cross talk noise)以及在层间(interlevel)与层内(intralevel)的导电性内联线的增长落后(propagation delays)。降低或消除此不利的关联能增强组件的速度且能降低能源的损耗。在集成电路的领域,通过使用具有较低介电常数的绝缘材料可以减弱电容。
已知的无机材料二氧化硅(SiO2)为具有最低的介电常数的材料之一,二氧化硅常于集成电路上当作主要的绝缘材料,而且在二氧化硅薄膜添加相当少量的氟被发现能降低其介电常数。欲更降低介电常数典型地需要使用更先进的有机材料,在有机材料的主题上,公知技术中氟碳基聚合物为具有潜力的低介电常数材料。
等离子体反应器能用在集成电路表面上沉积介电薄膜,等离子体反应器使用能量典型地是在等离子体反应室以无线电频率(RF)的型式离子化一种或多种气体,或是将无线电频率等离子体源导入等离子体反应室,或是通过电极导入能源。此离子化气体在等离子体反应室内会沉积于集成电路的表面,因而在集成电路上形成介电膜,此技术通常应用在等离子体增强型化学气相沉积(CVD)的程序,例如是在等离子体反应器内通过离子化氟碳气体,然后在集成电路沉积已离子化的气体以产生一层氟碳膜。
无论如何,等离子体增强型化学气相沉积是较难控制的。特别是形成适当厚度且最适合分布均匀的氟碳层在介电材料上是困难的。在介电材料上沉积氟碳膜时,氟碳等离子体会与原先预定沉积在其上的介电材料反应,例如,当介电材料包括图案化的氧化物或氮化物材料时,此图案化的氧化物或氮化物材料将会被等离子体蚀刻,而取代了涂布一层介电膜的机制。
发明内容
本发明提供一种在材料上沉积介电膜的方法,此材料例如是图案化的介电材料,其于沉积的条件下容易被蚀刻。因此,本发明之一目的是首先在图案化的介电材料上沉积一层薄膜当作保护层,接着以等离子体在图案化的介电材料上沉积另一层介电层(例如聚合物),但不会蚀刻下方的基底及/或图案化的介电材料,因此介电层例如是氟碳层可成功地沉积在图案化的介电材料之上。
本发明的不同实施例可以包括或说明下列目的,本发明的另一目的是提供一种在基底材料表面沉积一层薄的且低介电常数的高分子膜的改良方法,例如是在图案化的介电材料上使用保护层,如此等离子体就不会与基底产生不利的反应。
为实现本发明的优点及依据本发明的一个目的,具体且广泛地说明,本发明提供一种在图案化材料上形成高分子层的方法,其包括以下步骤:提供一基底;在一双等离子体源反应室内,于基底上形成一保护层;以及在保护层上原位形成一层高分子层。在此基底上可以形成有一图案化材料,此保护层可以形成在图案化的材料上,此图案化的材料可以包括氧化硅或氮化硅,或包括尤其是硅层,而此保护层是使用几乎为零的偏压功率所形成,其厚度是介于约10至约50埃,此保护层直接吸附在图案化材料的表面但不吸附在暴露出的基底表面,然后在双无线电频率(dual-RF)源等离子体反应室内使用氟碳(CFx)气体而形成高分子层。
本发明的另一目的在于提供一种半导体结构,包括:一基底;在基底上所形成的一图案化的材料;在图案化的材料上所形成的一薄保护层,其中此薄保护层吸附在图案化材料的表面;以及在保护层上形成的一高分子层。图案化的材料可以包括在基底上所形成一图案化的介电材料。
依据本发明的另一目的,还提供一种在图案化材料沉积高分子层的方法,其包括下列步骤:将已形成有一图案化材料的一基底放入一双等离子体源反应室内;将一反应气体导入反应室内;使用第一等离子体源离子化此反应气体以形成一保护层;使用第二等离子体源于基底增加偏压;以及在保护层上沉积一氟碳膜。此保护层可以形成在图案化材料暴露的表面上,且高分子层也可以形成在保护层暴露的表面上。
附图说明
图1为依照本发明的实施例的说明,在双等离子体源设备内于基底上形成保护层的剖面图;
图2为依照本发明的实施例的说明,在图1中的保护层上另外形成高分子层的剖面图;以及
图3为本发明的沉积方法,依次在基底上沉积保护层,在保护层上沉积高分子层的流程图。
附图标记说明:
100:反应室
101:第一等离子体源
102:电极
103:反应气体
104:高分子层
105:基底
106:垫块/电极
107:第二等离子体源
108:图案化材料
200:保护层
300、301、302、303、304、400、401:步骤
具体实施方式
任何有关上述说明的特点及其任何组合都包括在本发明的范围内。为让本发明的上述目的、特征、优点能更明显易懂,下文特举一些优选实施例及权利要求,并配合所附图式,作详细说明如下:
将以优选实施例对本发明作详细的说明,这些例子揭露在附图中,附图中相同的标号是说明相同或相似的部分,需注意的是这些附图不是真正比例绘制图而是已经简化的形式。在下列的说明,以许多特定的细节揭露最优选实施例,使熟悉此技术的人可以使用本发明。虽然本发明已以一优选实施例揭露如上,然其并非用以限定本发明,任何熟习此技术的人,在不脱离本发明的精神和范围内,当可作一些更动与润饰。
以下详尽地描述的目的在于,虽然所讨论的实施例在不脱离本发明的精神和范围内,可被推断以涵盖实施例所有的修正、替代及均等性,因此本发明的保护范围应当视后附的权利要求所界定的为准。需要说明的是此处所描述的制造工艺及结构并不会涵盖沉积制造工艺完整的流程,例如在使用第一等离子体源及第二等离子体源的集成电路的基底形成保护层及氟碳膜,本发明的实施结合不同的等离子体增强型化学气相沉积技术及集成电路制造方法,所以只需要提供这些共通性的制造工艺以说明本发明,在一些例子中,将不会特别描述知名的机台及制造工艺,以避免对本发明发生不必要的限制。
特别对附图做更多的说明,本发明的制造工艺可实施在基底沉积薄的高分子膜,所使用的装置如图1及图2所示。本发明的制造工艺可实施于可控制的环境,如在反应室100内产生,此反应室100可由例如是不锈钢建造,且以气密者为佳。在实施例中,反应室100包括适用于操作化学气相沉积制造工艺的双等离子体蚀刻器。
反应室100的结构包括,诸如真空马达及压力控制器(未画出),以在反应室100内产生一预定的压力。如本实施例,反应室100的内壁及两电极102、106的表面涂布有一层膜,其适用于操作等离子体增强型化学气相沉积制造工艺。
反应室100构造更包括,诸如槽及管件(未画出),适用于以控制的速率而高效率地抽入一种或多种的气体103至反应室100。此气体103通过一个或多个孔洞结构(未画出)而导入反应室100中,此一个或多个孔洞结构诸如环状的分散器或散器头组合或任何其它适合的结构,在操作等离子体增强型化学气相沉积制造工艺时,以分散的型式导入气体。在一实施例中,每一孔洞结构的位置邻近电极102,而每一孔洞结构通常放至于电极102及基底105之间,如此气体103进入反应室100后遇到由第一等离子体源101所产生的无线电频率等离子体能量,便会在电极102及垫块/电极106之间离子化。反应室100可额外地包括泄气口(未画出),用以去除反应室100中残留的等离子体及气体。
依据实施例,第一等离子体源101是用来产生能量,已知的如等离子体能源,以充分的在反应室100中离子化一种或多种气体103。依据本发明所述的方法,利用操作第一等离子体源101(如其功率的不同)可以控制离子化气体103的浓度,第一等离子体源101可以与电极102电性连接,而电极102包括例如导电性材料例如铝,如图1所示。
在另一实施例,等离子体能量可被诱导传送至反应室100内的气体103,将能量诱导传送进入反应室100的方式可以在反应室100四周包裹导电性线圈,并且施加一无线电频率等离子体能量至线圈,等离子体区域将因此形成于在反应室100内,即使线圈是位于反应室外面。
如优选实施例所述,等离子体能量包括无线电频率(RF)等离子体能量,特别是第一等离子体源101包括无线电频率(RF)调幅器,其可产生高频的无线电频率讯号,而从反应室100内的第一电极102传送至接近气体103。在实施例中,无线电频率以13.56百万赫兹传送,这是等离子体增强型化学气相沉积反应室产生等离子体能量的工业标准。在实施例中,无线电频率等离子体能量可以任何其它的频率供应,在适当的条件下,当暴露至气体103,无线电频率等离子体能量便能将气体103离子化,而产生高分子自由基沉积在基底105上。
第二等离子体源107可以用来控制沉积的过程。例如,自偏压基底105。第二等离子体源107与垫块/电极106电性(如电容地)连接为佳,且在沉积操作时,垫块/电极106依次接触基底105从而自偏压基底105。特别地,第二等离子体源107最好包括无线电频率(RF),且调幅器可产生高频的无线电频率讯号,以传送至垫块/电极106并从垫块/电极106辐射,无线电频率以13.56百万赫兹传送为佳,但在实施例中,无线电频率等离子体能量可以其它频率供应。
请继续参照图1、图2以及图3中的流程,以下将说明最佳的制造工艺,本发明沉积制造工艺的起始步骤300,是将基底105放入反应室100内且放在垫块/电极106之上,基底以具有图案化材料108的半导体晶圆为佳,垫块/电极106保持及/或支持着基底105,且其在沉积制造工艺时可以作为一热控制系统(未画出)的一部分,以控制基底的温度。基底105如图1所示,在其制造工艺时的中间步骤,可以包括图案化材料层108,其例如是由二氧化硅、氮化硅或氮氧化硅所组成。将基底105放入反应室100之后,密封反应室100,然后使用真空马达以使一种或多种反应气体加压至一适当压力及温度。当维持在预定的压力及温度,将特定比例及流量的一种或多种反应气体103导入反应室100中,如步骤301所示。在实施例中,压力的设定可以设在气体流量设定之前、期间(反复的)或之后。在一最佳的方法,反应气体包括氟碳(CFx),此反应气体可以例如CH2F2、C4H8是且后续形成的氟碳层可包括CFx
气体103以一流量导入反应室100,在使用足够的能量下,氟及碳气体等离子体将于反应室100内形成。在步骤302中,第一等离子体源101是用来离子化气体103,其通过由施加频率约13.56百万赫兹及能量约在800至1500瓦的无线电频率等离子体能量至电极102邻近气体103,无线电频率等离子体能量可交替地诱导耦接至反应室100而离子化气体103,从而产生例如自由基物种包括单体、低聚物(oligomer)及/或高分子自由基,而沉积至图案化材料层108的表面。例如,氟碳气体导入反应室100后可以离子化成自由基,其包括氟碳自由基(如CF或CF2)及氟原子/氟分子(F或F2)。
传送至反应室100的气体103的量可以调整以控制沉积制造工艺,例如于等离子体增强型气相沉积制造工艺,气体103的流量需要在设定在一适当的范围以维持反应室内的压力。在本发明的一些实施例,沉积速率及制造工艺可通过改变一种或多种气体的流量、气体103的组成、反应室内的压力、第一等离子体源101及/或第二等离子体源107的能量输出及基底105的温度而选择性地控制,只要在至少一等离子体源可能是第一等离子体源101及/或第二等离子体源107的影响下维持等离子体增强型气相沉积。在实施例中,其它的气体诸如其它含碳的气体及/或含氟的气体可以单独供应或与上述的气体一起供应,反应气体可更包括一氧化碳、氩气、氮气及/或氧气。在一实施例中,用以形成高分子层(及/或保护层)的反应气体包括以下全部气体:一氧化碳、氩气、氮气及氧气。
本发明的一个目的,是使用一特定比率的一氧化碳及氩气有助于控制在图案化材料上的高分子层剖面。例如,于形成高分子层时,一氧化碳的供应流量范围可控制在从0至约150sccm,在一优选实施例,范围从85至约115sccm,控制在约100sccm更佳;及氩气的供应流量范围可控制在从0至约300sccm,控制在约150至300sccm更佳。在其它的实施例,相似的流量或不同的流量可用来形成保护层。
本发明的一个特色,上述说明曾提及在特定条件下,被涂布的基底105及/或图案化材料层108会被非预定的化学反应损坏,这些反应在某些偏压条件下使用某些图案化材料层108可能会发生,更特定地,氟碳气体103,例如由偏压条件所引起的电场可能会引起气体等离子体离子轰击图案化材料层108,而导致未饱和键结的形成,而未饱和键结会快速地与离子化氟碳气体反应而形成挥发性(气体)产物,此图案化材料层108与离子化氟碳气体的反应会导致蚀刻(例如移除)部分的图案化材料层108。
例如当图案化材料层108,其包括介电层及第二等离子体源107产生本质的偏压条件,从沉积在图案化材料层108以作区别,等离子体可能会蚀刻图案化材料层108。一个实例,图案化材料层108是包括例如二氧化硅(SiO2)或氮化硅(Si3N4),在此实例中,假如图案化材料层108主要是由二氧化硅所组成,则蚀刻所产生的挥发性产物,则依照下列的方程式:
方程式1
假如图案化材料层108主要是由氮化硅所组成,蚀刻所产生挥发性产物,则依照下列的方程式:
方程式2
由以上的方程式证实,要开启非预定的蚀刻反应需要活化能ΔE,假如基底105含有硅,基于活化能的导入,硅可与氟碳气体的氟离子反应而形成挥发性的氟化硅(SiFx)。在另一实例中,图案化材料层108包括多晶硅层,基于活化能的导入,硅可与氟碳气体的氟离子反应而形成挥发性的氟化硅。
本发明寻求能维持低于基底105及/或图案化材料层108上活化能的能阶,如此蚀刻反应将不会发生。无论如何,依照本发明的一个目的,由本质的偏压引起的离子轰击能增加基底105及/或图案化材料层108上的能阶,而不会降低基底105及/或图案化材料层108上的能阶。
增加图案化材料层108的能阶,将更容易达到活化能ΔE,而导致图案化材料108的键结更易被打断而产生蚀刻反应。因此当图案化材料层108有相对低的活化能,将更容易与离子化气体103进行非预定的反应。所以可以通过降低偏压条件以减弱非预定的反应的进行,且最好是能消除非预定的反应为佳。
上述的问题可以依照本发明作说明,首先依步骤303,在基底105维持几近于零的偏压,依步骤400使用等离子体增强型化学气相沉积法在基底形成薄保护层200,而将偏压功率保持在低功率,较佳的是几近于零(例如在0与200W之间),以避免形成保护层时所用的离子化气体103会轰击并蚀刻基底105及/或图案化材料108:等离子体源功率可维持在约800瓦至约1500瓦,由于只有少数或无离子轰击会打断图案化材料108的键结且形成挥发性气体产物,因此离子化气体103及图案化材料108之间的反应所需的活化能必须维持在相对的高值,而几近于零的偏压功率可以使保护层200直接吸附在图案化材料108表面。在一优选实施例,氟碳气体被用来形成保护层200,其厚度在10埃与50埃之间。
图案化材料108与基底105的第一部分接触,但不接触基底105的第二部分(例如暴露的表面)。保护层200形成于基底105的第二部分及图案化材料108暴露的表面,上述的名词如″第二部分″、″凹部″及″基底暴露的表面″有时是说明图案化材料108侧壁之间的表面,但有时是说明例如图案化材料108侧壁之间的高分子层104,对于这些名词,应该结合上下文的意思理解其涵义。
依据本发明目的之一,对于偏压电压主要是用来当形成具有特点或区块的基底时,在凹部沉积材料,如此的凹部包括例如是前段文字所定义的″第二部分″。假如基底是平的,沉积制造工艺将可不用偏压电压,因此依据本发明目的之一,几近于零的偏压可用来填凹部,且同时可以控制能阶在蚀刻反应发生的活化能之下。在实施例中,保护层200沉积至凹部,偏压功率保持在约200瓦之下,但无论如何,在沉积进行时,偏压功率可依基底材料及表面高低形状不同而改变。
于步骤401,使用等离子体增强型化学气相沉积法形成高分子层,在实施例中存在图案化材料108,增加第二等离子体源107的功率有助于高分子层104的沉积(图2)。通过在频率例如是约13.56百万赫兹,使用功率至第二等离子体源107,可以达成制造工艺上附加的控制。由第二等离子体源107至垫块/电极106使用无线电频率等离子体能量,使用直接电流(DC)电压自偏压至基底105及图案化材料108,其电压可以适当的伏特计作量测。
至于高分子层104的形成,使用蚀刻器及配方可控制反应中沉积/蚀刻比率,而在图案化材料108(保护层200之上)的侧壁及/或上表面形成高分子层104。关于控制在图案化材料108及基底105表面的每一部分的高分子层104厚度,微调反应的配方包括改变功率,在其它实施例中还包括改变一种或多种气体的流量、气体的组成、反应室内的压力、第一等离子体源101及/或第二等离子体源107相对的能量输出及基底105的温度。
高分子层104可选择性地形成在图案化材料108(保护层200之上)的表面,其是使用例如于2001年10月18日在美国提出申请的专利,申请号为09/978,546,所揭露的全部或部分的方法及装置,以及于2002年6月24日在美国提出申请的专利,其标题为氟碳膜沉积的方法。综合说明以上两篇专利的内容,假如上表面沉积的厚度较侧壁沉积的厚度,于蚀刻时高分子层可被当作保护层以避免图案化材料108的剖面被损坏,假如沉积在侧壁的厚度相对的厚,高分子层会减弱图案化材料108特征之间凹部的临界尺寸,通过微调反应的配方,图案化材料108间的表面(如第二部分)可沉积高分子层104,其厚度较在图案化材料108间的表面薄,或不沉积高分子层104。在不同的实施例中,其中的高分子层104不沉积在第二部分,在第二部分的保护层200可以整个地被蚀刻移除或只轻微地蚀刻移除,在实施例中的图2,在第二部分的保护层200只轻微地被蚀刻移除。
在未使用保护层的情况下,且例如是当形成高分子层104的配方不易控制时,第二部分及/或图案化材料108于高分子层104化学气相沉积形成过程中可能被损坏(蚀刻)。因此使用保护层200有助于高分子层104形成在不同的图案化材料108上,由此来增加高分子层104在图案化材料108的附着性并减弱蚀刻反应,此图案化材料108例如是图案化光阻。
在实施例中,步骤304,使用偏压功率约700瓦及1300瓦的等离子体源功率所形成的保护层200,可以使高分子层104沉积在图案化材料108上,有这一层保护层200,高分子层104吸附在保护层200时会减弱或是消除蚀刻反应。在实施例中,高分子层104沉积在保护层200暴露的表面而不沉积在基底105暴露的表面,离子化气体103或等离子体沉积或附着至被保护层200所覆盖的图案化材料108上的表面而形成高分子层104。在实施例中,保护层及高分子层中的元素组成大致上是相同的,但元素的比例不同而组成不同的两层。
为节省制造工艺的时间,高分子层104以氟碳高分子层为佳,可以在被用来形成保护层的相同的双无线电频率源等离子体室中产生。依据步骤304,当薄膜达到预定的厚度,制造工艺可被终止且使用传统的方法例如是自动把手移开基底105。另外,可以测试高分子层104以取得适当的沉积特性,其包括介电常数、不同位置的厚度及/或不同位置的分布均匀性。
根据以上的说明,任何本领域的技术人员都可明了本发明的方法有助于形成较公知技术具有改良特性的介电层,虽然本发明已以一优选实施例揭露如上,然其并非用以限定本发明,任何本领域内的技术人员,在不脱离本发明的精神和范围内,当可作一些更动与润饰。本发明为在材料层上形成高分子层,例如是图案化材料108。通过保护层亦可应用至其它材料,其与反应气体等离子体反应的活化能不够高。有如此多的变异及修正都落在本发明的范围内,因此本发明的保护范围当视后附的权利要求所界定的为准。

Claims (17)

1.一种在图案化材料上形成高分子层的方法,包括下列步骤:
提供一基底,该基底具有一图案化材料形成在其上;
进行一等离子体增强型化学气相沉积法,以于该图案化材料上形成一保护层;以及
在该保护层上原位形成一高分子层,
其中,该保护层是使用一几近于0的偏压功率所形成,且该保护层是直接吸附在该图案化材料的表面。
2.如权利要求1所述的在图案化材料上形成高分子层的方法,其特征在于:该图案化材料包括氧化硅层、氮化硅层两者之一。
3.如权利要求1所述的在图案化材料上形成高分子层的方法,其特征在于:该图案化材料包括硅层。
4.如权利要求1所述的在图案化材料上形成高分子层的方法,其特征在于:该保护层是使用氟碳气体而形成。
5.如权利要求4所述的在图案化材料上形成高分子层的方法,其特征在于:该高分子层是使用一氟碳气体而形成;
至少该保护层与该高分子层其中之一更包括使用一气体所形成,该气体包括一氧化碳、氩气、氮气及氧气;以及
一氧化碳的供给流量介于0与150sccm之间,氩气的供给流量介于0与300sccm之间。
6.如权利要求5所述的在图案化材料上形成高分子层的方法,其特征在于:一氧化碳供给流量介于85与115sccm之间,该氩气供给流量介于150与300sccm之间。
7.如权利要求1所述的在图案化材料上形成高分子层的方法,其特征在于:该高分子层包括一氟碳高分子层。
8.如权利要求7所述的在图案化材料上形成高分子层的方法,其特征在于:形成该高分子层的步骤包括下列步骤:
提供一反应气体,该反应气体包括一氟碳气体;以及
提供一第一等离子体源及一第二等离子体源并使用该氟碳气体在该保护层上沉积一氟碳膜。
9.如权利要求8所述的在图案化材料上形成高分子层的方法,其特征在于:该第二等离子体源包括一无线电频率等离子体源,其是用以提供该基底一自偏压。
10.如权利要求1所述的在图案化材料上形成高分子层的方法,其特征在于:该保护层的厚度介于10至50埃之间。
11.如权利要求1所述的在图案化材料上形成高分子层的方法,其特征在于:该保护层是形成于该基底及该图案化的材料所暴露的表面。
12.如权利要求11所述的在图案化材料上形成高分子层的方法,其特征在于:该高分子层是形成于被该保护层所覆盖的该图案化材料的表面上,但不形成于被该保护层所覆盖的该基底表面上。
13.一种半导体结构,包括:
a)一基底,该基底中已形成有一图案化的材料,该图案化的材料是接触该基底的一第一部分但不接触该基底的一第二部分;
b)一保护层,配置在该基底上,其中该保护层吸附在该图案化的材料表面上,且该保护层的材质包括氟碳化合物;
c)一高分子层,位于该保护层上,该高分子层不形成于该基底的该第二部分。
14.如权利要求13所述的半导体结构,其特征在于:该图案化的材料包括电介质。
15.如权利要求13所述的半导体结构,其特征在于:该保护层是形成于该基底及该图案化的材料所暴露的表面。
16.如权利要求15所述的半导体结构,其特征在于:该高分子层是形成于该图案化的材料的表面,而该图案化的材料被保护层覆盖。
17.如权利要求13所述的半导体结构,其特征在于:
该保护层是形成在暴露的该图案化的材料表面但不形成于该基底的该第二部分。
CN03122983.2A 2002-06-24 2003-04-23 在图案化材料上形成高分子层的方法 Expired - Fee Related CN1241243C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/178,795 2002-06-24
US10/178,795 US6746970B2 (en) 2002-06-24 2002-06-24 Method of forming a fluorocarbon polymer film on a substrate using a passivation layer

Publications (2)

Publication Number Publication Date
CN1467798A CN1467798A (zh) 2004-01-14
CN1241243C true CN1241243C (zh) 2006-02-08

Family

ID=29734771

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03122983.2A Expired - Fee Related CN1241243C (zh) 2002-06-24 2003-04-23 在图案化材料上形成高分子层的方法

Country Status (3)

Country Link
US (1) US6746970B2 (zh)
CN (1) CN1241243C (zh)
TW (1) TWI235771B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007000611A1 (de) * 2007-10-31 2009-05-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Kratzfeste und dehnbare Korrosionsschutzschicht für Leichtmetallsubstrate
TWI510665B (zh) * 2009-02-17 2015-12-01 Tokyo Electron Ltd 使用電漿反應製程來形成氟碳化物層的方法
KR102396247B1 (ko) 2014-08-12 2022-05-09 도쿄엘렉트론가부시키가이샤 기판 처리 방법
CN106531858B (zh) * 2016-12-30 2019-03-05 青岛杰生电气有限公司 紫外led封装方法
CN113275217B (zh) * 2021-05-18 2022-06-24 佛山市思博睿科技有限公司 等离子体接枝共聚膜层的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051321A (en) * 1997-10-24 2000-04-18 Quester Technology, Inc. Low dielectric constant materials and method
US6086679A (en) * 1997-10-24 2000-07-11 Quester Technology, Inc. Deposition systems and processes for transport polymerization and chemical vapor deposition
US6521546B1 (en) * 2000-06-14 2003-02-18 Applied Materials, Inc. Method of making a fluoro-organosilicate layer
US6451705B1 (en) * 2000-08-31 2002-09-17 Micron Technology, Inc. Self-aligned PECVD etch mask

Also Published As

Publication number Publication date
US20030234440A1 (en) 2003-12-25
TWI235771B (en) 2005-07-11
CN1467798A (zh) 2004-01-14
US6746970B2 (en) 2004-06-08
TW200400278A (en) 2004-01-01

Similar Documents

Publication Publication Date Title
US5698901A (en) Semiconductor device with amorphous carbon layer for reducing wiring delay
US7939422B2 (en) Methods of thin film process
US7547635B2 (en) Process for etching dielectric films with improved resist and/or etch profile characteristics
TWI693641B (zh) 圖案化低介電常數介電膜之方法
US7435684B1 (en) Resolving of fluorine loading effect in the vacuum chamber
KR100260775B1 (ko) 플라즈마처리장치
KR101427505B1 (ko) 마스크 패턴의 형성 방법 및 반도체 장치의 제조 방법
EP1182275B1 (en) Method of forming an interlayer insulating film
US6693043B1 (en) Method for removing photoresist from low-k films in a downstream plasma system
US7727906B1 (en) H2-based plasma treatment to eliminate within-batch and batch-to-batch etch drift
KR20050118267A (ko) 플라즈마 에칭 성능 강화를 위한 방법
WO2007118026A2 (en) Step coverage and pattern loading for dielectric films
CN1644251A (zh) 清洁反应室的方法
KR20080093392A (ko) 제어된 임계 치수 수축의 에칭 처리
JPH10335322A (ja) 絶縁膜の形成方法
KR20010032168A (ko) 플라즈마 박막 증착 방법
CN1241243C (zh) 在图案化材料上形成高分子层的方法
KR100358459B1 (ko) 유전체 박막의 선택적 에칭 방법
US20040161946A1 (en) Method for fluorocarbon film depositing
CN1871554A (zh) 用于从衬底去除光刻胶的方法和设备
US7569498B2 (en) Manufacturing method of semiconductor device
US9384979B2 (en) Apparatus for the deposition of a conformal film on a substrate and methods therefor
US20220044926A1 (en) Deposition of low-stress carbon-containing layers
CN1358610A (zh) 抛光方法
JP3371188B2 (ja) 絶縁膜の成膜方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20060208

Termination date: 20190423

CF01 Termination of patent right due to non-payment of annual fee