KR100726149B1 - 반도체 소자 제조 방법 - Google Patents
반도체 소자 제조 방법 Download PDFInfo
- Publication number
- KR100726149B1 KR100726149B1 KR1020050057048A KR20050057048A KR100726149B1 KR 100726149 B1 KR100726149 B1 KR 100726149B1 KR 1020050057048 A KR1020050057048 A KR 1020050057048A KR 20050057048 A KR20050057048 A KR 20050057048A KR 100726149 B1 KR100726149 B1 KR 100726149B1
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous carbon
- etching
- interlayer insulating
- film
- carbon layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 229910003481 amorphous carbon Inorganic materials 0.000 claims abstract description 68
- 238000005530 etching Methods 0.000 claims abstract description 39
- 239000011229 interlayer Substances 0.000 claims abstract description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 36
- 239000010410 layer Substances 0.000 claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000011066 ex-situ storage Methods 0.000 claims description 2
- 238000011065 in-situ storage Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000000151 deposition Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 7
- 238000000059 patterning Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 239000005388 borosilicate glass Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000005360 phosphosilicate glass Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- OKTJSMMVPCPJKN-OUBTZVSYSA-N Carbon-13 Chemical compound [13C] OKTJSMMVPCPJKN-OUBTZVSYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 적합한 반도체 소자 제조 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자 제조 방법은 반도체 기판에 전도성 라인을 형성하는 단계; 상기 전도성 라인 상부에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 비정질카본층과 유기반사방지막을 적층 형성하는 단계; 상기 유기반사방지막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각베리어로 상기 유기반사방지막 및 비정질카본층을 식각하는 단계; 잔류하는 상기 포토레지스트 패턴을 제거하는 단계; 상기 비정질카본층을 식각베리어로 상기 층간절연막을 식각하여 상기 반도체 기판의 소정 영역을 오픈하는 홀을 형성하는 단계; 및 잔류하는 상기 비정질카본층과 반사방지막을 제거하는 단계를 포함한다.
희생막, 반사방지막, 포토레지스트 패턴
Description
도 1a 내지 도 1f는 종래 기술에 따른 반도체 소자 제조 방법을 도시한 공정 단면도,
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 층간절연막
23 : 비정질 카본 24 : 희생막
25 : 포토레지스트 패턴 26 : 랜딩 콘택홀
본 발명은 반도체 제조 기술에 관한 것으로, 특히 랜딩 플러그 콘택 형성 방법에 관한 것이다.
80㎚ 테크놀로지(Technology) 이하의 디바이스에서 적용되는 불화아르곤(ArF) 193㎚ 리소그라피 공정은 기존 공정 개념에 식각 도중 발생하는 포토레지스트 디포메이션(Deformation)의 억제라는 요구 조건이 추가되었다. 이에 따라, 식각 관점에서 기존의 요구 조건과 패턴 디포메이션을 동시에 만족하기 위한 공정 조건의 개발이 주요한 과제가 되었다. 이러한 문제로 하드마스크를 이용한 패터닝 기술이 일반화 되어있는 상황으로 얼마나 경제적인 하드마스크를 선택하는가가 가장 중요한 문제이다. 하드마스크 물질로는 폴리실리콘막, 질화막과 같은 일반적인 물질에 최근에는 비정질 카본(Amorphous Carbon)과 같은 신물질이 후보로 검토되고 있다.
한편, 랜딩 플러그 콘택(Landing Plug Contact) 형성 공정에는 질화막을 하드마스크로 공정을 진행하는 것이 일반적이다.
그러나, 질화막 하드마스크는 경제성이 가장 뛰어난 재료이지만 포토레지스트 마진 측면에서는 한계를 갖고 있기 때문에 새로운 하드마스크인 비정질 카본과 유기 폴리머 하드마스크와 같은 물질로의 전환이 60㎚ 이하의 디바이스에서 검토되고 있다.
그러나, 비정질 카본의 경우 공정 중 비정질 카본 상부에 추가로 실리콘옥시나이트라이드(SiON) 하드마스크의 증착이 필요하고, 비정질 카본의 두께가 증가할 경우 후속 얼라인 마진을 위해 키오픈(Key open)등의 공정 추가가 필요한 상황으로 양산성 측면에서 큰 문제를 갖고 있다. 실리콘옥시나이트라이드는 비정질 카본 패터닝시 하드마스크 역할을 수행하는 물질로 비정질 카본 식각시 큰 선택비 차이를 갖고있는 물질이다.
따라서, 일정 두께 이상의 비정질 카본을 식각하기 위해서는 실리콘옥시나이트라이드 하드마스크의 증착 및 패터닝이 필수적이며, 그에 따라 공정이 복잡해지는 문제점을 갖고 있다.
도 1a 내지 도 1f는 종래 기술에 따른 반도체 소자 제조 방법을 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(11) 상부에 층간절연막(12)을 증착한다. 이 때, 층간절연막(12) 증착 전에 소자분리 및 워드라인 등의 DRAM 구성에 필요한 공정을 진행한다.
또는, 게이트 상부에서 멈추도록 화학적 기계적 연마(CMP)를 실시하여 게이트 상부의 층간절연막을 제거한 후, 드러난 게이트하드마스크질화막 상부에 비정질 카본을 증착한다.
한편, 층간절연막(12)은 BSG(Boro-Silicate-Glass)막, BPSG(Boro-Phospho-Silicate-Glass)막, PSG(Phospho-Silicate-Glass)막, TEOS(Tetra-Ethyl-Ortho-Silicate)막, HDP(High Density Plasma) 산화막, SOG(Spin On Glass)막 또는 APL(Advanced Planarization Layer)막 등을 이용하거나, 산화막 계열 이외에 무기 또는 유기 계열의 저유전율막을 이용한다.
이어서, 층간절연막(12) 상에 2000Å∼4000Å 두께의 비정질 카본(13), 300Å∼400Å 두께의 실리콘옥시나이트라이드(14)를 적층 형성한다.
계속해서, 실리콘옥시나이드라이드(14) 상에 유기 반사방지막(15, Organic Battom Anti Reflection Coating)을 증착하고, 유기 반사방지막(15)의 소정 영역 상에 포토레지스트 패턴(16)을 형성한다.
도 1b에 도시된 바와 같이, 포토레지스트 패턴(16)을 식각베리어로 반사방지막(15a) 및 실리콘옥시나이트라이드(14a)를 식각한다.
도 1c에 도시된 바와 같이, 포토레지스트 패턴(16)을 식각베리어로 비정질 카본(13a)의 소정 두께를 식각한다. 이 때, 비정질 카본(13a)을 식각하면서 포토레지스트 패턴(16a)의 일부 두께가 손실된다.
도 1d에 도시된 바와 같이, 반사방지막(15a) 및 포토레지스트 패턴(16a)을 스트립하고, 식각된 실리콘옥시나이트라이드(14a)를 식각 베리어로 소정 두께가 남아있는 비정질 카본(13b)을 모두 식각한다. 이 때, 층간절연막(12a)의 소정 두께도 식각된다.
도 1e에 도시된 바와 같이, 비정질 카본(13b)을 식각한 후 실리콘옥시나이트라이드(14b)를 제거하고, 비정질 카본(13b)을 식각 베리어로 반도체 기판(11의 표면이 오픈될 때까지 층간절연막(12b)을 식각한다.
도 1f에 도시된 바와 같이, 랜딩 콘택홀(17)이 형성됨을 알 수 있고, 비정질 카본(13b)을 제거하여 LPC 공정을 마무리한다.
상술한 바와 같이, 비정질 카본을 증착한 후 LPC 마스크 공정을 진행하는데, 4000Å 두께의 비정질 카본을 하드마스크로 사용할 경우 오버레이 마진에 큰 문제점을 드러내어, 마스크 얼라인시 별도의 키 오픈 공정이 필요한 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 비정질 카본을 하드마스크로 적용할 때, 실리콘옥시나이트라이드를 증착하지 않고 랜딩 플러그 콘택을 형성하는데 적합한 반도체 소자 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자 제조 방법은 반도체 기판에 전도성 라인을 형성하는 단계; 상기 전도성 라인 상부에 층간절연막을 형성하는 단계; 상기 층간절연막 상에 비정질카본층과 유기반사방지막을 적층 형성하는 단계; 상기 유기반사방지막 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각베리어로 상기 유기반사방지막 및 비정질카본층을 식각하는 단계; 잔류하는 상기 포토레지스트 패턴을 제거하는 단계; 상기 비정질카본층을 식각베리어로 상기 층간절연막을 식각하여 상기 반도체 기판의 소정 영역을 오픈하는 홀을 형성하는 단계; 및 잔류하는 상기 비정질카본층과 반사방지막을 제거하는 단계를 포함한다.
이와 같이, 본 발명은 하드마스크층으로 사용되는 비정질카본층을 500Å 이하의 두께로 형성하여, 비정질카본층 패터닝시 필요한 실리콘옥시나이트라이드 증착을 생략할 수 있고, 비정질카본층의 두께가 얇아짐에 따라 종래에 비해 얇은 두께의 포토레지스트를 사용해도 무방하며 이는 마스크 패턴 디파인 능력을 향상시키는 효과가 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체 소자 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(21) 상부에 층간절연막(22)을 증착한다. 이 때, 층간절연막(22) 증착 전에 소자분리 및 워드라인 등의 DRAM 구성에 필요한 공정을 진행한다.
또는, 게이트 상부에서 멈추도록 화학적 기계적 연마(CMP)를 실시하여 게이트 상부의 층간절연막을 제거한 후, 드러난 게이트하드마스크질화막 상부에 비정질 카본(23)을 400Å∼500Å 두께로 증착한다. 여기서, 비정질카본(23)은 후속 층간절연막(22) 식각시 하드마스크층으로 사용된다.
한편, 층간절연막(22)은 BSG(Boro-Silicate-Glass)막, BPSG(Boro-Phospho-Silicate-Glass)막, PSG(Phospho-Silicate-Glass)막, TEOS(Tetra-Ethyl-Ortho-Silicate)막, HDP(High Density Plasma) 산화막, SOG(Spin On Glass)막 또는 APL(Advanced Planarization Layer)막 등을 이용하거나, 산화막 계열 이외에 무기 또는 유기 계열의 저유전율막을 이용한다.
이어서, 400Å∼500Å 두께의 비정질 카본(23) 상에 유기 반사방지막(24, OBARC)을 증착하고, 유기 반사방지막(24)의 소정 영역 상에 포토레지스트 패턴(25)을 형성한다.
한편, 본 발명의 실시예에서는 실리콘옥시나이트라이드 하드마스크를 생략(Skip)하기 때문에, 유기 반사방지막(24) 식각과 비정질 카본(23)의 식각이 포토레지스트 베리어로 가능해야 한다. 또한, 일반적으로 비정질 카본(23)의 식각율이 포토레지스트패턴(25)과 큰 차이가 없는 관계로 두꺼운 비정질 카본(23)을 실리콘옥시나이트라이드 마스크 없이 디파인 하기 어렵기 때문에 가능한 얇은 비정질 카본(23)을 증착한다.
또한, 종래에 문제가 되었던 두꺼운 비정질 카본(4000Å 이상의 두께)을 사용할 경우 공정상 오버레이 마진에 큰 문제점을 드러내어 마스크 얼라인시 별도의 키 오픈 공정이 필요하지만, 1000Å 두께 이하의 비정질 카본을 사용할 경우 문제없이 얼라인 된다.
따라서, 키 오픈 마스크 공정을 생략할 수 있는 효과도 있으며, 마스크 패터닝시 필요한 포토레지스트 두께는 얇은 두께(200Å∼1000Å)의 비정질 카본을 식각하는 정도의 두께만이 필요하므로 종래 기술과 대비하여 얇은 두께의 포토레지스트를 사용해도 무방하며, 이는 마스크 패턴 디파인 능력을 향상시키게 되어 패턴 붕괴 없이 미세한 패터닝이 가능하게 되어 60㎚ 이하의 테크놀로지에도 적용이 가능할 것으로 보인다.
도 2b에 도시된 바와 같이, 포토레지스트 패턴(25)을 식각 베리어로 유기반사방지막(24) 및 비정질카본(23)을 식각하여 유기반사방지막패턴(24a)과 비정질 카본패턴(23a)을 식각한다. 이 때, 유기반사방지막패턴(24a) 및 비정질 카본패턴(23a)을 식각하면서 포토레지스트 패턴(25)은 소정 두께가 손실되어 도면부호 '25a'와 같이 포토레지스트패턴이 잔류한다. 한편, 비정질카본(23) 식각시 O2/NH3/N2/H2/CHxFy/CxFy/Ar의 혼합 가스를 사용하여 식각하며, 과도식각 타겟을 조절하여 포토레지스트패턴(25a)의 두께를 손실시키는 타겟으로 실시한다. 그리고, 과도식각에 의해 층간절연막(22)의 표면 일부가 식각되어 층간절연막이 도면부호 '22a'와 같이 잔류한다. 그리고, 포토레지스트 패턴(25)을 식각베리어로 유기반사방지막(24) 및 비정질카본층(23)을 식각하는 단계는 인-시튜(In-situ) 또는 익스-시튜(Ex-situ)로 진행한다.
도 2c에 도시된 바와 같이, 포토레지스트 패턴(25a)을 스트립한다.
삭제
포토레지스트 패턴(25a) 잔류시 후속 층간절연막(22a)의 자기 정렬 콘택 식각시 디포메이션 현상이 발생하므로 유기반사방지막패턴(24a) 상부의 포토레지스트 패턴(25a)은 제거된 상태가 바람직하며, 패턴 상부는 유기반사방지막패턴(24a) 만을 잔류시킨다.
도 2d에 도시된 바와 같이, 유기반사방지막패턴(24a)과 비정질 카본패턴(23a)을 식각베리어로 이용하여 자기 정렬 콘택 식각 공정을 실시하여 층간절연막(22a)을 식각한다. 이로써, 층간절연막은 도면부호 22b와 같은 패턴이 된다.
한편, 층간절연막(22a) 식각은 포토레지스트 패턴 변형의 영향을 고려하지 않아도 되므로 선택비를 극대화시키고, 바텀 선폭(Bottom CD)을 확보하는 자기 정렬 콘택 고유의 특성을 갖는 레시피를 적용한다. 레시피는, 층간절연막(22a)과 비정질카본패턴(23a)의 선택비를 10:1로 하고, 식각 가스로는 aCxFy, bO2, cAr, dCHxFy, eCO 및 fN2와 같은 케미스트리를 조합한 식각 가스를 사용한다.
자기 정렬 콘택 식각 케미컬은 C4F8, C4F6 또는 C5F8 중에서 선택되는 CF2 라디컬을 다량으로 발생시키는 가스를 사용할 수도 있다. 이 때, 패턴 상부에 자기 정렬 콘택 레시피에 대한 저항성이 높은 비정질 카본패턴(23a)이 잔류하고 있으므로 층간절연막(22b) 식각이 완료된 후 비정질 카본패턴(23a)의 손실은 미미한 수준이라고 할 수 있다.
도 2e는 층간절연막(22b)의 자기 정렬 콘택 식각 공정에 의해 형성된 랜딩콘택홀(26)을 도시하고 있다. 랜딩콘택홀(26) 형성후에는 잔류하는 비정질 카본패턴(23a)을 O2 애싱(ashing) 공정을 통해 제거한다.
더 자세히는, 층간절연막(22b)의 자기 정렬 콘택 식각을 완료한 후 유기반사방지막패턴(24a)과 비정질 카본패턴(23a)을 동시에 제거한다. 하드마스크인 비정질 카본패턴(23a)의 제거로 공정상 문제가 될 부분은 모두 제거가 되어 있는 상황이기 때문에 후속 플로우 상에 추가적인 공정은 불필요하다.
이어서, 도면에 도시하지는 않았지만 랜딩 플러그 콘택 공정을 진행하여 랜딩 플러그를 형성한다.
상술한 바와 같이, 층간절연막 하드마스크로 비정질 카본을 사용하되 기존에 비해 얇은 두께로 증착하여 실리콘옥시나이트라이드 증착을 생략할 수 있으며, 비정질 카본이 얇은 두께로 증착되었기 때문에 키 오픈 마스크 공정을 생략할 수 있다.
또한, 얇은 두께의 비정질 카본을 사용함에 따라 포토레지스트 패턴도 얇게 형성하므로, 마스크 패턴 디파인 능력을 향상하여 패턴 붕괴 없이 미세한 패터닝이 가능하여 60㎚ 이하의 테크놀로지에도 적용 가능하다.
본 발명은 자기 정렬 콘택 공정이 필요한 구조라면 다른 공정 스텝에서도 충분히 적용 가능하며, 라인 타입을 기초로 하지만 홀 타입의 자기 정렬 콘택에 적용 해도 무방하며, 스토리지노드콘택 공정에서도 동일한 개념으로 적용 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 비정질 카본 공정에 부가적으로 요구되는 키 오픈 공정 스킵이 가능한 효과를 얻을 수 있다.
또한, 본 발명은 비정질 카본을 이용한 하드마스크 공정에 필수적으로 필요한 실리콘옥시나이트라이드 하드마스크의 증착 및 식각 공정을 생략할 수 있어 경쟁력 있는 프로세스가 가능하다.
또한, 본 발명은 포토레지스트 스트립 공정을 통해서 후속 공정 진행헤 영향 없이 하드마스크 제거가 가능하다.
또한, 본 발명은 기존의 비정질 카본 하드마스크가 갖는 장점은 그대로 계승하는 장점이 있다.
Claims (6)
- 반도체 기판에 전도성 라인을 형성하는 단계;상기 전도성 라인 상부에 층간절연막을 형성하는 단계;상기 층간절연막 상에 비정질카본층과 유기반사방지막을 적층 형성하는 단계;상기 유기반사방지막 상에 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각베리어로 상기 유기반사방지막 및 비정질카본층을 식각하는 단계;잔류하는 상기 포토레지스트 패턴을 제거하는 단계;상기 비정질카본층을 식각베리어로 상기 층간절연막을 식각하여 상기 반도체 기판의 소정 영역을 오픈하는 홀을 형성하는 단계; 및잔류하는 상기 비정질카본층과 반사방지막을 제거하는 단계를 포함하는 반도체 소자 제조 방법.
- 삭제
- 제 1 항에 있어서,상기 비정질카본층은 400Å∼500Å의 두께로 형성된 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 포토레지스트 패턴을 식각베리어로 상기 유기반사방지막 및 비정질카본층을 식각하는 단계는,인-시튜 또는 익스-시튜로 진행하는 반도체 소자 제조 방법.
- 제 1 항에 있어서,상기 비정질카본층을 식각베리어로 상기 층간절연막을 식각하여 상기 반도체 기판의 소정 영역을 오픈하는 홀을 형성하는 단계는,상기 층간절연막과 상기 비정질카본층의 선택비를 10 : 1로 하고, 식각 가스로는 aCxFy, bO2, cAr, dCHxFy, eCO 및 fN2와 같은 케미스트리를 조합한 식각 가스를 사용하여 식각하는 반도체 소자 제조 방법.
- 제1항에 있어서,상기 비정질카본층을 식각베리어로 상기 층간절연막을 식각하여 상기 반도체 기판의 소정 영역을 오픈하는 홀을 형성하는 단계는,자기정렬콘택식각이 되도록 C4F8, C4F6 또는 C5F8 중에서 선택되는 CF2 라디컬을 다량으로 발생시키는 가스를 식각가스로 사용하는 반도체 소자 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057048A KR100726149B1 (ko) | 2005-06-29 | 2005-06-29 | 반도체 소자 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057048A KR100726149B1 (ko) | 2005-06-29 | 2005-06-29 | 반도체 소자 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070001510A KR20070001510A (ko) | 2007-01-04 |
| KR100726149B1 true KR100726149B1 (ko) | 2007-06-13 |
Family
ID=37868891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050057048A KR100726149B1 (ko) | 2005-06-29 | 2005-06-29 | 반도체 소자 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100726149B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100919564B1 (ko) * | 2007-06-29 | 2009-10-01 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347360B (zh) * | 2013-07-24 | 2017-02-08 | 中芯国际集成电路制造(上海)有限公司 | 双重图形结构及其形成方法 |
| KR102481284B1 (ko) * | 2018-04-10 | 2022-12-27 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970067703A (ko) * | 1996-03-07 | 1997-10-13 | 가네꼬 히사시 | 반도체 장치와 그의 제작 방법 |
| JP2001284329A (ja) * | 2000-03-31 | 2001-10-12 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| KR20030006241A (ko) * | 2001-07-12 | 2003-01-23 | 삼성전자 주식회사 | 듀얼 다마신 공정을 이용한 배선 형성 방법 |
| KR20050058916A (ko) * | 2003-12-13 | 2005-06-17 | 삼성전자주식회사 | 패턴 형성 방법 |
-
2005
- 2005-06-29 KR KR1020050057048A patent/KR100726149B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970067703A (ko) * | 1996-03-07 | 1997-10-13 | 가네꼬 히사시 | 반도체 장치와 그의 제작 방법 |
| JP2001284329A (ja) * | 2000-03-31 | 2001-10-12 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| KR20030006241A (ko) * | 2001-07-12 | 2003-01-23 | 삼성전자 주식회사 | 듀얼 다마신 공정을 이용한 배선 형성 방법 |
| KR20050058916A (ko) * | 2003-12-13 | 2005-06-17 | 삼성전자주식회사 | 패턴 형성 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100919564B1 (ko) * | 2007-06-29 | 2009-10-01 | 주식회사 하이닉스반도체 | 반도체 소자의 미세 패턴 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070001510A (ko) | 2007-01-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7494934B2 (en) | Method of etching carbon-containing layer and method of fabricating semiconductor device | |
| US7919414B2 (en) | Method for forming fine patterns in semiconductor device | |
| US7563712B2 (en) | Method of forming micro pattern in semiconductor device | |
| US7026253B2 (en) | Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask | |
| JP4057972B2 (ja) | 半導体装置の製造方法 | |
| KR100652791B1 (ko) | 반도체소자 제조 방법 | |
| US7557038B2 (en) | Method for fabricating self-aligned contact hole | |
| KR100726149B1 (ko) | 반도체 소자 제조 방법 | |
| US7575997B2 (en) | Method for forming contact hole of semiconductor device | |
| US7700493B2 (en) | Method for fabricating semiconductor device | |
| KR100832016B1 (ko) | 랜딩플러그콘택을 구비한 반도체소자의 제조 방법 | |
| KR100824994B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JP2007096214A (ja) | 半導体装置の製造方法 | |
| JPH09120990A (ja) | 接続孔の形成方法 | |
| KR100772532B1 (ko) | 반도체 소자 제조 방법 | |
| KR100670681B1 (ko) | 반도체 소자 제조 방법 | |
| US20060292843A1 (en) | Method for fabricating semiconductor device | |
| TWI419201B (zh) | 圖案化的方法 | |
| KR100900773B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR20070036495A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR20050024853A (ko) | 플래쉬 메모리 소자의 금속배선 형성방법 | |
| KR20030003425A (ko) | 반도체 메모리 소자 제조방법 | |
| KR20050002024A (ko) | 반도체 소자의 스토리지노드 콘택 플러그 형성방법 | |
| KR20050074761A (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| KR20050117108A (ko) | 반도체 소자의 콘택홀 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |