JP7074629B2 - 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 - Google Patents

半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 Download PDF

Info

Publication number
JP7074629B2
JP7074629B2 JP2018173110A JP2018173110A JP7074629B2 JP 7074629 B2 JP7074629 B2 JP 7074629B2 JP 2018173110 A JP2018173110 A JP 2018173110A JP 2018173110 A JP2018173110 A JP 2018173110A JP 7074629 B2 JP7074629 B2 JP 7074629B2
Authority
JP
Japan
Prior art keywords
silicon
semiconductor device
silicon carbide
region
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018173110A
Other languages
English (en)
Other versions
JP2020047668A (ja
Inventor
達雄 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2018173110A priority Critical patent/JP7074629B2/ja
Priority to US16/281,319 priority patent/US10665682B2/en
Publication of JP2020047668A publication Critical patent/JP2020047668A/ja
Priority to JP2022017785A priority patent/JP7337976B2/ja
Application granted granted Critical
Publication of JP7074629B2 publication Critical patent/JP7074629B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明の実施形態は、半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
しかし、例えば、炭化珪素を用いてＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を形成する場合、キャリアの移動度が低下するという問題がある。キャリアの移動度が低下する一つの要因は、炭化珪素層とゲート絶縁層との間の界面に存在する界面準位（ｓｕｒｆａｃｅ ｓｔａｔｅ）であると考えられている。
小笠原美紀、広瀬隆之，"４Ｈ－ＳｉＣ（１－１００）表面とＮＯのシミュレーションによる反応解析"，第６５回応用物理学会春季学術講演会 講演予稿集（２０１８）
本発明が解決しようとする課題は、キャリアの移動度の低下を抑制する半導体装置を提供することにある。
実施形態の半導体装置は、炭化珪素層と、ゲート電極と、前記炭化珪素層と前記ゲート電極との間のゲート絶縁層と、 前記炭化珪素層と前記ゲート絶縁層との間に位置し、３個の第１のシリコン原子と結合する３配位の第１の窒素原子と、３個の第２のシリコン原子と結合する３配位の第２の窒素原子と、３個の第３のシリコン原子と結合する３配位の第３の窒素原子と、を含み、前記第１の窒素原子、前記第２の窒素原子、及び、前記第３の窒素原子が隣り合う第１の結合構造を有する領域と、を備え、前記領域の中の前記第１の結合構造は、前記領域の中の、３配位の窒素原子と、結合する２個の炭素原子が隣り合う第２の結合構造よりも多い。
第１の実施形態の半導体装置の模式断面図。 ＳｉＣ半導体の結晶構造を示す図。 第１の実施形態の半導体装置の窒素濃度分布を示す図。 第１の実施形態の半導体装置の界面終端領域の説明図。 第１の実施形態の半導体装置の第１の結合構造の説明図。 第１の実施形態の半導体装置の製造方法の工程フロー図。 比較例の半導体装置の界面終端領域の説明図。 第２の実施形態の半導体装置の模式断面図。 第２の実施形態の半導体装置の炭化珪素層の表面の説明図。 第２の実施形態の界面終端領域の説明図。 第２の実施形態の界面終端構造の説明図。 第２の実施形態の半導体装置のＸ線光電子分光法のスペクトルを示す図。 第３の実施形態の駆動装置の模式図。 第４の実施形態の車両の模式図。 第５の実施形態の車両の模式図。 第６の実施形態の昇降機の模式図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記がある場合は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ－はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ－はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ－型を単にｎ型、ｐ＋型、ｐ－型を単にｐ型と記載する場合もある。
（第１の実施形態）
第１の実施形態の半導体装置は、炭化珪素層と、ゲート電極と、炭化珪素層とゲート電極との間のゲート絶縁層と、炭化珪素層とゲート絶縁層との間に位置し、３個の第１のシリコン原子と結合する３配位の第１の窒素原子と、３個の第２のシリコン原子と結合する３配位の第２の窒素原子と、３個の第３のシリコン原子と結合する３配位の第３の窒素原子と、を含み、第１の窒素原子、第２の窒素原子、及び、第３の窒素原子が隣り合う第１の結合構造を有する領域と、を備える。
以下、ゲート絶縁層が酸化シリコンである場合を例に説明する。
図１は、第１の実施形態の半導体装置の模式断面図である。第１の実施形態の半導体装置は、ＭＯＳＦＥＴ１００である。ＭＯＳＦＥＴ１００は、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。また、ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
このＭＯＳＦＥＴ１００は、炭化珪素基板１２、ドリフト層１４（炭化珪素層）、ｐウェル領域１６（炭化珪素層）、ソース領域１８、ｐウェルコンタクト領域２０、ゲート絶縁層２８、ゲート電極３０、層間絶縁膜３２、ソース電極３４、ドレイン電極３６、及び、界面終端領域４０（領域）を備える。
炭化珪素基板１２は、例えば、ｎ＋型の４Ｈ－ＳｉＣの基板である。炭化珪素基板１２は、例えば、窒素（Ｎ）をｎ型不純物として含む。炭化珪素基板１２のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２０ｃｍ－３以下である。
図２は、ＳｉＣ半導体の結晶構造を示す図である。ＳｉＣ半導体の代表的な結晶構造は、４Ｈ－ＳｉＣのような六方晶系である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面と等価な面を、シリコン面と称し｛０００１｝面と表記する。シリコン面の最表面にはシリコン原子（Ｓｉ）が配列している。
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００－１）面である。（０００－１）面と等価な面を、カーボン面と称し｛０００－１｝面と表記する。カーボン面の最表面には炭素原子（Ｃ）が配列している。
一方、六角柱の側面（柱面）が、（１－１００）面と等価な面であるｍ面、すなわち｛１－１００｝面である。また、隣り合わない一対の稜線を通る面が（１１－２０）面と等価な面であるａ面、すなわち｛１１－２０｝面である。ｍ面及びa面の最表面には、シリコン原子（Ｓｉ）及び炭素原子（Ｃ）の双方が配列している。
以下、炭化珪素基板１２の表面がシリコン面に対し０度以上８度以下傾斜した面、裏面がカーボン面に対し０度以上８度以下傾斜した面である場合を例に説明する。炭化珪素基板１２の表面がシリコン面に対し０度以上８度以下のオフ角を備える。
ドリフト層１４は、炭化珪素基板１２の表面上に設けられる。ドリフト層１４は、ｎ－型の炭化珪素層である。ドリフト層１４は、例えば、窒素をｎ型不純物として含む。
ドリフト層１４のｎ型不純物の不純物濃度は、例えば、５×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。ドリフト層１４は、例えば、炭化珪素基板１２上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。
ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面である。ドリフト層１４の厚さは、例えば、５μｍ以上１００μｍ以下である。
ｐウェル領域１６は、ドリフト層１４の一部表面に設けられる。ｐウェル領域１６は、ｐ型の炭化珪素領域である。ｐウェル領域１６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐウェル領域１６のｐ型不純物の不純物濃度は、例えば、５×１０１５ｃｍ－３以上１×１０１７ｃｍ－３以下である。
ｐウェル領域１６の深さは、例えば、０．４μｍ以上０．８μｍ以下である。ｐウェル領域１６は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。
ｐウェル領域１６の表面も、シリコン面に対し０度以上８度以下傾斜した面である。
ソース領域１８は、ｐウェル領域１６の一部表面に設けられる。ソース領域１８は、ｎ＋型の炭化珪素層である。ソース領域１８は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域１８のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３ｃｍ以下である。
ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅い。ソース領域１８の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
ｐウェルコンタクト領域２０は、ｐウェル領域１６の一部表面に設けられる。ｐウェルコンタクト領域２０は、ソース領域１８の側方に設けられる。ｐウェルコンタクト領域２０は、ｐ＋型の炭化珪素領域である。
ｐウェルコンタクト領域２０は、例えば、アルミニウムをｐ型不純物として含む。ｐウェルコンタクト領域２０のｐ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。
ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅い。ｐウェルコンタクト領域２０の深さは、例えば、０．２μｍ以上０．４μｍ以下である。
ゲート絶縁層２８は、ドリフト層１４及びｐウェル領域１６とゲート電極３０との間に設けられる。ゲート絶縁層２８は、ドリフト層１４及びｐウェル領域１６の上に設けられる。ゲート絶縁層２８は、ドリフト層１４及びｐウェル領域１６の表面に、連続的に形成される。
ゲート絶縁層２８は、酸化シリコンである。ゲート絶縁層２８は、例えば、酸化シリコン以外の酸化物、又は、酸窒化物であっても構わない。ゲート絶縁層２８は、例えば、酸化アルミニウム、酸窒化シリコンなどであっても構わない。
ゲート絶縁層２８の厚さは、例えば、３０ｎｍ以上１００ｎｍ以下である。ゲート絶縁層２８は、ＭＯＳＦＥＴ１００のゲート絶縁層として機能する。
界面終端領域４０は、ドリフト層１４及びｐウェル領域１６と、ゲート絶縁層２８との間に位置する。界面終端領域４０は、窒素（Ｎ）を、ダングリングボンドを終端する終端元素として含む。
図３は、第１の実施形態の半導体装置の窒素濃度分布を示す図である。
窒素は、ドリフト層１４及びｐウェル領域１６と、ゲート絶縁層２８との間の界面に偏析している。窒素濃度分布は、界面終端領域４０内にピークを有する。
窒素濃度分布のピークに対する半値全幅は、例えば、１ｎｍ以下である。また、濃度分布のピークに対する半値全幅は、例えば、０．２５ｎｍ以下であることが望ましく、０．２ｎｍ未満であることがより望ましい。
窒素は、ドリフト層１４及びｐウェル領域１６の表層の炭素原子を置換している。窒素は炭化珪素層と３配位していることになる。言い換えれば、窒素は、炭化珪素の結晶格子の炭素原子の位置にある。
界面終端領域４０における窒素濃度分布のピークの窒素濃度は、例えば、１．２×１０１９ｃｍ－３以上２．４×１０２２ｃｍ－３以下である。
界面終端領域４０中の窒素の濃度及び分布は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｒｏｓｃｏｐｙ：ＳＩＭＳ）により測定することが可能である。
ゲート絶縁層２８及び炭化珪素層における窒素の濃度は、例えば、２×１０１６ｃｍ－３以下である。
図４は、第１の実施形態の半導体装置の界面終端領域の説明図である。図４（ａ）は、シリコンのダングリングボンドの説明図である。図４（ｂ）は、３個の３配位の窒素原子が隣り合う結合構造の説明図である。図４は、ＳｉＣのシリコン面の上面図である。最表面には、シリコン原子（Ｓｉ）が配列し、その奥に、炭素原子（Ｃ）が配列している。
図４（ａ）に示すように、例えば、１個のシリコン原子（Ｓｉ）がダングリングボンド（ＤＢ）を有する。その他のシリコン原子（Ｓｉ）は、例えば、図示しない酸化シリコン中の酸素原子と結合している。
第１の実施形態の界面終端領域４０には、図４（ｂ）で示す第１の結合構造が含まれる。第１の実施形態の界面終端領域４０には、３個の３配位の窒素原子が隣り合う第１の結合構造が含まれる。
第１の結合構造は、３個の第１のシリコン原子（Ｓｉ１）と結合する３配位の第１の窒素原子（Ｎ１）と、３個の第２のシリコン原子（Ｓｉ２）と結合する３配位の第２の窒素原子（Ｎ２）と、３個の第３のシリコン原子（Ｓｉ３）と結合する３配位の第３の窒素原子（Ｎ３）と、を有する。
第１の窒素原子（Ｎ１）、第２の窒素原子（Ｎ２）、及び、第３の窒素原子（Ｎ３）は、互いに隣り合っている。第１の窒素原子（Ｎ１）、第２の窒素原子（Ｎ２）、及び、第３の窒素原子（Ｎ３）の間には直接の結合はない。
第１の窒素原子（Ｎ１）と第２の窒素原子（Ｎ２）との間の距離は、第１の窒素原子（Ｎ１）と第１の窒素原子（Ｎ１）に最も近い炭素原子との間の距離と略同一である。同様に、第２の窒素原子（Ｎ２）と第３の窒素原子（Ｎ３）との間の距離は、第２の窒素原子（Ｎ２）と第２の窒素原子（Ｎ２）に最も近い炭素原子との間の距離と略同一である。同様に、第３の窒素原子（Ｎ３）と第１の窒素原子（Ｎ１）との間の距離は、第３の窒素原子（Ｎ３）と第３の窒素原子（Ｎ３）に最も近い炭素原子との間の距離と略同一である。
なお、図４（ｂ）では、３個の第１のシリコン原子（Ｓｉ１）の内の１個、３個の第２のシリコン原子（Ｓｉ２）の内の１個、及び、３個の第３のシリコン原子（Ｓｉ３）内の１個は図示されていない。これらのシリコン原子は、第１の窒素原子（Ｎ１）、第２の窒素原子（Ｎ２）、及び、３の窒素原子（Ｎ３）の紙面の奥側の直下に存在する。
第１の結合構造は、図４（ａ）に示すダングリングボンドを有していたシリコン原子に結合していた３個の炭素原子を、それぞれ３配位の窒素原子で置き換えた構造である。ダングリングボンドを有していたシリコン原子の位置は、シリコン空孔（Ｖｓｉ）となる。
図５は、第１の実施形態の半導体装置の第１の結合構造の説明図である。図５（ａ）は、第１の窒素原子（Ｎ１）の結合状態を示す模式図である。図５（ｂ）は、第１の窒素原子（Ｎ１）、第２の窒素原子（Ｎ２）、及び、第３の窒素原子（Ｎ３）の結合状態を示す模式図である。なお、図５では、一部の原子のボンドを省略している。
なお、図５中の、第１の窒素原子（Ｎ１）、第２の窒素原子（Ｎ２）、及び３の窒素原子（Ｎ３）は炭化珪素層１０の表面から等距離にある。第１のシリコン原子（Ｓｉ１）、第２のシリコン原子（Ｓｉ２）、第３のシリコン原子（Ｓｉ３）は炭化珪素層１０の表面から等距離にある。炭素原子（Ｃ１２）、炭素原子（Ｃ２３）、及び、炭素原子（Ｃ３１）は、炭化珪素層１０の表面から等距離にある。
第１の結合構造において、図５（ａ）に示すように、３個の第１のシリコン原子（Ｓｉ１）の内の少なくとも１個は、酸素原子（Ｏ）に結合する。３個の第２のシリコン原子（Ｓｉ２）内の少なくとも１個、及び、３個の第３のシリコン原子（Ｓｉ３）内の少なくとも１個も、酸素原子（Ｏ）に結合する。
言い換えれば、第１の窒素原子（Ｎ１）の第二近接原子の少なくとも一つは酸素原子（Ｏ）である。第２の窒素原子（Ｎ２）の第二近接原子の少なくとも一つは酸素原子（Ｏ）である。第３の窒素原子（Ｎ３）の第二近接原子の少なくとも一つは酸素原子（Ｏ）である。酸素原子（Ｏ）は、ゲート絶縁層２８の酸化シリコン中に含まれる。
第１の結合構造は、図５（ｂ）に示すように、３個の第１のシリコン原子（Ｓｉ１）のいずれか1個と、３個の第２のシリコン原子（Ｓｉ２）のいずれか1個が同一の炭素原子（Ｃ１２）と結合する。同様に、３個の第２のシリコン原子（Ｓｉ２）のいずれか1個と、３個の第３のシリコン原子（Ｓｉ３）のいずれか1個が同一の炭素原子（Ｃ２３）と結合する。同様に、３個の第３のシリコン原子（Ｓｉ３）のいずれか1個と、３個の第１のシリコン原子（Ｓｉ１）のいずれか1個が同一の炭素原子（Ｃ３１）と結合する。
界面終端領域４０中の第１の結合構造の存在の有無は、例えば、Ｘ線光電子分光（Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）により判定することが可能である。
ゲート電極３０は、ゲート絶縁層２８の上に設けられる。ゲート電極３０は、ドリフト層１４との間にゲート絶縁層２８を挟む。
ゲート電極３０には、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンが適用可能である。
層間絶縁膜３２は、ゲート電極３０上に形成される。層間絶縁膜３２は、例えば、酸化シリコン膜である。
ソース電極３４は、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
ソース電極３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のアルミニウムのメタル層との積層で構成される。ニッケルのバリアメタル層と炭化珪素層は、反応してニッケルシリサイド（ＮｉＳｉ、Ｎｉ２Ｓｉなど）を形成しても構わない。ニッケルのバリアメタル層とアルミニウムのメタル層とは、反応により合金を形成しても構わない。
ドレイン電極３６は、炭化珪素基板１２のドリフト層１４と反対側、すなわち、裏面側に設けられる。ドレイン電極３６は、例えば、ニッケルである。ニッケルは、炭化珪素基板１２と反応して、ニッケルシリサイド（ＮｉＳｉ、Ｎｉ２Ｓｉなど）を形成しても構わない。
なお、第１の実施形態において、ｎ型不純物は、例えば、窒素やリンである。ｎ型不純物としてヒ素（Ａｓ）又はアンチモン（Ｓｂ）を適用することも可能である。
また、第１の実施形態において、ｐ型不純物は、例えば、アルミニウムである。ｐ型不純物として、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）を適用することも可能である。
次に、第１の実施形態の半導体装置の製造方法について説明する。
第１の実施形態の半導体装置の製造方法は、炭化珪素層の上にゲート絶縁層を形成し、１０００℃以上の窒素雰囲気中で、加熱触媒体法によって生成された原子状水素（Ｈ）をゲート絶縁層に照射する第１の熱処理を行い、ゲート絶縁層の上にゲート電極を形成する。
図６は、第１の実施形態の半導体装置の製造方法の工程フロー図である。
図６に示すように、第１の実施形態の半導体装置の製造方法は、ドリフト層形成（ステップＳ１００）、ｐ型不純物イオン注入（ステップＳ１０２）、ｎ型不純物イオン注入（ステップＳ１０４）、ｐ型不純物イオン注入（ステップＳ１０６）、酸化シリコン膜形成（ステップＳ１１０）、第１の熱処理（ステップＳ１１２）、第２の熱処理（ステップＳ１１４）、第３の熱処理（ステップＳ１１６）、ゲート電極形成（ステップＳ１１８）、層間絶縁膜形成（ステップＳ１２０）、ソース電極形成（ステップＳ１２２）、ドレイン電極形成（ステップＳ１２４）、及び、第４の熱処理（ステップＳ１２６）を備える。
まず、ｎ＋型の炭化珪素基板１２を準備する。炭化珪素基板１２は、例えば、４Ｈ－ＳｉＣである。炭化珪素基板１２は、例えば、炭化珪素ウェハである。
炭化珪素基板１２は、ｎ型不純物として窒素を含む。炭化珪素基板１２のｎ型不純物の不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２０ｃｍ－３以下である。炭化珪素基板１２の厚さは、例えば、３５０μｍである。炭化珪素基板１２は、裏面のドレイン電極３６を形成する前に、９０μｍ程度に薄膜化してもよい。
ステップＳ１００では、炭化珪素基板１２のシリコン面上にエピタキシャル成長法により、ドリフト層１４を形成する。ドリフト層１４は、４Ｈ－ＳｉＣである。
ドリフト層１４は、ｎ型不純物として、窒素を含む。ドリフト層１４のｎ型不純物の不純物濃度は、例えば、５×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。ドリフト層１４の厚さは、例えば、５μｍ以上１００μｍ以下である。
ステップＳ１０２では、まず、フォトリソグラフィーとエッチングによるパターニングにより、第１のマスク材を形成する。そして、第１のマスク材をイオン注入マスクとして用いて、ｐ型不純物であるアルミニウムをドリフト層１４にイオン注入する。イオン注入によりｐウェル領域１６が形成される。
ステップＳ１０４では、まず、フォトリソグラフィーとエッチングによるパターニングにより、第２のマスク材を形成する。そして、第２のマスク材をイオン注入マスクとして用いて、ｎ型不純物である窒素をドリフト層１４にイオン注入し、ソース領域１８を形成する。
ステップＳ１０６では、フォトリソグラフィーとエッチングによるパターニングにより、第３のマスク材を形成する。第３のマスク材をイオン注入マスクとして用いて、ｐ型不純物であるアルミニウムをドリフト層１４にイオン注入し、ｐウェルコンタクト領域２０を形成する。
ステップＳ１０８では、炭化珪素層の上に酸化シリコン膜を形成する。酸化シリコン膜は、ゲート絶縁層２８となる。
酸化シリコン膜は、例えば、ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）、又は、ＰＶＤ法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｅｒ Ｄｅｐｏｓｉｔｉｏｎ）により形成される堆積膜である。酸化シリコン膜の厚さは、例えば、２０ｎｍ以上１００ｎｍ以下である。
酸化シリコン膜は、例えば、オルトケイ酸テトラエチル（ＴＥＯＳ）をソースガスとしてＣＶＤ法により形成される酸化シリコン膜である。
ステップＳ１１２では、第１の熱処理が行われる。第１の熱処理は、非酸化性の窒素雰囲気で行われる。第１の熱処理は、窒素ガスを用いるアニールである。
さらに、ステップＳ１１２では、窒素ガスを用いるアニールと同時に、加熱触媒体法によって生成された原子状水素（Ｈ）が、酸化シリコン膜に照射される。加熱触媒体法によって生成された原子状水素（Ｈ）が、酸化シリコン膜に導入される。
加熱触媒体法では、加熱したタングステンフィラメントに水素ガスを導入する。タングステンフィラメント上で水素分子の解離吸着が起こる。そして、原子状水素がタングステンフィラメント上から熱脱離する。タングステンフィラメントの加熱温度は、例えば、１６００℃である。
加熱触媒体法は、熱解離用の金属フィラメントにより熱解離を起こさせる原子状元素生成方法である。加熱触媒体法により、フッ素分子、水素分子、重水素分子を、それぞれ、フッ素原子、水素原子、重水素原子に解離させることができる。金属フィラメントは、例えば、タングステン、モリブデン、鉄クロム、レ二ウム、又は、トリウムである。
第１の熱処理により、第１の結合構造がｐウェル領域１６と第１の酸化シリコン膜との界面に形成される。第１の熱処理により、ダングリングボンド（ＤＢ）を有するシリコン原子（Ｓｉ）が消滅する。第１の熱処理により、ダングリングボンド（ＤＢ）を有するシリコン原子（Ｓｉ）が、炭化珪素層から放出される。
第１の熱処理により、窒素原子に置換された炭素原子は、原子状水素と結合し、炭化水素（ＣＨｘ）となって、炭化珪素層から放出される。炭化水素（ＣＨｘ）は、例えば、メタン（ＣＨ４）である。
第１の熱処理は、酸化シリコン膜のデンシファイアニールとしても機能する。第１の熱処理により、酸化シリコン膜が緻密な膜となる。
第１の熱処理の温度は、例えば、１０００℃以上１５００℃以下である。１１００℃以上１４００℃以下が好ましく、１２００℃以上１３００℃以下が更に好ましい。
原子状水素（Ｈ）が含まれることで窒素の反応性を高めてはいるが、第１の熱処理の温度が１０００℃未満では反応性がない。第１の熱処理の温度は、窒素の反応性を考えると高いことが好ましい。一方、第１の熱処理の温度が１５００℃を超えると、絶縁膜へのダメージが生じるおそれがある。更に、炭化珪素層の炭素欠損量が増大してしまうおそれがある。これらの観点からは、第１の熱処理の温度は低いことが好ましい。この両者の最適化が必要である。典型的には、１２００℃以上１３００℃以下の温度で第１の熱処理を行う。
ステップＳ１１４では、第２の熱処理を行う。第２の熱処理は、７５０℃以上９００℃以下の酸化性雰囲気で行う。
第１の熱処理により、炭化珪素層から放出されたシリコン原子（Ｓｉ）が、ゲート絶縁層２８中に単独で残存すると、ゲート絶縁層２８中に電荷トラップとなるエネルギー準位を生成するおそれがある。第２の熱処理は、炭化珪素層から放出されたシリコン原子（Ｓｉ）を酸化し、無害化する。
一方で、ＳｉＣ基板が酸化されないことが重要である。つまり、炭化珪素層１０から放出されたシリコン原子（Ｓｉ）は確実に酸化するが、ＳｉＣ基板は酸化しない処理である。
第２の熱処理は、例えば、酸素分圧が０．１％以上２％以下の雰囲気で行う。第２の熱処理は、好ましくは、酸素分圧が０．５％以上１％以下の雰囲気で行う。酸素分圧が０．１％より低くなると、余剰シリコンを酸化することが困難になるおそれがある。一方で酸素分圧が２％を超えると界面が酸化されるおそれがある。
第２の熱処理は、酸素分圧が高いほど低温で、酸素分圧が低いほど高温で行うことが好ましい。第２の熱処理の温度範囲は、Ｓｉ面では８００℃以上９００℃以下、ｍ面では７５０℃以上８５０℃以下の温度が好ましい。典型的には、Ｓｉ面では酸素分圧１％、処理温度８５０℃である。ｍ面では酸素分圧１％、処理温度８００℃である。
なお、炭化珪素層の表面には、第１の結合構造が形成されているため、炭化珪素層の酸化は進行しにくい。したがって、酸化に伴う余剰炭素のゲート絶縁層２８中への拡散は抑制される。
ステップＳ１１６では、第３の熱処理を行う。第３の熱処理は、第１の熱処理よりも低い温度の非酸化性雰囲気で行う。例えば、窒素ガス雰囲気で９００℃以上１２００℃以下の条件でアニールを行う。
非酸化性雰囲気とは、窒素ガス、アルゴンガス、ヘリウムガスの中から選ばれた少なくとも一つのガス中でのアニールである。第３の熱処理の酸素濃度は、１００ｐｐｍ以下であることが好ましく、１０ｐｐｍ以下であることがより好ましい。第３の熱処理の処理温度が高温であるほど、酸素濃度の制限は厳しくなり、１２００℃では１ｐｐｍ以下であることが好ましい。１０００℃では１０ｐｐｍ以下であることが好ましい。
第１の熱処理により生じた炭化水素（ＣＨｘ）が、ゲート絶縁層２８中に残存すると、ゲート絶縁層２８中に電荷トラップとなるエネルギー準位を生成するおそれがある。第３の熱処理により、炭化水素（ＣＨｘ）をゲート絶縁層２８の外へ拡散させる。
第３の熱処理に十分な時間をかけることで、原理的には、ほぼ全てのＣＨｘを外部に拡散させることができる。第３の熱処理が９００℃未満の場合、拡散が不十分となるおそれがある。一方で、１２００℃を超える温度では、長時間処理の間に絶縁膜や炭化珪素層にダメージが入り始めるおそれがある。特に、炭化珪素層の酸化を抑えるために、酸素分圧を十分に低くすることが好ましい。十分な炭化水素（ＣＨｘ）の拡散を起こさせるためには、第３の熱処理の温度は高い方が好ましい。第３の熱処理は、典型的には１２００℃、酸素分圧１ｐｐｍ以下にて行われる。
ステップＳ１１８では、ゲート絶縁層２８上に、ゲート電極３０を形成する。ゲート電極３０は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。
ステップＳ１２０では、ゲート電極３０上に、層間絶縁膜３２が形成される。層間絶縁膜３２は、例えば、酸化シリコン膜である。
ステップＳ１２２で、ソース電極３４が形成される。ソース電極３４は、ソース領域１８、及び、ｐウェルコンタクト領域２０上に形成される。ソース電極３４は、例えば、ニッケル（Ｎｉ）とアルミニウム（Ａｌ）のスパッタにより形成される。
ステップＳ１２４では、ドレイン電極３６が形成される。ドレイン電極３６は、炭化珪素基板１２の裏面側に形成される。ドレイン電極３６は、例えば、ニッケルのスパッタにより形成される。
ステップＳ１２６では、第４の熱処理を行う。第４の熱処理は、例えば、アルゴンガス雰囲気で、４００℃以上１０００℃以下で行われる。第２のアニールにより、ソース電極３４とドレイン電極３６のコンタクト抵抗が低減する。
以上の製造方法により、図１に示すＭＯＳＦＥＴ１００が形成される。
次に、第１の実施形態の半導体装置の作用及び効果について説明する。
炭化珪素を用いてＭＯＳＦＥＴを形成する場合、キャリアの移動度が低下するという問題がある。キャリアの移動度が低下する一つの要因は、炭化珪素層とゲート絶縁層との間の界面準位（ｓｕｒｆａｃｅ ｓｔａｔｅ）であると考えられている。界面準位は、炭化珪素層の表面に存在するダングリングボンドによって生じると考えられる。
第１の実施形態のＭＯＳＦＥ１００は、炭化珪素層とゲート絶縁層２８との間に界面終端領域４０を備える。界面終端領域４０には、第１の結合構造が形成され、ダングリングボンドが低減されている。したがって、キャリアの移動度の低下が抑制されたＭＯＳＦＥＴが実現される。以下、詳述する。
図７は、比較例の半導体装置の界面終端領域の説明図である。図７（ａ）は、１個の３配位の窒素原子を含む第２の結合構造の説明図である。図７（ａ）は、ＳｉＣのシリコン面の上面図である。図７（ｂ）は、第２の結合構造の結合状態を示す模式図である。
比較例の半導体装置の界面終端領域は、例えば、一酸化窒素（ＮＯ）を用いた製造方法により形成される。この場合、界面終端領域には主に第２の結合構造が形成される。
例えばＸＰＳ測定によって、Ｃ１ｓスペクトルの分析をすると、Ｃ－Ｃ間のσ結合がみられ、その絶対量を測定することが可能である。
第２の結合構造は、図４（ａ）に示すダングリングボンドを有していたシリコン原子に結合していた３個の炭素原子の内の１個の炭素原子を、３配位の窒素原子に置き換えた構造である。残りの２個の炭素原子が、互いにσ結合を持った状態になることで第２の結合構造は安定化する。
第２の結合構造が形成されることで、シリコン原子のダングリングボンドは消滅する。ダングリングボンドを有していたシリコン原子の位置は、シリコン空孔（Ｖｓｉ）となる。
第２の結合構造では、３配位の窒素原子と、結合する２個の炭素原子が隣り合っている。３配位の窒素原子と２個の炭素原子の間には直接の結合はない。
第２の結合構造により、シリコン原子のダングリングボンドは消滅する。しかし、第２の結合構造の中の２個の炭素原子のσ結合によって、それらの炭素原子と結合するＳｉとの間のＳｉ－Ｃ間距離が伸びることになる。その結果、絶縁膜のバンドギャップ内に、エネルギー準位を生成し得ることが、発明者らの第一原理計算により明らかになっている。このエネルギー準位は、ＭＯＳＦＥＴの閾値電圧の変動の要因となり得る。
更に、酸化を伴う界面窒素終端（ＮＯ処理、Ｎ２Ｏ処理など）では、ＸＰＳのＮ１ｓピークを測定すると、ＮＳｉ３ピークに加えて、ＮＳｉ２ＯやＮＳｉＯ２ピークが出現する。これは、窒化に比べて酸化は、３桁程度起こり易いことから来ている。つまり、酸素濃度を３桁低くして初めて、窒化と酸化が同程度起こることになるが、従来の酸窒化では酸化が非常に強くＮＳｉ３ピークに伴って、酸素の絡んだピークが出現することになる。
窒素原子に２個のシリコン原子と1個の酸素原子が結合するＮＳｉ２Ｏ構造や、窒素原子に１個のシリコン原子と２個の酸素原子が結合するＮＳｉＯ２構造は、Ｎ－Ｏボンドを有しており、ＳｉＣギャップ中状態となり、移動度劣化や閾値変動を起こす起源となる。よって、この状態を極力排除するべきであるが、従来の界面終端法（ＮＯ処理、Ｎ２Ｏ処理）では困難であった。
それに対し、第１の実施形態の方法では、酸化を積極的には一切使っておらず、基板表面の炭素を取り出す役割を水素が担っている。こうして、第１の実施形態の方法であれば、ＸＰＳのＮ１ｓピークを測定すると、ＮＳｉ３ピークのみであり、ＮＳｉ２ＯやＮＳｉＯ２ピークは出現しない。すなわち、測定限界以下となる。
界面終端領域４０における窒素濃度分布のピークの窒素濃度は、例えば、１．２×１０１９ｃｍ－３以上２．４×１０２２ｃｍ－３以下である。
ＮＳｉ２Ｏ量も、従来は、窒素濃度の１０％未満である。つまり、１．２×１０１８ｃｍ－３以上２．４×１０２１ｃｍ－３以下となっている。しかし、第１の実施形態では、１．２×１０１７ｃｍ－３未満である。界面形成に際し、酸素を伴っていないため、ＮＳｉ２Ｏ量は測定限界以下になる。測定精度に依存し、１．２×１０１７ｃｍ－３未満である。十分な時間をかけた高精度測定を行えば、ＮＳｉ２Ｏ量は１．２×１０１６ｃｍ－３未満と言える。
発明者らの第一原理計算により、炭化珪素層の表面において、第１の結合構造が安定に存在することが明らかになった。第１の結合構造は、ダングリングボンドを有していたシリコン原子に結合していた３個の炭素原子を、それぞれ３配位の窒素原子で置き換えた構造である。したがって、炭化珪素層の表面において、ダングリングボンドが低減される。よって、界面準位が低減し、ＭＯＳＦＥＴ１００のキャリアの移動度の低下が抑制される。
３個の３配位の窒素原子が隣り合う第１の結合構造は、極めて安定性が高いため、ＭＯＳＦＥＴ１００の動作中にも、構造が崩れる可能性が極めて低い。したがって、高い信頼性を有するＭＯＳＦＥＴ１００が実現される。
例えば、一酸化窒素（ＮＯ）による処理を用いた界面終端では、窒素が炭化珪素層と反応すると同時に、炭化珪素層が酸化されることになる。窒素が炭化珪素層と反応するためには、炭化珪素層の窒化と炭化珪素層の酸化のせめぎ合いの中で、最適解を見つけることが必要となる。酸化が伴うと、炭化珪素層が酸化されてしまうので、第１の結合構造を形成することが困難となる。
酸素にかえて、水素原子を用いることで、炭化珪素層の窒化を促進することができることが、発明者らの第一原理計算により初めて明らかになった。そこで、酸素を全く使わずに、水素原子を用いて炭化珪素層の窒化を試みた。すると、シリコンダングリングボンドに結合した炭素を狙い撃ちにした窒化が可能となることが判明した。その結果、最安定構造としての第１の結合構造が出現することが判明した。
第１の実施形態のＭＯＳＦＥ１００では、界面終端領域４０の中の第１の結合構造が第２の結合構造よりも多い。したがって、ＭＯＳＦＥＴ１００の閾値電圧の変動が抑制され、高い信頼性を有するＭＯＳＦＥＴ１００が実現される。
第１の実施形態のＭＯＳＦＥ１００の界面終端領域４０の中の、第２の結合構造は、例えば、１．２×１０１８ｃｍ－３未満である。第２の結合構造は、例えば、１．２×１０１７ｃｍ－３未満である。第２の結合構造は、例えば、１．２×１０１６ｃｍ－３未満である。
界面終端領域４０の中の第１の結合構造と第２の結合構造の量の大小関係、又、その量は、例えば、ＸＰＳにより判定又は測定することが可能である。
第１の実施形態のＭＯＳＦＥ１００の製造方法では、ステップＳ１１２において、原子状水素を用いて、非酸化性雰囲気で第１の結合構造を形成することが可能となる。したがって、ゲート絶縁層２８中に有害なエネルギー準位を生じさせる余剰炭素の発生が抑制される。
また、原子状水素を用いることで、窒素原子によって置換され、炭化珪素層から放出される炭素原子は、炭化水素（ＣＨｘ）となる。したがって、ゲート絶縁層２８の外へ容易に拡散させることが可能となる。
よって、ゲート絶縁層２８中の有害なエネルギー準位が低減し、信頼性の高いＭＯＳＦＥＴが形成可能である。また、原子状水素を用いることで、高い効率で第１の結合構造を形成することが可能となる。
また、原子状水素を用いることで、界面終端領域４０の中の第２の結合構造の形成が抑制され、第１の結合構造の量を第２の結合構造の量よりも多くすることが可能となる。
また、原子状水素を用いることで、十分に時間をかけさえすれば、第２の結合構造を分解して、第１の結合構造に変換することが出来る。よって、時間をかければ、第２の結合構造の全てを第１の結合構造へと変換することが出来る。よって、第２の結合構造の濃度は、多くても第１の結合構造の濃度の１０％未満にすることが可能であり、１％未満にすることも可能である。
よって、第２の結合構造の濃度は、測定精度に依存し、１．２×１０１７ｃｍ－３未満である。十分な時間をかけた高精度測定を行えば、１．２×１０１６ｃｍ－３未満と言える。
ＭＯＳＦＥＴ１００のキャリアの移動度の低下を抑制する観点から、炭化珪素層のゲート絶縁層２８に対向する面は、シリコン面とのオフ角が４度以下の面であることが好ましく、２度以下の面であることがより好ましい。
以上、第１の実施形態によれば、炭化珪素層の表面において、ダングリングボンドが低減される。よって、ＭＯＳＦＥＴのキャリアの移動度の低下が抑制される。また、信頼性の高いＭＯＳＦＥＴが実現される。
（第２の実施形態）
第２の実施形態の半導体装置は、炭化珪素層と、ゲート電極と、炭化珪素層とゲート電極との間のゲート絶縁層と、炭化珪素層とゲート絶縁層との間に位置し、Ｘ線光電子分光法によって得られるスペクトルが、３個の第１のシリコン原子と結合する３配位の第１の窒素原子に起因し第１の結合エネルギーと第１の強度を有する第１のピークと、３個の第２のシリコン原子と結合する３配位の第２の窒素原子に起因し第１の結合エネルギーより高い第２の結合エネルギーと第２の強度を有する第２のピークと、を有する領域と、を備え、炭化珪素層のゲート絶縁層に対向する面は、ｍ面とのオフ角が８度以下の面である。
第２の実施形態の半導体装置は、トレンチ内にゲート電極を備えるトレンチゲート型のＭＯＳＦＥＴである点で、第１の実施形態と異なっている。また、炭化珪素層のゲート絶縁層に対向する面は、ｍ面とのオフ角が８度以下の面である点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図８は、第２の実施形態の半導体装置の模式断面図である。第２の実施形態の半導体装置は、ＭＯＳＦＥＴ２００である。ＭＯＳＦＥＴ２００は、トレンチ内にゲート電極を備えるトレンチゲート型のＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ２００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。
ＭＯＳＦＥＴ２００は、炭化珪素基板１２、ドリフト層１４（炭化珪素層）、ｐウェル領域１６（炭化珪素層）、ソース領域１８、ｐウェルコンタクト領域２０、ゲート絶縁層２８、ゲート電極３０、層間絶縁膜３２、ソース電極３４、ドレイン電極３６、界面終端領域４０（領域）、及び、トレンチ５０を備える。トレンチ５０は、第１の側面５０ａ、第２の側面５０ｂ、底面５０ｃを有する。
炭化珪素基板１２の表面は、シリコン面に対し０度以上８度以下のオフ角を備える。炭化珪素基板１２の表面のオフ方向は、例えば、＜１１－２０＞方向である。
トレンチ５０は、ソース領域１８、及び、ｐウェル領域１６を貫通し、ドリフト層１４に達する。トレンチ５０の底面５０ｃは、ドリフト層１４に位置する。
トレンチ５０の中に、ゲート絶縁層２８及びゲート電極３０が設けられる。
トレンチ５０の第１の側面５０ａ、及び、第２の側面５０ｂは、ｍ面に対し０度以上８度以下傾斜した面である。トレンチ５０の第１の側面５０ａ、及び、第２の側面５０ｂは、ｍ面に対し０度以上８度以下のオフ角を備える。
トレンチ５０の第１の側面５０ａ、及び、第２の側面５０ｂは、ゲート絶縁層２８に対向する。ゲート絶縁層２８は、例えば、第１の側面５０ａ、及び、第２の側面５０ｂに接する。第１の側面５０ａ、及び、第２の側面５０ｂとｍ面とのオフ角は、０度以上８度以下である。ゲート絶縁層２８と、対向するｐウェル領域１６の面は、ｍ面とのオフ角が、０度以上８度以下の面である。
図９は、第２の実施形態の半導体装置の炭化珪素層の表面の説明図である。図９は、ＭＯＳＦＥＴ２００のゲート絶縁層２８と、対向するｐウェル領域１６の面の拡大模式図である。言い換えれば、トレンチ５０の第１の側面５０ａ、又は、第２の側面５０ｂの拡大模式図である。
トレンチ５０の第１の側面５０ａ、及び、第２の側面５０ｂは、ｍ面に対し０度以上８度以下のオフ角を備える面である。ｍ面を拡大すると、図９に示すように、表面にシリコンファセットとカーボンファセットが交互に繰り返す配置となっている。
シリコンファセットの表面は、シリコン面と同様の構造を有する。カーボンファセットの表面は、カーボン面と同様の構造を有する。
ＭＯＳＦＥＴ２００の界面終端領域４０は、シリコンファセットを含む領域では、第１の実施形態同様、第１の結合構造を有する。すなわち、シリコンファセットを含む領域では、３個の第１のシリコン原子と結合する３配位の第１の窒素原子が含まれる。
図１０は、第２の実施形態の界面終端領域の説明図である。図１０は、第２の実施形態のＭＯＳＦＥＴ２００のカーボンファセットを含む界面終端領域４０の説明図である。
図１０（ａ）は、カーボンのダングリングボンドの説明図である。図１０（ｂ）は、窒素原子による界面終端構造の説明図である。図１０は、ＳｉＣのｍ面のカーボンファセットの上面図である。最表面には、炭素原子（Ｃ）が配列し、その奥に、シリコン原子（Ｓｉ）が配列している。
図１０（ａ）に示すように、例えば、１個の炭素原子（Ｃ）がダングリングボンド（ＤＢ）を有する。その他の炭素原子（Ｃ）は、例えば、図示しない酸化シリコン中のシリコン原子と結合している。
第２の実施形態の界面終端領域４０には、図１０（ｂ）で示す界面終端構造が含まれる。ダングリングボンド（ＤＢ）を有する炭素原子（Ｃ）が３配位の窒素原子（Ｎ）で置換された構造である。この窒素原子（Ｎ）は、第２の窒素原子の一例である。第２の窒素原子は３配位であり、３個の第２のシリコン原子と結合する。図１０（ｂ）で示す界面終端構造により、炭素原子（Ｃ）のダングリングボンドは消滅する。
図１１は、第２の実施形態の界面終端構造の説明図である。図１１は、カーボンファセットを含む界面終端領域４０の第２の窒素原子（Ｎ）の結合構造を示す。なお、図１１では、一部の原子のボンドを省略している。
図１１に示すように、３個の第２のシリコン原子（Ｓｉ）は、すべて、第２の窒素原子（Ｎ）、及び、３個の炭素原子（Ｃ）に結合する。３個の第２のシリコン原子（Ｓｉ）は、すべて、４配位である。
言い換えれば、カーボンファセットを含む界面終端領域４０の第２の窒素原子（Ｎ）の第二近接原子はすべて炭素原子（Ｃ）である。一方、シリコンファセットを含む界面終端領域４０の第１の結合構造を構成する第１のシリコン原子（Ｎ１）の第二近接原子の少なくとも一つは、図５（ａ）に示すように、酸素原子（Ｏ）である。
図１２は、第２の実施形態の半導体装置のＸ線光電子分光法のスペクトルを示す図である。ＭＯＳＦＥＴ２００の界面終端領域４０を、Ｘ線光電子分光法を用いて解析する場合を考える。Ｘ線光電子分光法によって得られるスペクトルは、合成ピークであり、二つのピークにピーク分解される。Ｘ線光電子分光法によって得られるスペクトルは、第１のピークと第２のピークを有する。
第１のピークは、シリコンファセットを含む界面終端領域４０の第１の結合構造に由来するピークである。すなわち、３個の第１のシリコン原子（Ｓｉ１）と結合する３配位の第１の窒素原子（Ｎ１）に起因するピークである。
一方、第２のピークはカーボンファセットを含む界面終端領域４０の窒素原子による終端構造に由来するピークである。すなわち、３個の第２のシリコン原子（Ｓｉ）と結合する３配位の第２の窒素原子（Ｎ）に起因するピークである。
第１のピークは、第１の結合エネルギー（Ｅ１）と第１の強度（Ｉ１）を有する。第２のピークは、第２の結合エネルギー（Ｅ２）と第２の強度（Ｉ２）を有する。
第２の結合エネルギー（Ｅ２）は、第１の結合エネルギー（Ｅ１）よりも高い。この差は、同じ３配位の窒素原子であるが、第二近接原子が異なるなどの結合構造の違いに起因する。
第２の強度（Ｉ２）は、例えば、第１の強度（Ｉ１）の０．５倍以上２倍以下である。一般に、炭素原子（Ｃ）が最表面に存在するカーボンファセットの方が、シリコンファセットに比べ、炭素原子（Ｃ）の窒素原子（Ｎ）による置換が容易と考えられる。この場合、第２の強度（Ｉ２）は、第１の強度（Ｉ１）よりも大幅に大きくなる。例えば、第２の強度（Ｉ２）は、第１の強度（Ｉ１）の３倍以上となる。
しかし、非酸化性雰囲気で原子状水素を用いて、シリコンファセットに第１の結合構造を形成することで、炭素原子（Ｃ）の窒素原子（Ｎ）による置換効率が大幅に向上できる。よって、第２の強度（Ｉ２）を、第１の強度（Ｉ１）の０．５倍以上２倍以下とすることも可能である。
非酸化性雰囲気で原子状水素照射をともなう熱処理を長時間行うことで、更に置換効率を上げることが可能である。効率が上がった結果、第２の強度（Ｉ２）を、第１の強度（Ｉ１）の０．７５倍以上１．５倍以下にすることも可能である。第２の強度（Ｉ２）と第１の強度（Ｉ１）とが同等の大きさ（１．０倍）に近い程、界面終端領域４０の終端効率が上がるため好ましい。
ＭＯＳＦＥＴ２００のキャリアの移動度の低下を抑制する観点から、炭化珪素層のゲート絶縁層２８に対向する面は、ｍ面とのオフ角は４度以下の面であることが好ましく、２度以下の面であるであることがより好ましい。
以上、第２の実施形態によれば、炭化珪素層の表面において、ダングリングボンドが低減される。よって、ＭＯＳＦＥＴのキャリアの移動度の低下が抑制される。また、信頼性の高いＭＯＳＦＥＴが実現される。また、トレンチゲート型であるため、チップの単位面積あたりのチャネル密度が高くなり、オン抵抗が低減する。
（第３の実施形態）
第３の実施形態のインバータ回路及び駆動装置は、第３の実施形態の半導体装置を備える駆動装置である。
図１３は、第３の実施形態の駆動装置の模式図である。駆動装置３００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
第３の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置３００の特性が向上する。
（第４の実施形態）
第４の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図１４は、第４の実施形態の車両の模式図である。第４の実施形態の車両４００は、鉄道車両である。車両４００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両４００の車輪９０が回転する。
第４の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両４００の特性が向上する。
（第５の実施形態）
第５の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。
図１５は、第５の実施形態の車両の模式図である。第５の実施形態の車両５００は、自動車である。車両５００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両５００の車輪９０が回転する。
第５の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両７００の特性が向上する。
（第６の実施形態）
第６の実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。
図１６は、第６の実施形態の昇降機（エレベータ）の模式図である。第６の実施形態の昇降機６００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
第６の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、昇降機６００の特性が向上する。
以上、第１及び第２の実施形態では、炭化珪素の結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣなど、その他の結晶構造の炭化珪素に適用することも可能である。
また、第１及び第２の実施形態では、炭化珪素のシリコン面、又は、ｍ面にゲート絶縁層２８を設ける場合を例に説明したが、炭化珪素のその他の面、例えば、ａ面、（０－３３－８）面などにゲート絶縁層２８を設ける場合にも本発明を適用することは可能である。
例えば、ＮＯ窒化を用いたＭＯＳ界面の窒素終端処理では、酸素が界面から炭素を引き抜き、引き抜かれた炭素の位置に窒素を導入する。そのため、界面酸化を伴った界面窒化となる。
実施形態では、絶縁膜の形成後に、第１の熱処理（非酸化性雰囲気で原子状水素照射をともなう熱処理）を行うことで、水素原子が界面から炭素を引き抜き、炭素位置に窒素を導入している。そのため、界面酸化が起きず、高効率に炭素位置に窒素を導入することができる。
この第１の熱処理はＳｉ面、ｍ面のＭＯＳ界面を作る場合に限った処理ではなく、Ｃ面、ａ面、（０－３３－８）面にも適用できる。効率良く、特性の良い、窒素終端界面を形成することができる。
また、絶縁膜／ＳｉＣ界面の電荷トラップを無くすことができるので、終端領域でのパッシベーション絶縁膜／ＳｉＣ界面の電荷トラップを無くすための処理に、本発明を用いることも可能である。
また、ｎチャネル型のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）にも本発明を適用することは可能である。
また、ｎチャネル型に限らず、ｐチャネル型のＭＯＳＦＥＴ又はＩＧＢＴにも本発明を適用することは可能である。
また、第３ないし第６の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナーなどに適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１４ ドリフト層（炭化珪素層）
１６ ｐウェル領域（炭化珪素層）
２８ ゲート絶縁層
３０ ゲート電極
４０ 界面終端領域（領域）
１００ ＭＯＳＦＥＴ（半導体装置）
１５０ インバータ回路
２００ ＭＯＳＦＥＴ（半導体装置）
３００ 駆動装置
４００ 車両
５００ 車両
６００ 昇降機

Claims (21)

  1. 炭化珪素層と、
    ゲート電極と、
    前記炭化珪素層と前記ゲート電極との間のゲート絶縁層と、
    前記炭化珪素層と前記ゲート絶縁層との間に位置し、３個の第１のシリコン原子と結合する３配位の第１の窒素原子と、３個の第２のシリコン原子と結合する３配位の第２の窒素原子と、３個の第３のシリコン原子と結合する３配位の第３の窒素原子と、を含み、前記第１の窒素原子、前記第２の窒素原子、及び、前記第３の窒素原子が隣り合う第１の結合構造を有する領域と、
    を備え、
    前記領域の中の前記第１の結合構造は、
    前記領域の中の、３配位の窒素原子と、結合する２個の炭素原子が隣り合う第２の結合構造よりも多い、半導体装置。
  2. 前記第１の結合構造において、３個の前記第１のシリコン原子のいずれか1個と３個の前記第２のシリコン原子のいずれか1個が同一の炭素原子と結合し、３個の前記第２のシリコン原子のいずれか1個と３個の前記第３のシリコン原子のいずれか1個が同一の炭素原子と結合し、３個の前記第３のシリコン原子のいずれか1個と３個の前記第１のシリコン原子のいずれか1個が同一の炭素原子と結合する請求項１記載の半導体装置。
  3. 前記炭化珪素層、前記領域、及び、前記ゲート絶縁層の窒素濃度分布は、前記領域にピークを有する請求項１又は請求項２記載の半導体装置。
  4. 前記ピークの窒素濃度は、１．２×１０１９ｃｍ－３以上２．４×１０２２ｃｍ－３以下である請求項３記載の半導体装置。
  5. 前記炭化珪素層の前記ゲート絶縁層に対向する面は、ｍ面とのオフ角が８度以下の面である請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記領域の中の前記第２の結合構造の濃度は、前記領域の前記第１の結合構造の濃度の１０％未満である請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 前記領域の中のＮＳｉ２Ｏ量は、１．２×１０１６ｃｍ－３未満である請求項１ないし請求項６いずれか一項記載の半導体装置。
  8. 炭化珪素層と、
    ゲート電極と、
    前記炭化珪素層と前記ゲート電極との間のゲート絶縁層と、
    前記炭化珪素層と前記ゲート絶縁層との間に位置し、Ｘ線光電子分光法によって得られるスペクトルが、３個の第１のシリコン原子と結合する３配位の第１の窒素原子に起因し第１の結合エネルギーと第１の強度を有する第１のピークと、３個の第２のシリコン原子と結合する３配位の第２の窒素原子に起因し前記第１の結合エネルギーより高い第２の結合エネルギーと第２の強度を有する第２のピークと、を有する領域と、を備え、
    前記炭化珪素層の前記ゲート絶縁層に対向する面は、ｍ面とのオフ角が８度以下の面であり、
    前記第２の強度は、前記第１の強度の０．５倍以上２倍以下である半導体装置。
  9. ３個の前記第１のシリコン原子の少なくとも一つは酸素原子に結合し、３個の前記第２のシリコン原子は、前記第２の窒素原子及び３個の炭素原子に結合する請求項８記載の半導体装置。
  10. 前記第１の窒素原子の第二近接原子の少なくとも一つは酸素原子であり、前記第２の窒素原子の第二近接原子はすべて炭素原子である請求項８又は請求項９記載の半導体装置。
  11. 前記炭化珪素層、前記領域、及び、前記ゲート絶縁層の窒素濃度分布は、前記領域にピークを有する請求項８ないし請求項１０いずれか一項記載の半導体装置。
  12. 前記ピークの窒素濃度は、１．２×１０１９ｃｍ－３以上２．４×１０２２ｃｍ－３以下である請求項１１記載の半導体装置。
  13. 前記ゲート絶縁層は酸化シリコンである請求項８ないし請求項１２いずれか一項記載の半導体装置。
  14. 請求項１乃至請求項１３いずれか一項記載の半導体装置を備えるインバータ回路。
  15. 請求項１乃至請求項１３いずれか一項記載の半導体装置を備える駆動装置。
  16. 請求項１乃至請求項１３いずれか一項記載の半導体装置を備える車両。
  17. 請求項１乃至請求項１３いずれか一項記載の半導体装置を備える昇降機。
  18. 炭化珪素層の上にゲート絶縁層を形成し、
    １０００℃以上の窒素雰囲気中で、原子状水素（Ｈ）を前記ゲート絶縁層に照射する第１の熱処理を行い、
    前記ゲート絶縁層の上にゲート電極を形成する半導体装置の製造方法。
  19. 前記第１の熱処理の後に、９００℃以下の酸化性雰囲気で第２の熱処理を行う請求項１８記載の半導体装置の製造方法。
  20. 前記第１の熱処理の後に、前記第１の熱処理よりも低い温度の非酸化性雰囲気で第３の熱処理を行う請求項１８又は請求項１９記載の半導体装置の製造方法。
  21. 前記第１の熱処理において、前記原子状水素（Ｈ）を加熱触媒体法によって生成する請求項１８ないし請求項２０いずれか一項記載の半導体装置の製造方法。
JP2018173110A 2018-09-14 2018-09-14 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 Active JP7074629B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018173110A JP7074629B2 (ja) 2018-09-14 2018-09-14 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US16/281,319 US10665682B2 (en) 2018-09-14 2019-02-21 Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP2022017785A JP7337976B2 (ja) 2018-09-14 2022-02-08 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018173110A JP7074629B2 (ja) 2018-09-14 2018-09-14 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022017785A Division JP7337976B2 (ja) 2018-09-14 2022-02-08 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Publications (2)

Publication Number Publication Date
JP2020047668A JP2020047668A (ja) 2020-03-26
JP7074629B2 true JP7074629B2 (ja) 2022-05-24

Family

ID=69773227

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018173110A Active JP7074629B2 (ja) 2018-09-14 2018-09-14 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2022017785A Active JP7337976B2 (ja) 2018-09-14 2022-02-08 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022017785A Active JP7337976B2 (ja) 2018-09-14 2022-02-08 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Country Status (2)

Country Link
US (1) US10665682B2 (ja)
JP (2) JP7074629B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7304577B2 (ja) * 2019-11-27 2023-07-07 国立大学法人大阪大学 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP7326227B2 (ja) * 2020-07-01 2023-08-15 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7271484B2 (ja) 2020-09-15 2023-05-11 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7476130B2 (ja) 2021-03-18 2024-04-30 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017216306A (ja) 2016-05-30 2017-12-07 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5360640A (en) 1976-11-12 1978-05-31 Kopia Kk Copying machine
JP2000286258A (ja) * 1999-03-29 2000-10-13 Sanyo Electric Co Ltd 半導体デバイスの製造方法、ｍｏｓデバイス、半導体製造装置
JP5524103B2 (ja) 2011-02-07 2014-06-18 株式会社東芝 半導体装置
JP5763154B2 (ja) 2013-11-20 2015-08-12 株式会社東芝 半導体素子及びその製造方法
JP2016157762A (ja) * 2015-02-24 2016-09-01 株式会社東芝 半導体装置及びその製造方法
JP6072122B2 (ja) 2015-04-03 2017-02-01 株式会社東芝 半導体素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017216306A (ja) 2016-05-30 2017-12-07 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Also Published As

Publication number Publication date
US10665682B2 (en) 2020-05-26
JP2022051871A (ja) 2022-04-01
JP7337976B2 (ja) 2023-09-04
US20200091297A1 (en) 2020-03-19
JP2020047668A (ja) 2020-03-26

Similar Documents

Publication Publication Date Title
JP7074629B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6692265B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6099733B2 (ja) 炭化珪素半導体装置
JP6025007B2 (ja) 炭化ケイ素半導体装置の製造方法
US11329134B2 (en) Method for manufacturing semiconductor device
JP7326227B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN106024849B (zh) 半导体装置、倒相电路、驱动装置、车辆以及升降机
US20230387216A1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US20220157607A1 (en) Method for Annealing a Gate Insulation Layer on a Wide Band Gap Semiconductor Substrate
US10714610B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP6667809B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2021145111A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US10217811B1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
US11824083B2 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator
JP7476130B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6041311B2 (ja) 炭化珪素半導体装置の製造方法
JP6500912B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20230082881A1 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator
JP7005847B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7204547B2 (ja) 半導体装置
JP7072148B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20240087897A1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2024037847A (ja) ＳｉＣ単結晶ウェハおよびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210721

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220208

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220208

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220218

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220512

R151 Written notification of patent or utility model registration

Ref document number: 7074629

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151