JP2020047665A - 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 - Google Patents

Abstract

【課題】キャリアの移動度の向上が可能な半導体装置を提供する。【解決手段】実施形態の半導体装置は、炭化珪素又はダイヤモンドの半導体層と、半導体層の上に位置し、第１の炭素と、第１の炭素に結合する第１の原子と、第１の炭素に結合する第２の原子と、第１の炭素に結合する第１の終端基と、第１の炭素に結合する第２の終端基と、を有し、第１の原子は、Ｓｉ、Ｃ、Ｏ、Ｎ、及び、Ａｌから成る群から選ばれる一つの原子であり、第２の原子は、Ｓｉ、Ｃ、Ｏ、Ｎ、及び、Ａｌから成る群から選ばれる一つの原子であり、第１の終端基は、ＯＨ、Ｆ、Ｈ、及び、Ｄから成る群から選ばれる一つの終端基であり、第２の終端基は、ＯＨ、Ｆ、Ｈ、及び、Ｄから成る群から選ばれる一つの終端基である絶縁層と、を備える。【選択図】図１

Description

本発明の実施形態は、半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機に関する。

次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。

しかし、例えば、炭化珪素を用いてＭＯＳＦＥＴ（Ｍｅａｔｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を形成する場合、キャリアの移動度が劣化するという問題がある。

特開２０１７−２１６３０５号公報

本発明が解決しようとする課題は、キャリアの移動度の向上が可能な半導体装置を提供することにある。

実施形態の半導体装置は、炭化珪素又はダイヤモンドの半導体層と、前記半導体層の上に位置し、第１の炭素と、前記第１の炭素に結合する第１の原子と、前記第１の炭素に結合する第２の原子と、前記第１の炭素に結合する第１の終端基と、前記第１の炭素に結合する第２の終端基と、を有し、前記第１の原子は、シリコン（Ｓｉ）、炭素（Ｃ）、酸素（Ｏ）、窒素（Ｎ）、及び、アルミニウム（Ａｌ）から成る群から選ばれる一つの原子であり、前記第２の原子は、シリコン（Ｓｉ）、炭素（Ｃ）、酸素（Ｏ）、窒素（Ｎ）、及び、アルミニウム（Ａｌ）から成る群から選ばれる一つの原子であり、前記第１の終端基は、水酸基（ＯＨ）、フッ素（Ｆ）、水素（Ｈ）、及び、重水素（Ｄ）から成る群から選ばれる一つの終端基であり、前記第２の終端基は、水酸基（ＯＨ）、フッ素（Ｆ）、水素（Ｈ）、及び、重水素（Ｄ）から成る群から選ばれる一つの終端基である絶縁層と、を備える。

第１の実施形態の半導体装置の模式断面図。 第１の実施形態の第１の結合構造の説明図。 第１の実施形態の第１の結合構造を例示する図。 第１の実施形態のゲート絶縁層の拡大模式図。 第１の実施形態の第２の結合構造の説明図。 第１の実施形態の半導体装置の製造方法の工程フロー図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第２の実施形態の半導体装置の模式断面図。 第２の実施形態の終端元素の濃度分布を示す図。 第２の実施形態の半導体装置の製造方法の工程フロー図。 第３の実施形態の半導体装置の模式断面図。 第４の実施形態の駆動装置の模式図。 第５の実施形態の車両の模式図。 第６の実施形態の車両の模式図。 第７の実施形態の昇降機の模式図。

以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。

また、以下の説明において、ｎ^＋、ｎ、ｎ⁻及び、ｐ^＋、ｐ、ｐ⁻の表記がある場合は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ^＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ⁻はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ^＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ⁻はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ^＋型、ｎ⁻型を単にｎ型、ｐ^＋型、ｐ⁻型を単にｐ型と記載する場合もある。

（第１の実施形態）
第１の実施形態の半導体装置は、炭化珪素又はダイヤモンドの半導体層と、半導体層の上に位置し、第１の炭素と、第１の炭素に結合する第１の原子と、第１の炭素に結合する第２の原子と、第１の炭素に結合する第１の終端基と、第１の炭素に結合する第２の終端基と、を有し、第１の原子は、シリコン（Ｓｉ）、炭素（Ｃ）、酸素（Ｏ）、窒素（Ｎ）、及び、アルミニウム（Ａｌ）から成る群から選ばれる一つの原子であり、前記第２の原子は、シリコン（Ｓｉ）、炭素（Ｃ）、酸素（Ｏ）、窒素（Ｎ）、及び、アルミニウム（Ａｌ）から成る群から選ばれる一つの原子であり、第１の終端基は、水酸基（ＯＨ）、フッ素（Ｆ）、水素（Ｈ）、及び、重水素（Ｄ）から成る群から選ばれる一つの終端基であり、第２の終端基は、水酸基（ＯＨ）、フッ素（Ｆ）、水素（Ｈ）、及び、重水素（Ｄ）から成る群から選ばれる一つの終端基である絶縁層と、を備える。

以下、半導体層が炭化珪素、絶縁層が酸化シリコンである場合を例に説明する。

図１は、第１の実施形態の半導体装置の模式断面図である。第１の実施形態の半導体装置は、ＭＯＳＦＥＴ１００である。ＭＯＳＦＥＴ１００は、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。また、ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。

このＭＯＳＦＥＴ１００は、炭化珪素基板１２、ドリフト層１４（半導体層）、ｐウェル領域１６（半導体層）、ソース領域１８、ｐウェルコンタクト領域２０、ゲート絶縁層２８（絶縁層）、ゲート電極３０、層間絶縁膜３２、ソース電極３４、及び、ドレイン電極３６を備える。ゲート絶縁層２８は、第１の領域２８ａと第２の領域２８ｂを有する。

炭化珪素基板１２は、例えば、ｎ^＋型の４Ｈ−ＳｉＣの基板である。炭化珪素基板１２は、例えば、窒素（Ｎ）をｎ型不純物として含む。炭化珪素基板１２のｎ型不純物の不純物濃度は、例えば、１×１０^１８ｃｍ^−３以上１×１０^２０ｃｍ^−３以下である。

炭化珪素基板１２の表面は、例えば、（０００１）面に対し０度以上８度以下傾斜した面である。（０００１）面は、シリコン面と称される。炭化珪素基板１２の裏面は、例えば、（０００−１）面に対し０度以上８度以下傾斜した面である。（０００−１）面は、カーボン面と称される。

ドリフト層１４は、炭化珪素基板１２の表面上に設けられる。ドリフト層１４は、ｎ⁻型の炭化珪素層である。ドリフト層１４は、例えば、窒素をｎ型不純物として含む。

ドリフト層１４のｎ型不純物の不純物濃度は、例えば、５×１０^１５ｃｍ^−３以上２×１０^１６ｃｍ^−３以下である。ドリフト層１４は、例えば、炭化珪素基板１２上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。

ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面である。ドリフト層１４の厚さは、例えば、５μｍ以上１００μｍ以下である。

ｐウェル領域１６は、ドリフト層１４の一部表面に設けられる。ｐウェル領域１６は、ｐ型の炭化珪素領域である。ｐウェル領域１６は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐウェル領域１６のｐ型不純物の不純物濃度は、例えば、５×１０^１５ｃｍ^−３以上１×１０^１７ｃｍ^−３以下である。

ｐウェル領域１６の深さは、例えば、０．４μｍ以上０．８μｍ以下である。ｐウェル領域１６は、ＭＯＳＦＥＴ１００のチャネル領域として機能する。

ｐウェル領域１６の表面も、シリコン面に対し０度以上８度以下傾斜した面である。

ソース領域１８は、ｐウェル領域１６の一部表面に設けられる。ソース領域１８は、ｎ^＋型の炭化珪素層である。ソース領域１８は、例えば、リン（Ｐ）をｎ型不純物として含む。ソース領域１８のｎ型不純物の不純物濃度は、例えば、１×１０^１８ｃｍ^−３以上１×１０^２２ｃｍ^−３ｃｍ以下である。

ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅い。ソース領域１８の深さは、例えば、０．２μｍ以上０．４μｍ以下である。

ｐウェルコンタクト領域２０は、ｐウェル領域１６の一部表面に設けられる。ｐウェルコンタクト領域２０は、ソース領域１８の側方に設けられる。ｐウェルコンタクト領域２０は、ｐ^＋型の炭化珪素領域である。

ｐウェルコンタクト領域２０は、例えば、アルミニウムをｐ型不純物として含む。ｐウェルコンタクト領域２０のｐ型不純物の不純物濃度は、例えば、１×１０^１８ｃｍ^−３以上１×１０^２２ｃｍ^−３以下である。

ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅い。ｐウェルコンタクト領域２０の深さは、例えば、０．２μｍ以上０．４μｍ以下である。

ゲート絶縁層２８は、ｐウェル領域１６とゲート電極３０との間に設けられる。ゲート絶縁層２８は、ドリフト層１４及びｐウェル領域１６の上に設けられる。ゲート絶縁層２８は、ドリフト層１４及びｐウェル領域１６の表面に、連続的に形成される。

ゲート絶縁層２８は、酸化シリコンである。ゲート絶縁層２８は、例えば、酸化シリコン以外の酸化物、又は、酸化窒化物であっても構わない。ゲート絶縁層２８は、例えば、酸化アルミニウム、酸窒化シリコンなどであっても構わない。

ゲート絶縁層２８の厚さは、例えば、３０ｎｍ以上１００ｎｍ以下である。ゲート絶縁層２８は、ＭＯＳＦＥＴ１００のゲート絶縁層として機能する。

ゲート絶縁層２８中には、炭素が含まれる。ゲート絶縁層２８中の炭素濃度は、例えば、２×１０^１６ｃｍ^−３以上２×１０^２２ｃｍ^−３以下である。

ゲート絶縁層２８中の炭素の濃度は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｒｏｓｃｏｐｙ：ＳＩＭＳ）により測定することが可能である。

図２は、第１の実施形態の第１の結合構造の説明図である。ゲート絶縁層２８は、第１の結合構造を有する。

第１の結合構造は、第１の炭素（Ｃ）と、第１の炭素（Ｃ）に結合する第１の原子（Ａ１）と、第１の炭素（Ｃ）に結合する第２の原子（Ａ２）と、第１の炭素（Ｃ）に結合する第１の終端基（Ｔ１）と、第１の炭素（Ｃ）に結合する第２の終端基（Ｔ２）と、を有する。第１の原子（Ａ１）は、シリコン（Ｓｉ）、炭素（Ｃ）、酸素（Ｏ）、窒素（Ｎ）、及び、アルミニウム（Ａｌ）から成る群から選ばれる一つの原子であり、第２の原子（Ａ２）は、シリコン（Ｓｉ）、炭素（Ｃ）、酸素（Ｏ）、窒素（Ｎ）、及び、アルミニウム（Ａｌ）から成る群から選ばれる一つの原子であり、第１の終端基（Ｔ１）は、水酸基（ＯＨ）、フッ素（Ｆ）、水素（Ｈ）、及び、重水素（Ｄ）から成る群から選ばれる一つの終端基であり、第２の終端基（Ｔ２）は、水酸基（ＯＨ）、フッ素（Ｆ）、水素（Ｈ）、及び、重水素（Ｄ）から成る群から選ばれる一つの終端基である。

図３は、第１の実施形態の第１の結合構造を例示する図である。図３は、第１の終端基（Ｔ１）と第２の終端基（Ｔ２）が同一の種類の場合を示す。図３（ａ）、図３（ｂ）、図３（ｃ）、図３（ｄ）は、第１の終端基（Ｔ１）及び第２の終端基（Ｔ２）が水酸基（ＯＨ）の場合である。図３（ｅ）、図３（ｆ）、図３（ｇ）、図３（ｈ）は、第１の終端基（Ｔ１）及び第２の終端基（Ｔ２）がフッ素（Ｆ）の場合である。

図３は、ゲート絶縁層２８が酸化シリコンの場合であり、第１の原子（Ａ１）及び第２の原子（Ａ２）が、シリコン（Ｓｉ）、炭素（Ｃ）、又は、酸素（Ｏ）となる。例えば、ゲート絶縁層２８が酸化アルミニウムの場合、第１の原子（Ａ１）及び第２の原子（Ａ２）が、アルミニウム（Ａｌ）である場合がある。また、例えば、ゲート絶縁層２８が酸窒化シリコンの場合、第１の原子（Ａ１）及び第２の原子（Ａ２）が、窒素（Ｎ）である場合がある。

第１の結合構造では、第１の炭素（Ｃ）の配位数は４である。第１の炭素（Ｃ）と、第１の原子（Ａ１）、第２の原子（Ａ２）、第１の終端基（Ｔ１）、及び、第２の終端基（Ｔ２）は、ｓｐ^３軌道により結合している。

図４は、第１の実施形態のゲート絶縁層の拡大模式図である。ゲート絶縁層２８は、第１の領域２８ａと第２の領域２８ｂを有する。第２の領域２８ｂは、ドリフト層１４との間に第１の領域２８ａを挟む。

第１の領域２８ａの第１の炭素（Ｃ）は、第２の領域２８ｂの第１の炭素（Ｃ）よりも多い。第１の領域２８ａの第１の炭素（Ｃ）の密度は、第２の領域２８ｂの第１の炭素（Ｃ）の密度よりも高い。言い換えれば、第１の領域２８ａの第１の結合構造は、第２の領域２８ｂの第１の結合構造よりも多い。言い換えれば、第１の領域２８ａの第１の結合構造の密度は、第２の領域２８ｂの第１の結合構造の密度よりも高い。

図５は、第１の実施形態の第２の結合構造の説明図である。ゲート絶縁層２８は、第２の結合構造を有する場合がある。

第２の結合構造は、第２の炭素（Ｃ）と、第２の炭素（Ｃ）に二重結合する酸素（Ｏ）を有する。例えば、第２の炭素（Ｃ）には、図５（ａ）に示すように２個のシリコン（Ｓｉ）が結合する。また、第２の炭素（Ｃ）には、例えば、図５（ｂ）に示すように２個の炭素（Ｃ）が結合する。また、第２の炭素（Ｃ）には、例えば、図５（ｃ）に示すようにシリコン（Ｓｉ）と炭素（Ｃ）が１個ずつ結合する。

第２の結合構造では、第２の炭素（Ｃ）の配位数は３である。第２の炭素（Ｃ）と酸素（Ｏ）は、ｓｐ^２軌道により結合している。

ゲート絶縁層２８の中の第１の炭素（Ｃ）は、例えば、第２の炭素（Ｃ）よりも多い。ゲート絶縁層２８の中の第１の炭素（Ｃ）の密度は、第２の炭素（Ｃ）の密度よりも高い。言い換えれば、ゲート絶縁層２８の中の第１の結合構造の密度は、第２の結合構造の密度よりも高い。

ゲート絶縁層２８中の第１の結合構造及び第２の結合構造の存在の有無は、例えば、Ｘ線光電子分光（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）により判定することが可能である。また、第１の領域２８ａと第２の領域２８ｂとの間の第１の結合構造の量や密度の違い、ゲート絶縁層２８中の第１の結合構造と第２の結合構造の量や密度の違いも、ＸＰＳにより判定することが可能である。

ゲート電極３０は、ゲート絶縁層２８の上に設けられる。ゲート電極３０は、ドリフト層１４との間にゲート絶縁層２８を挟む。

ゲート電極３０には、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンが適用可能である。

層間絶縁膜３２は、ゲート電極３０上に形成される。層間絶縁膜３２は、例えば、酸化シリコン膜である。

ソース電極３４は、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。

ソース電極３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のアルミニウムのメタル層との積層で構成される。ニッケルのバリアメタル層と炭化珪素層は、反応してニッケルシリサイド（ＮｉＳｉ、Ｎｉ_２Ｓｉなど）を形成しても構わない。ニッケルのバリアメタル層とアルミニウムのメタル層とは、反応により合金を形成しても構わない。

ドレイン電極３６は、炭化珪素基板１２のドリフト層１４と反対側、すなわち、裏面側に設けられる。ドレイン電極３６は、例えば、ニッケルである。ニッケルは、炭化珪素基板１２と反応して、ニッケルシリサイド（ＮｉＳｉ、Ｎｉ_２Ｓｉなど）を形成しても構わない。

なお、第１の実施形態において、ｎ型不純物は、例えば、窒素やリンである。ｎ型不純物としてヒ素（Ａｓ）又はアンチモン（Ｓｂ）を適用することも可能である。

また、第１の実施形態において、ｐ型不純物は、例えば、アルミニウムである。ｐ型不純物として、ボロン（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）を適用することも可能である。

次に、第１の実施形態の半導体装置の製造方法について説明する。

第１の実施形態の半導体装置の製造方法は、炭化珪素の半導体層の上に絶縁膜を形成し、水を含む雰囲気中で絶縁膜にマイクロ波を照射する。

図６は、第１の実施形態の半導体装置の製造方法の工程フロー図である。

図６に示すように、半導体装置の製造方法は、ドリフト層形成（ステップＳ１００）、ｐ型不純物イオン注入（ステップＳ１０２）、ｎ型不純物イオン注入（ステップＳ１０４）、ｐ型不純物イオン注入（ステップＳ１０６）、第１の酸化シリコン膜形成（ステップＳ１０８）、マイクロ波照射（ステップＳ１１０）、第２の酸化シリコン膜形成（ステップＳ１１２）、第１のアニール（ステップＳ１１４）、ゲート電極形成（ステップＳ１１６）、層間絶縁膜形成（ステップＳ１１８）、ソース電極形成（ステップＳ１２０）、ドレイン電極形成（ステップＳ１２２）、及び、第２のアニール（ステップＳ１２４）を備える。

まず、ｎ^＋型の炭化珪素基板１２を準備する。炭化珪素基板１２は、例えば、４Ｈ−ＳｉＣである。炭化珪素基板１２は、例えば、炭化珪素ウェハＷである。

炭化珪素基板１２は、ｎ型不純物として窒素を含む。炭化珪素基板１２のｎ型不純物の不純物濃度は、例えば、１×１０^１８ｃｍ^−３以上１×１０^２０ｃｍ^−３以下である。炭化珪素基板１２の厚さは、例えば、３５０μｍである。炭化珪素基板１２は、裏面のドレイン電極３６を形成する前に、９０μｍ程度に薄膜化してもよい。

ステップＳ１００では、炭化珪素基板１２のシリコン面上にエピタキシャル成長法により、ドリフト層１４を形成する。ドリフト層１４は、４Ｈ−ＳｉＣである。

ドリフト層１４は、ｎ型不純物として、窒素を含む。ドリフト層１４のｎ型不純物の不純物濃度は、例えば、５×１０^１５ｃｍ^−３以上２×１０^１６ｃｍ^−３以下である。ドリフト層１４の厚さは、例えば、５μｍ以上１００μｍ以下である。

ステップＳ１０２では、まず、フォトリソグラフィーとエッチングによるパターニングにより、第１のマスク材を形成する。そして、第１のマスク材をイオン注入マスクとして用いて、ｐ型不純物であるアルミニウムをドリフト層１４にイオン注入する。イオン注入によりｐウェル領域１６が形成される。

ステップＳ１０４では、まず、フォトリソグラフィーとエッチングによるパターニングにより、第２のマスク材を形成する。そして、第２のマスク材をイオン注入マスクとして用いて、ｎ型不純物である窒素をドリフト層１４にイオン注入し、ソース領域１８を形成する。

ステップＳ１０６では、フォトリソグラフィーとエッチングによるパターニングにより、第３のマスク材を形成する。第３のマスク材をイオン注入マスクとして用いて、ｐ型不純物であるアルミニウムをドリフト層１４にイオン注入し、ｐウェルコンタクト領域２０を形成する。

ステップＳ１０８では、ドリフト層１４及びｐウェル領域１６を熱酸化し、ドリフト層１４及びｐウェル領域１６上に第１の酸化シリコン膜を形成する。第１の酸化シリコン膜は、ゲート絶縁層２８の一部となる。

熱酸化は、例えば、ドライ酸素雰囲気で行われる。熱酸化の温度は、例えば、１０００℃以上１２５０℃以下である。第１の酸化シリコン膜の厚さは、例えば、１ｎｍ以上１０ｎｍ以下である。

第１の酸化シリコン膜には、ドリフト層１４及びｐウェル領域１６の熱酸化により生じた余剰の炭素が取り込まれる。そして、第１の酸化シリコン膜に取り込まれた炭素は、第１の酸化シリコン膜中で炭素と酸素の二重結合を形成して安定化する。言い換えれば、第１の酸化シリコン膜に取り込まれた炭素は、第１の酸化シリコン膜中で第２の結合構造を形成して安定化する。

ステップＳ１１０では、第１の酸化シリコン膜に水を含む雰囲気中で、マイクロ波を照射する。雰囲気中への水の供給は、例えば、窒素ガスによるバブリングにより行われる。

マイクロ波を照射する際の温度は、例えば、３００℃以上６００℃以下である。第１の酸化シリコン膜は、例えば、３００℃以上６００℃以下に加熱される。マイクロ波の周波数は、例えば、１ＧＨｚ以上５ＧＨｚ以下である。

第１の酸化シリコン膜に水を含む雰囲気中で、マイクロ波を照射することにより、炭素と酸素の二重結合が切断され、炭素が２個の水酸基（ＯＨ）と結合した構造が形成される。言い換えれば、第２の結合構造が、第１の終端基（Ｔ１）及び第２の終端基（Ｔ２）が水酸基（ＯＨ）である第１の結合構造に変換される。

ステップＳ１１２では、第１の酸化シリコン膜の上に第２の酸化シリコン膜を形成する。第２の酸化シリコン膜は、ゲート絶縁層２８の一部となる。

第２の酸化シリコン膜は、例えば、ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法）、又は、ＰＶＤ法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｅｒ Ｄｅｐｏｓｉｔｉｏｎ）により形成される堆積膜である。第２の酸化シリコン膜の厚さは、例えば、２０ｎｍ以上１００ｎｍ以下である。

第２の酸化シリコン膜は、例えば、オルトケイ酸テトラエチル（ＴＥＯＳ）をソースガスとしてＣＶＤ法により形成される酸化シリコン膜である。

ステップＳ１１４では、第１のアニールが行われる。第１のアニールは、例えば、非酸化性雰囲気で行われる。第１のアニールの温度は、例えば、９００℃以上１３００℃以下である。第１のアニールにより、第１の酸化シリコン膜、及び、第２の酸化シリコン膜が緻密な膜となる。

ステップＳ１１６では、第２の酸化シリコン膜上に、ゲート電極３０を形成する。ゲート電極３０は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。

ステップＳ１１８では、ゲート電極３０上に、層間絶縁膜３２が形成される。層間絶縁膜３２は、例えば、酸化シリコン膜である。

ステップＳ１２０で、ソース電極３４が形成される。ソース電極３４は、ソース領域１８、及び、ｐウェルコンタクト領域２０上に形成される。ソース電極３４は、例えば、ニッケル（Ｎｉ）とアルミニウム（Ａｌ）のスパッタにより形成される。

ステップＳ１２２では、ドレイン電極３６が形成される。ドレイン電極３６は、炭化珪素基板１２の裏面側に形成される。ドレイン電極３６は、例えば、ニッケルのスパッタにより形成される。

ステップＳ１２４では、第２のアニールが行われる。第２のアニールは、例えば、アルゴンガス雰囲気で、４００℃以上１０００℃以下で行われる。第２のアニールにより、ソース電極３４とドレイン電極３６のコンタクト抵抗が低減する。

以上の製造方法により、図１に示すＭＯＳＦＥＴ１００が形成される。

次に、第１の実施形態の作用及び効果について説明する。

炭化珪素を用いてＭＯＳＦＥＴを形成する場合、キャリアの移動度が劣化するという問題がある。炭化珪素層とゲート絶縁層との間の界面準位（ｓｕｒｆａｃｅ ｓｔａｔｅ）やゲート絶縁層のバンドギャップ中に存在するエネルギー準位（ｅｎｅｒｇｙ ｓｔａｔｅ）がキャリアの移動度の劣化を引き起こすと考えられる。

また、炭化珪素を用いてＭＯＳＦＥＴを形成する場合、閾値電圧の変動が生ずるという問題がある。ゲート絶縁層のバンドギャップ中に存在するエネルギー準位が、閾値電圧の変動を引き起こすことが考えられる。

また、ゲート絶縁膜のリーク電流が増大するという問題がある。ゲート絶縁層のバンドギャップ中に存在するエネルギー準位が、ゲート絶縁膜のリーク電流を引き起こすことが考えられる。

第１の実施形態のＭＯＳＦＥ１００は、ゲート絶縁層中にエネルギー準位を形成する炭素と酸素の二重結合が低減されている。したがって、キャリアの移動度の劣化、閾値電圧の変動、及び、ゲート絶縁膜のリーク電流の増大が抑制される。よって、特性の向上したＭＯＳＦＥＴが実現される。以下、詳述する。

発明者らの第一原理計算により、炭化珪素を熱酸化して酸化シリコン膜を形成すると、酸素と二重結合する炭素が酸化シリコン膜中に多量に生成されることが明らかになった。すなわち、図５に示す第２の結合構造が、酸化シリコン膜中に多量に生成されることが明らかになった。

炭化珪素が酸化されることで余剰の炭素が発生する。この余剰の炭素は、例えば、炭化珪素層と酸化シリコン膜の界面近傍の酸化シリコン膜中に炭素クラスタを形成する。例えば、この炭素クラスタの端部に、第２の結合構造が生成される。また、例えば、余剰の炭素が酸化シリコン膜中の酸素位置に入り込むことで、第２の結合構造が生成される。

図７は、第１の実施形態の半導体装置の作用及び効果の説明図である。図７（ａ）、図７（ｂ）は、酸化シリコン膜中に第２の結合構造がある場合のバンド図である。図７（ｃ）は、酸化シリコン膜中に第１の結合構造がある場合のバンド図である。図７は、発明者の第一原理計算に基づいている。

酸化シリコン膜中に炭素と酸素の二重結合がある場合、すなわち、第２の結合構造がある場合、例えば、図７（ａ）、図７（ｂ）に示すように、酸化シリコン膜中に電子が入っていないエネルギー準位（図７中の白丸）と、電子で埋まったエネルギー準位（図７中の黒丸）が生じる。

図７（ａ）の場合、電子が入っていないエネルギー準位は、４Ｈ−ＳｉＣの伝導帯の下端近傍の位置にある。図７（ｂ）の場合、電子が入っていないエネルギー準位は、酸化シリコンの伝導帯下端から少し下がった位置にある。

第２の結合構造では、二重結合する炭素と酸素の間の相互作用の程度が、周囲の構造により変化する。相互作用の程度が変化することにより、酸化シリコン膜の中のエネルギー準位のレベルが変化する。エネルギー準位のレベルの変化は、図７（ａ）と図７（ｂ）とに示すレベルの間のいずれかのレベルとなる。

例えば、図７（ａ）の場合、電子が入っていないエネルギー準位は、４Ｈ−ＳｉＣの伝導帯の下端近傍にある。このため、第２の結合構造は、キャリアの移動度の劣化を引き起こしやすい。また、例えば、図７（ｂ）の場合、電子が入っていないエネルギー準位は、酸化シリコンの伝導帯下端から少し下がった位置にある。このため、第２の結合構造は、閾値電圧の変動やゲート絶縁膜のリーク電流の増大を引き起こしやすい。

一方、図７（ｃ）に示すように、酸化シリコン膜中の第１の結合構造の場合、酸化シリコン膜中には、電子で埋まった準位のみがある。電子が入っていない準位は、酸化シリコン膜の伝導帯の下端より浅くなる。言い換えれば、酸化シリコン膜のバンドギャップ中には、電子をトラップする準位がない。

したがって、第１の結合構造は、キャリアの移動度の劣化、閾値電圧の変動、及び、ゲート絶縁膜のリーク電流の増大を生じさせない。

第１の実施形態のＭＯＳＦＥＴ１００は、酸化シリコン膜中の第２の結合構造が、第１の結合構造に変換されている。したがって、第２の結合構造がもたらす、酸化シリコン膜中の有害なエネルギー準位が消滅する。よって、ＭＯＳＦＥＴ１００のキャリアの移動度の劣化、閾値電圧の変動、及び、ゲート絶縁膜のリーク電流の増大が抑制される。

第１の実施形態のＭＯＳＦＥ１００の製造方法では、ステップＳ１０８でドリフト層１４及びｐウェル領域１６を熱酸化し、酸化シリコンの第１の酸化シリコン膜（絶縁膜）を形成する。この際、第１の酸化シリコン膜の中には、多量の第２の結合構造が形成されている。

ステップＳ１１０では、第１の酸化シリコン膜に水を含む雰囲気中で、マイクロ波を照射する。マイクロ波のエネルギーにより、第２の結合構造の炭素と酸素の二重結合が切断される。そして、炭素に雰囲気中の水に由来する２個のＯＨ基が結合し、第１の結合構造が形成される。

ステップＳ１１２では、第１の酸化シリコン膜の上に第２の酸化シリコン膜が形成される。第２の酸化シリコン膜は、熱酸化膜ではなく、堆積膜で形成される。したがって、第２の酸化シリコン膜中には、余剰の炭素が少なく、第２の結合構造は形成されにくい。

ゲート絶縁層２８の形成を、熱酸化膜の第１の酸化シリコン膜と、堆積膜の第２の酸化シリコン膜とで形成した場合、第１の領域２８ａの第１の結合構造の密度が、第２の領域２８ｂの第１の結合構造の密度よりも高くなる。

なお、マイクロ波照射により第１の結合構造を形成した後、フッ素（Ｆ）のプラズマ処理を行うことで、第１の終端基（Ｔ１）及び第２の終端基（Ｔ２）を水酸基（ＯＨ）からフッ素（Ｆ）に置換することが可能である。また、例えば、水素（Ｈ）、又は、重水素（Ｄ）のプラズマ処理を行うことで、第１の終端基（Ｔ１）及び第２の終端基（Ｔ２）を水酸基（ＯＨ）から、水素（Ｈ）、又は、重水素（Ｄ）に置換することが可能である。

ゲート絶縁層２８の中の第１の炭素（Ｃ）は、第２の炭素（Ｃ）よりも多いことが好ましい。言い換えれば、ゲート絶縁層２８の中の第１の結合構造は、第２の結合構造よりも多いことが好ましい。ゲート絶縁層２８の中の第２の結合構造の量が低減されることで、ＭＯＳＦＥＴの特性が向上する。

マイクロ波を照射する際の温度は、３００℃以上６００℃以下であることが好ましい。上記範囲を下回ると、第１の酸化シリコン膜中に十分に水が拡散しないおそれがある。上記範囲を上回ると、炭化珪素層の酸化が進行するおそれがある。

第１の酸化シリコン膜の厚さは、１０ｎｍ以下であることが好ましい。上記範囲を上回ると、第２の結合構造の量が多くなりするすぎるおそれがある。

以上、第１の実施形態によれば、ＭＯＳＦＥＴのキャリアの移動度の劣化が抑制される。また、ＭＯＳＦＥＴの閾値変動が抑制される。また、ＭＯＳＦＥＴのリーク電流の増大が抑制される。よって、特性の向上したＭＯＳＦＥＴが実現される。

（第２の実施形態）
第２の実施形態の半導体装置は、半導体層と絶縁層との間に位置し、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含む領域を、更に備える点で、第１の実施形態と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する。

図８は、第２の実施形態の半導体装置の模式断面図である。第２の実施形態の半導体装置は、ＭＯＳＦＥＴ２００である。ＭＯＳＦＥＴ２００は、ＤＩＭＯＳＦＥＴである。また、ＭＯＳＦＥＴ２００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。

ＭＯＳＦＥＴ２００は、炭化珪素基板１２、ドリフト層１４（半導体層）、ｐウェル領域１６（半導体層）、ソース領域１８、ｐウェルコンタクト領域２０、ゲート絶縁層２８（絶縁層）、ゲート電極３０、層間絶縁膜３２、ソース電極３４、ドレイン電極３６、及び、界面領域４０（領域）を備える。ゲート絶縁層２８は、第１の領域２８ａと第２の領域２８ｂを有する。

界面領域４０は、ドリフト層１４及びｐウェル領域１６と、ゲート絶縁層２８との間に位置する。界面領域４０は、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群の少なくとも一つの元素（終端元素）を含む。

図９は、第２の実施形態の終端元素の濃度分布を示す図である。

終端元素は、ドリフト層１４及びｐウェル領域１６と、ゲート絶縁層２８との間の界面に偏析している。終端元素の濃度分布のピークが、界面領域４０内にある。

終端元素の濃度分布のピークに対する半値全幅は、例えば、１ｎｍ以下である。また、濃度分布のピークに対する半値全幅は、例えば、０．２５ｎｍ以下であることが望ましく、０．２ｎｍ未満であることがより望ましい。

終端元素は、ドリフト層１４及びｐウェル領域１６の最上層のシリコン原子又は炭素原子を置換している。最上層の原子を置換しているため、終端元素は炭化珪素層と３配位していることになる。言い換えれば、終端元素は、炭化珪素の結晶格子のシリコン原子又は炭素原子の位置にある。つまり、終端元素は、炭化珪素層の炭素原子と３配位、又は、炭化珪素層のシリコン原子と３配位していることになる。

界面領域４０における終端元素の濃度分布のピーク値は、例えば、４×１０^１６ｃｍ^−３以上４×１０^２０ｃｍ^−３以下である。

界面領域４０中の終端元素の濃度及び分布は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｒｏｓｃｏｐｙ：ＳＩＭＳ）により測定することが可能である。また、終端元素の濃度及び分布は、例えば、ＸＰＳ、ＴＥＭ−ＥＤＸ、Ａｔｏｍ Ｐｒｏｂｅ、ＨＲ−ＲＢＳなどにより電子状態とその空間分布の特定が可能となる。また、赤外分光法（Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、ラマン分光法によっても、炭化珪素層に３配位する構造に基づく振動モードが観測される。

ゲート絶縁層２８及び炭化珪素層における終端元素の濃度は、例えば、２×１０^１６ｃｍ^−３以下である。

次に、第２の実施形態の半導体装置の製造方法について説明する。

第２の実施形態の半導体装置の製造方法は、マイクロ波を照射する前に、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含む雰囲気中で熱処理を行う点で、第１の実施形態の製造方法と異なる。

図１０は、第２の実施形態の半導体装置の製造方法の工程フロー図である。

図１０に示すように、半導体装置の製造方法は、ドリフト層形成（ステップＳ１００）、ｐ型不純物イオン注入（ステップＳ１０２）、ｎ型不純物イオン注入（ステップＳ１０４）、ｐ型不純物イオン注入（ステップＳ１０６）、第１の酸化シリコン膜形成（ステップＳ１０８）、界面終端熱処理（ステップＳ１０９）、マイクロ波照射（ステップＳ１１０）、第２の酸化シリコン膜形成（ステップＳ１１２）、第１のアニール（ステップＳ１１４）、ゲート電極形成（ステップＳ１１６）、層間絶縁膜形成（ステップＳ１１８）、ソース電極形成（ステップＳ１２０）、ドレイン電極形成（ステップＳ１２２）、及び、第２のアニール（ステップＳ１２４）を備える。

ステップＳ１０９では、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）の群の少なくとも一つの元素（終端元素）を含む雰囲気中で熱処理を行う。熱処理の温度は、例えば、３００℃以上９００℃以下である。

ステップＳ１０９により、界面領域４０が形成される。

界面領域４０が形成された後、ステップＳ１１０で、第１の酸化シリコン膜に水を含む雰囲気中で、マイクロ波を照射する。第１の酸化シリコン膜に水を含む雰囲気中で、マイクロ波を照射することにより、炭素と酸素の二重結合が切断され、炭素が２個の水酸基（ＯＨ）と結合した構造が形成される。言い換えれば、第２の結合構造が、第１の終端基（Ｔ１）及び第２の終端基（Ｔ２）が水酸基（ＯＨ）である第１の結合構造に変換される。

なお、第１の酸化シリコン膜形成直後、界面終端熱処理前に、第１のアニールと同等の第３のアニールを行ってもかまわない。第３のアニールによって、界面終端処理時の終端元素が絶縁膜中に分布し難くなり、終端元素が基板界面にパイルアップし易くなる。

次に、第２の実施形態の作用及び効果について説明する。

炭化珪素を用いてＭＯＳＦＥＴを形成する場合、キャリアの移動度が劣化するという問題がある。炭化珪素層とゲート絶縁層との間の界面準位（ｓｕｒｆａｃｅ ｓｔａｔｅ）やゲート絶縁層中のエネルギー準位（ｅｎｅｒｇｙ ｓｔａｔｅ）がキャリアの移動度の劣化を引き起こすと考えられる。

炭化珪素層とゲート絶縁層との間の界面準位は、炭化珪素層の最上層のシリコン原子又は炭素原子のダングリングボンドにより生じると考えられる。

第２の実施形態のＭＯＳＦＥＴ２００では、炭化珪素層とゲート絶縁層２８との間の界面準位の量が、界面領域４０を形成することで低減される。ＭＯＳＦＥＴ２００では、ドリフト層１４及びｐウェル領域１６の最上層の、ダングリングボンドを有するシリコン原子、又は、ダングリングボンドを有する炭素原子が、終端元素により置換される。したがって、ダングリングボンドが減少する。よって、ＭＯＳＦＥＴ２００では、キャリアの移動度の劣化が更に抑制される。

第２の実施形態のＭＯＳＦＥＴ２００の製造方法では、第１の酸化シリコン膜にマイクロ波の照射を行う前に、界面領域４０を形成する。界面領域４０が存在することで、第１の酸化シリコン膜にマイクロ波の照射を行う際に、炭化珪素層の酸化が抑制される。したがって、熱酸化によりあらたに第２の結合構造が形成されることが抑制される。

以上、第２の実施形態によれば、ＭＯＳＦＥＴのキャリアの移動度の劣化が抑制される。また、ＭＯＳＦＥＴの閾値変動が抑制される。また、ＭＯＳＦＥＴのリーク電流の増大が抑制される。よって、特性の向上したＭＯＳＦＥＴが実現される。

（第３の実施形態）
第３の実施形態の半導体装置は、ＭＯＳＦＥＴの終端領域のゲート絶縁層に第１の結合構造が存在する点で第１の実施形態と異なっている。第１の実施形態と重複する内容については一部記述を省略する。

図１１は、第３の実施形態の半導体装置の模式断面図である。第３の実施形態の半導体装置は、ＭＯＳＦＥＴ２５０である。ＭＯＳＦＥＴ２５０は、素子領域と、素子領域の周囲に設けられる終端領域を備えている。終端領域は、ＭＯＳＦＥＴ２５０の耐圧を向上させる機能を備える。

素子領域には、例えば、第１の実施形態のＭＯＳＦＥＴ１００がユニットセルとして配置される。

終端領域は、ｐ型のリサーフ領域６０（半導体層）、ｐ^＋型のコンタクト領域６２、ｐ型のガードリング領域６４（半導体層）、ゲート絶縁層２８（絶縁層）、フィールド酸化膜３３を備える。

ゲート絶縁層２８の構成は、第１の実施形態の半導体装置と同様である。

フィールド酸化膜３３は、例えば、酸化シリコン膜である。

ＭＯＳＦＥＴ２５０のオフ時に、リサーフ領域６０、ガードリング領域６４、及び、ガードリング領域６４の間のドリフト層１４に空乏層が形成されることで、ＭＯＳＦＥＴ２５０の耐圧が向上する。

しかし、ゲート絶縁層２８中にエネルギー準位が存在すると、電荷がエネルギー準位にトラップされる。トラップされた電荷の電界により、所望の空乏層が形成されなくなる恐れがある。この場合、ＭＯＳＦＥＴ２５０の耐圧が劣化する。

第３の実施形態によれば、ゲート絶縁層２８の第２の結合構造が、第１の結合構造に変換されている。したがって、ゲート絶縁層２８中のエネルギー準位が低減されている。よって、所望の空乏層が形成され耐圧の安定したＭＯＳＦＥＴが実現される。

（第４の実施形態）
第４の実施形態のインバータ回路及び駆動装置は、第１の実施形態の半導体装置を備える駆動装置である。

図１２は第４の実施形態の駆動装置の模式図である。駆動装置３００は、モーター１４０と、インバータ回路１５０を備える。

インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。

第４の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、インバータ回路１５０及び駆動装置３００の特性が向上する。

（第５の実施形態）
第５の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。

図１３は、第５の実施形態の車両の模式図である。第５の実施形態の車両４００は、鉄道車両である。車両４００は、モーター１４０と、インバータ回路１５０を備える。

インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両４００の車輪９０が回転する。

第５の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両４００の特性が向上する。

（第６の実施形態）
第６の実施形態の車両は、第１の実施形態の半導体装置を備える車両である。

図１４は、第６の実施形態の車両の模式図である。第６の実施形態の車両５００は、自動車である。車両５００は、モーター１４０と、インバータ回路１５０を備える。

インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。

インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両５００の車輪９０が回転する。

第６の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、車両５００の特性が向上する。

（第７の実施形態）
第７の実施形態の昇降機は、第１の実施形態の半導体装置を備える昇降機である。

図１５は、第７の実施形態の昇降機（エレベータ）の模式図である。第７の実施形態の昇降機６００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。

インバータ回路１５０は、第１の実施形態のＭＯＳＦＥＴ１００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。

インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。

第７の実施形態によれば、特性の向上したＭＯＳＦＥＴ１００を備えることで、昇降機６００の特性が向上する。

以上、第１ないし第３の実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣなど、その他の結晶構造の炭化珪素に適用することも可能である。

また、第１ないし第３の実施形態では、炭化珪素のシリコン面にゲート絶縁層２８を設ける場合を例に説明したが、炭化珪素のその他の面、例えば、カーボン面、ａ面、ｍ面、（０−３３−８）面などにゲート絶縁層２８を設ける場合にも本発明を適用することは可能である。

また、第１ないし第３の実施形態では、半導体層が炭化珪素である場合を例に説明したが、半導体層はダイヤモンドであっても構わない。

また、第１ないし第３の実施形態では、ｎチャネル型のプレーナ型のＭＯＳＦＥＴを例に説明したが、ｎチャネル型のトレンチ型のＭＯＳＦＥＴにも本発明を適用することは可能である。トレンチ側面はａ面、ｍ面、（０−３３−８）面などが代表的な方位である。ａ面，ｍ面はＳｉ面やＣ面に対し、垂直な面である。（０−３３−８）面は（０００１）面に対して、＜１−１００＞ 方向に５４．７°傾けた面である。この結晶面方位はＳｉの結晶におけるＳｉ（００１）に対応した結晶面である。

また、ｎチャネル型のＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）にも本発明を適用することは可能である。

また、ｎチャネル型に限らず、ｐチャネル型のＭＯＳＦＥＴ又はＩＧＢＴにも本発明を適用することは可能である。

また、第４ないし第７の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナーなどに適用することも可能である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１４ ドリフト層（半導体層）
１６ ｐウェル領域（半導体層）
２８ ゲート絶縁層（絶縁層）
２８ａ 第１の領域
２８ｂ 第２の領域
３０ ゲート電極
４０ 界面領域（領域）
６０ リサーフ領域（半導体層）
６４ ガードリング領域（半導体層）
１００ ＭＯＳＦＥＴ（半導体装置）
１５０ インバータ回路
２００ ＭＯＳＦＥＴ（半導体装置）
２５０ ＭＯＳＦＥＴ（半導体装置）
３００ 駆動装置
４００ 車両
５００ 車両
６００ 昇降機

Claims (19)

1. 炭化珪素又はダイヤモンドの半導体層と、
   前記半導体層の上に位置し、第１の炭素と、前記第１の炭素に結合する第１の原子と、前記第１の炭素に結合する第２の原子と、前記第１の炭素に結合する第１の終端基と、前記第１の炭素に結合する第２の終端基と、を有し、前記第１の原子は、シリコン（Ｓｉ）、炭素（Ｃ）、酸素（Ｏ）、窒素（Ｎ）、及び、アルミニウム（Ａｌ）から成る群から選ばれる一つの原子であり、前記第２の原子は、シリコン（Ｓｉ）、炭素（Ｃ）、酸素（Ｏ）、窒素（Ｎ）、及び、アルミニウム（Ａｌ）から成る群から選ばれる一つの原子であり、前記第１の終端基は、水酸基（ＯＨ）、フッ素（Ｆ）、水素（Ｈ）、及び、重水素（Ｄ）から成る群から選ばれる一つの終端基であり、前記第２の終端基は、水酸基（ＯＨ）、フッ素（Ｆ）、水素（Ｈ）、及び、重水素（Ｄ）から成る群から選ばれる一つの終端基である絶縁層と、
   を備える半導体装置。
2. 前記絶縁層は、酸化物、又は、酸窒化物である請求項１記載の半導体装置。
3. 前記絶縁層は、酸化シリコンである請求項１又は請求項２記載の半導体装置。
4. 前記絶縁層は、酸素と二重結合する第２の炭素を有し、前記第１の炭素は前記第２の炭素よりも多い請求項１ないし請求項３いずれか一項記載の半導体装置。
5. 前記半導体層と前記絶縁層との間に位置し、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含む領域を、更に備える請求項１ないし請求項４いずれか一項記載の半導体装置。
6. 前記第１の終端基と前記第２の終端基は、同一の種類である請求項１ないし請求項５いずれか一項記載の半導体装置。
7. 前記絶縁層は第１の領域と、前記半導体層との間に前記第１の領域を挟む第２の領域とを有し、前記第１の領域の前記第１の炭素は、前記第２の領域の前記第１の炭素よりも多い請求項１ないし請求項６いずれか一項記載の半導体装置。
8. 前記半導体層との間に前記絶縁層を挟むゲート電極を、更に備える請求項１ないし請求項７いずれか一項記載の半導体装置。
9. 前記絶縁層の厚さは３０ｎｍ以上１００ｎｍ以下である請求項１ないし請求項８いずれか一項記載の半導体装置。
10. 請求項１乃至請求項９いずれか一項記載の半導体装置を備えるインバータ回路。
11. 請求項１乃至請求項９いずれか一項記載の半導体装置を備える駆動装置。
12. 請求項１乃至請求項９いずれか一項記載の半導体装置を備える車両。
13. 請求項１乃至請求項９いずれか一項記載の半導体装置を備える昇降機。
14. 炭化珪素又はダイヤモンドの半導体層の上に絶縁膜を形成し、
    水を含む雰囲気中で前記絶縁膜にマイクロ波を照射する半導体装置の製造方法。
15. 前記絶縁膜は、熱酸化により形成する請求項１４記載の半導体装置の製造方法。
16. 前記マイクロ波を照射する際の温度は３００℃以上６００℃以下である請求項１４又は請求項１５記載の半導体装置の製造方法。
17. 前記絶縁膜の厚さは１０ｎｍ以下である請求項１４ないし請求項１６いずれか一項記載の半導体装置の製造方法。
18. 前記マイクロ波を照射した後、フッ素（Ｆ）、水素（Ｈ）、又は、重水素（Ｄ）のプラズマ処理を行う請求項１４ないし請求項１７いずれか一項記載の半導体装置の製造方法。
19. 前記マイクロ波を照射する前に、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、スカンジウム（Ｓｃ）、イットリウム（Ｙ）、及び、ランタノイド（Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）から成る群から選ばれる少なくとも一つの元素を含む雰囲気中で熱処理を行う請求項１４ないし請求項１８いずれか一項記載の半導体装置の製造方法。
    

Images