KR970003775A - 반도체소자의 소자분리절연막 형성방법 - Google Patents

반도체소자의 소자분리절연막 형성방법 Download PDF

Info

Publication number
KR970003775A
KR970003775A KR1019950014596A KR19950014596A KR970003775A KR 970003775 A KR970003775 A KR 970003775A KR 1019950014596 A KR1019950014596 A KR 1019950014596A KR 19950014596 A KR19950014596 A KR 19950014596A KR 970003775 A KR970003775 A KR 970003775A
Authority
KR
South Korea
Prior art keywords
insulating film
forming
peripheral circuit
circuit portion
insulating
Prior art date
Application number
KR1019950014596A
Other languages
English (en)
Other versions
KR100361761B1 (ko
Inventor
김승준
신기수
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950014596A priority Critical patent/KR100361761B1/ko
Publication of KR970003775A publication Critical patent/KR970003775A/ko
Application granted granted Critical
Publication of KR100361761B1 publication Critical patent/KR100361761B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 반도체기판 상부에 제1, 2절연막을 순차적으로 형성하고 소자분리마스크를 이용한 식각공정으로 상기 제2, 1절연막 및 일정두께의 반도체기판을 순차적으로 식각함으로써 트렌치를 형성한 다음, 전체표면상부에 제3절연막을 일정두께 형성하고 상기 제3절연막을 일정두께 식각함으로써 제3절연막 스페이서를 형성한 다음, 상기 주변회로부만을 노출시키는 감광막패턴을 형성하고 상기 감광막패턴을 마스크로 하여 상기 주변회로부에 고농도의 이온주입층을 형성한 다음, 상기 감광막 패턴을 제거하고 산화공정으로 제4절연막을 형성한 다음, 평탄화식각공정을 실시함으로써 상기 셀부와 주변회로부에 각각 트렌치형 및 LOCOS형 소자분리절연막을 평탄하게 형성하여 반도체소자의 고집적화를 가능하게 하고 그에 따른 반도체소자의 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 소자분리절연막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1A도 내지 제1E도는 본 발명의 실시예에 따른 반도체소자의 소자분리절연막 형성공정을 도시한 단면도.

Claims (8)

  1. 반도체기판 상부에 제1절연막 및 제2절연막을 순차적으로 형성하는 공정과, 상기 제2절연막 상부에 제1감광막패턴을 형성하는 공정과, 상기 제1감광막패턴을 마스크로 하여 상기 제2절연막, 제1절연막 및 일정두께의 반도체기판을 식각함으로써 셀부와 주변회로부에 트렌치를 형성하는 공정과, 상기 제1감광막패턴을 제거하는 공정과, 전체표면상부에 일정두께 제3절연막을 형성하는 공정과, 상기 제3절연막을 이방성식각하여 상기 셀부에 접하는 상기 주변 회로부의 측벽에 제3절연막 스페이서를 형성하는 공정과, 상기 주변회로부만을 노출시키는 제2감광막패턴을 형성하는 공정과, 전체표면상부에 고농도의 불순물 이온을 주입함으로써 상기 주변회로부에 고농도의 이온주입층을 형성하는 공정과, 상기 제2감광막패턴을 제거하는 공정과, 산화공정으로 상기 주변회로부에 제4절연막을 형성하는 공정과, 평탄화식각공정으로 셀부와 주변회로부에 각각 소자분리절연막을 형성하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
  2. 제1항에 있어서, 상기 제1, 3, 4절연막은 산화막인 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  3. 제1항에 있어서, 상기 제2절연막은 질화막으로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  4. 제1항에 있어서, 상기 제2절연막은 상기 제1절연막의 3배 내지 15배 두께로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  5. 제1항에 있어서, 상기 제2감광막패턴은 상기 주변회로부만 노출시키는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  6. 제1항에 있어서, 상기 제2감광막패턴은 상기 제3절연막 스페이서를 전체폭의 반보다 ±0.5㎛만큼 노출시키는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  7. 제1항에 있어서, 상기 트렌치는 500 내지 3500A 깊이로 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
  8. 제1항에 있어서, 상기 제4절연막은 상기 트렌치 깊이의 일배 내지 두배 두껍게 형성되는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950014596A 1995-06-02 1995-06-02 반도체소자의소자분리절연막형성방법 KR100361761B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950014596A KR100361761B1 (ko) 1995-06-02 1995-06-02 반도체소자의소자분리절연막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950014596A KR100361761B1 (ko) 1995-06-02 1995-06-02 반도체소자의소자분리절연막형성방법

Publications (2)

Publication Number Publication Date
KR970003775A true KR970003775A (ko) 1997-01-28
KR100361761B1 KR100361761B1 (ko) 2003-02-05

Family

ID=37490679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950014596A KR100361761B1 (ko) 1995-06-02 1995-06-02 반도체소자의소자분리절연막형성방법

Country Status (1)

Country Link
KR (1) KR100361761B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100389911B1 (ko) * 1996-09-13 2003-09-19 삼성전자주식회사 트렌치 소자 분리 방법
KR100653704B1 (ko) 2004-10-01 2006-12-04 삼성전자주식회사 반도체 소자의 트렌치 소자분리 방법 및 그에 의해 제조된트렌치 소자분리 구조

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH033346A (ja) * 1989-05-31 1991-01-09 Sharp Corp 半導体装置の製造方法
DE69004932T2 (de) * 1989-10-25 1994-05-19 Ibm Verfahren zur Herstellung breiter mit Dielektrikum gefüllter Isolationsgraben für Halbleiteranordnungen.
JPH03230529A (ja) * 1990-02-06 1991-10-14 Seiko Epson Corp 集積回路装置の製造方法
JP2597022B2 (ja) * 1990-02-23 1997-04-02 シャープ株式会社 素子分離領域の形成方法
KR920005452A (ko) * 1990-08-24 1992-03-28 강진구 마이크로 컴퓨터를 이용한 모터의 과부하 보호 방식
JPH0685049A (ja) * 1991-08-29 1994-03-25 Sony Corp 溝の埋め込み工程を有する半導体装置の製造方法
JPH05267448A (ja) * 1992-03-23 1993-10-15 Nec Corp 半導体装置の素子分離方法

Also Published As

Publication number Publication date
KR100361761B1 (ko) 2003-02-05

Similar Documents

Publication Publication Date Title
KR940012648A (ko) 상보형 반도체장치 및 그 제조방법
KR900000981A (ko) 반도체장치의 제조방법
KR930011432B1 (ko) 접촉 홀의 형성방법
KR960026624A (ko) 반도체 장치에 있어서 소자 분리 영역의 형성방법
KR970003775A (ko) 반도체소자의 소자분리절연막 형성방법
KR100806838B1 (ko) 반도체소자의 콘택 및 그 형성방법
KR980006032A (ko) 반도체 소자의 격리영역 형성방법
KR960015848A (ko) 반도체소자의 소자분리절연막 형성방법
KR970072295A (ko) 반도체 소자의 격리막 형성방법
KR960043103A (ko) 반도체소자의 소자분리절연막 형성방법
KR970003825A (ko) 반도체 소자의 소자간 분리막 제조 방법
KR0151183B1 (ko) 반도체 메모리장치의 제조방법
KR960043101A (ko) 반도체소자의 소자분리절연막 형성방법
KR970004055A (ko) 각도 규정된 트렌치
KR100261186B1 (ko) 반도체소자의 제조방법
KR960002471A (ko) 실리콘-온-인슐레이터(soi) 소자의 제조방법 및 그 구조
KR100253344B1 (ko) 반도체 메모리의 콘택홀 형성방법
KR970003777A (ko) 반도체소자의 소자분리절연막 형성방법
KR970054268A (ko) 반도체 에스 오 아이 소자의 제조방법
JPS6050064B2 (ja) 相補型ｍｏｓ半導体装置及びその製造方法
JPH03104217A (ja) 半導体装置の製造方法
JPS62181451A (ja) フイ−ルド絶縁膜の形成方法
KR970003776A (ko) 반도체소자의 소자분리절연막 형성방법
KR940016675A (ko) 이중 로코스(locos)에 의한 트랜치 아이솔레이션 제조 방법
KR960032675A (ko) 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee