JPS63202966A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は半導体装置、特に抵抗体を内蔵した高耐圧半導
体装置に関するものである。

（ロ）従来の技術 従来の抵抗体内蔵型半導体装置は実開昭６１−２００６
３号公報（第２図（Ａ）、第２図（Ｂ））に示す如く、
コレクタ領域となる半導体基板（２１）と、基板（２１
）表面に２重に拡散して形成したベース領域（２２）及
びエミッタ領域（２３）と、基板（２１）をコレクタと
してベース領域（２２）とエミッタ領域（２３）とで構
成されるトランジスタ（２４）と、基板（２１）表面を
被覆する酸化膜（２５）と、ポリシリコン抵抗より成る
コレクタ・ベース接合面に沿って配置したベース抵抗（
２６）とベース領域（２２）上に配置したエミッタ抵抗
（２７）と、蒸着アルミニウムより成るベース電極（２
８）とエミッタ電極（２９）とトランジスタ（２４）を
包囲するシールドアルミ電極（３０）とベースポンディ
ングパッド（３１）から構成されていた。

（ハ）発明が解決しようとする問題点 上述の如き構成で更に多層配線を目的として絶縁膜を介
して電極等を形成した場合、前記抵抗体（２６）（２７
）の上層部が切立っているため絶縁膜を均−に形成でき
ず、この絶縁膜上の電極と抵抗体がショートしたり、ス
テップ部で断線を生じやすく、電極やシリコン酸化膜を
厚く形成する必要があった。

更には前記抵抗体（２６）（２７）で高抵抗値を得る時
は、抵抗体の寸法を長くするか、断面積を小きくする必
要があった。しかし断面積を小さくするには加工限界が
あり精度上問題を有し、寸法を長くするとチップ面積を
大きくしてしまう。更にはシート抵抗を大きくして高抵
抗を形成すると電圧−電流特性が非線型となり抵抗体と
して使用するには問題があった。

（ニ）問題点を解決するための手段 本発明は上述の問題点に鑑みてなきれ、一導電型の半導
体基板（１）と、この半導体基板に形成されたトランジ
スタ（？）と、前記半導体基板（１）上に形成された第
１の絶縁膜（１０）と、この第１の絶縁膜（１０）上に
形成されたテーパー形状の第１の抵抗体（ｌｌａ）・・
・（ｌｉｅ）と、この第１の抵抗体（ｌｌａ）・・・（
１１Ｃ）および第１の絶縁膜（１０）上に形成された第
２の絶縁膜（１２）と、この第２の絶縁膜（１２）上で
前記第１の抵抗体（ｌｌａ）・・・（１１ｃ）間に形成
された逆テーパー形状の第２の抵抗体（１３ａ）、　（
１３ｂ）と、前記第１の抵抗体（ｌｌａ）・・・（ｌｉ
ｅ）および第２の抵抗体（１３ａ）。

（１３ｂ）の少なくとも一部と前記トランジスタ（？）
を接続する電極（１４ａ）・・・（１４ｆ＞とを備え、
前記第１の抵抗体（ｌｌａ）・・・（ｌｌｃ）を少なく
ともフィールドプレートとし、前記第２の抵抗体（１３
ａ）、　（１３ｂ）を少なくともトランジスタ（？）と
接続する抵抗体とすることで解決するものである。

（ホ）作用 前記第１の抵抗体（ｌｌａ）・・・（ｌｌｃ）をテーパ
ーエツチングすることで第１の抵抗体（ｌｌａ）・・・
（ｌｌｃ）の上層部は勾配がゆるやかになるために、前
記第１の抵抗体（ｌｌａ）・・・（ｌｌｃ）上に形成さ
れる絶縁膜、抵抗体および電極はなだらかで均一な膜を
形成できる。従ってショートや断線を防止できる。

またテーパーエツチングすることで抵抗体の断面積を小
びくすることができるためこの抵抗体の抵抗値を大きく
とれる。また抵抗値を大きくとれるためにこの抵抗体の
焚きを短かくできる。

また第２の抵抗体（１３ａ）、　（１３ｂ）を前記第１
の抵抗体（ｌｌａ）・・・（ｌｌｃ）間に形成し、逆テ
ーパー形状としであるために基板表面が平坦となり、前
記第２の抵抗体（１３ａ）、　（１３ｂ）上に形成する
電極、抵抗体および絶縁膜が良好に形成できる。

更には加工限度でテーパーエツチングすると従来の断面
積よりも小さくなる抵抗体を形成できるので高抵抗値が
得られチップの占有面積も小さくでき、更には第１の抵
抗体（ｌｌａ）・・・（ｌｌｃ）間に第２の抵抗体（１
３ａ）、　（１３ｂ）を設置できるので抵抗体を高密度
に設置でき、イオン注入条件等によっては前記抵抗体を
電極として使用できるので電極配線も高密度に形成でき
る。

（へ）実施例　　　　゛ 以下に本発明に関する半導体装置の一実施例を第１図（
Ａ）および第１図（Ｂ）を参照しながら説明する。

先ず一導電型の半導体基板（１）と、この半導体基板（
１）に形成されたトランジスタ（２）とがある。

ここではＰ型の半導体基板（１）上にＮ−型のエピタキ
シャル層（３）が積層きれ、このエピタキシャル層（３
）に２重拡散により形成したＰ型のベース領域（４）と
Ｎ＋型のエミッタ領域（５）がある。またＰ型の半導体
基板（１）とエピタキシャル層（３）との間にＮ＋型の
埋込み領域（６）およびＰ＋型の埋込み領域（７）が形
成され、ベース領域（４）の周辺に前記Ｎ１型の埋込み
領域（６）に達するＮ＋型のコレクタ取出し領域（８）
と前記Ｐ＋型の埋込み領域（７）に達するＰ＋型の分離
領域（９）がある。

次に前記半導体基板（１）上に形成された第１の絶縁膜
（１０）と、この第１の絶縁膜（１０）上に形成された
テーパー形状の第１の抵抗体とがある。

ここでは前記第１の絶縁膜（１０）は熱酸化法やＣＶＤ
法等で形成されたシリコン酸化膜であり、前記第１の抵
抗体（ｌｌａ）・・・（ｌｌｃ）はＣＶＤ法等により形
成されたポリシリコンであり、抵抗値の制御はイオン注
入処理によってなされている。

本発明の第１の特徴とするところは前記テーパー形状の
第１の抵抗体（ｌｌａ）・・・（ｌｌｃ）にある。つま
りテーパーエツチングされた第１の抵抗体（１１ａ）・
・・（ｌｉｅ）上に絶縁膜、抵抗体および電極を積層し
ても、殆んど均一な膜厚で前記第１の抵抗体（１１ａ）
・・・（ｌｌｃ）上に被覆できるため、抵抗体の上層部
におけるコーナ一部での絶縁耐圧劣化を防止でき、ショ
ートや膜の断線も防止できる。

ここでは第１の抵抗体（ｌｌａ）・・・（１１Ｃ）はト
ランジスタ（幻のベース・コレクタ接合上、コレクタ取
出し領域（８）上および分離領域（９）上に形成されて
おりフィールドプレートを形成している。また図示はし
ていないが、それ以外は抵抗体や電極として使用しても
良い。

また第１の抵抗体（ｌｌａ）・・・（ｌｉｅ）の間隔を
制御することで第２の抵抗体幅が任意に決定できる。

また抵抗体のテーパーエツチングは以下の如く“　処理
をした。ここでは例えば微細加工に適した平行平板型の
プラズマエツチング装置を使用し、一般的なガスｃｐｓ
（ｏｘガスが１０％入る）を使用する。一方エッチング
されていない抵抗体の上には約５００〜１０００人の厚
さのシリコン窒化膜が被覆され、更にポジ型のホトレジ
スト膜が所定間隔で配置きれている。前記ガスはポリシ
リコンとシリコン窒化膜のエツチングレートに差を出し
、シリコン窒化膜はポリシリコンの約２倍となる。

この条件でエツチングすると先ずシリコン窒化膜が蝕刻
され、その後にポリシリコンが蝕刻されるのでポリシリ
コン抵抗体に約４０〜５０°のテーパーを形成すること
が可能となる。またシリコン窒化膜の浮きを変えること
でシリコン窒化膜およびポリシリコンの上層部のエツチ
ング状態を変えられる（ガスの回り込みが変化する）の
でポリシリコンのテーパー角を変えることができる。一
方ここで使用したシリコン窒化膜は完全に除去しても良
いし、残しても良い。

次に第１の抵抗体（ｌｌａ）・・・（ｌｌｃ）および第
１の絶縁膜（１０〉上に形成された第２の絶縁膜（１２
）と、この第２の絶縁膜（１２）上で前記第１の抵抗体
（ｌｌａ）・・・（ｌｉｅ）間に形成された逆テーパー
形状の第２の抵抗体（１３ａ）、　（１３ｂ）とがある
。

ここで第２の絶縁膜（１２）はＣＶＤ法等により形成き
れるシリコン酸化膜であり、第２の抵抗体（１３ａ）、
　（１３ｂ）は第１の抵抗体（ｌｌａ）・・・（ｌｌｃ
）と同様な方法で形成きれる。

本発明の第２の特徴とするところは前記第２の抵抗体（
１３ａ）、　（１３ｂ）にある。この第２の抵抗体（１
３ａ）、　（１３ｂ）は前記第１の抵抗体（１１ａ）・
・・（１１ｃ）とは逆の形状で逆テーパー形状となる。

従って第１図（Ｂ）の如く第１の抵抗体（，１１ａ）・
・・（ｌｌｃ）と第２の抵抗体（１３ａ）　、　（１３
ｂ）とが交互に入れであるために基板が平坦化され、さ
らに上部に電極や絶縁膜を良好に形成することができる
。

更には第１図（Ａ）に示す如く抵抗体（ｌｌａ）・・・
（１１Ｃ）、（１３ａ）、　（１３ｂ）が密に形成され
、この抵抗体を電極として使用しても良いし、電極や抵
抗体として使用せず平坦化するだめの膜として使用して
も良い。従って高密度配線が可能となる。

最後に前記第１の抵抗体（ｌｌａ）・・・（１１Ｃ）お
よび第２の抵抗体（１３ａ）、　（１３ｂ）の少なくと
も一部と前記トランジスタ（２）を絶縁膜を介して接続
する電極（１４）とがある。

ここで第２の抵抗体（１３ａ）、　（１３ｂ）はベース
領域（４）の周辺に形成され、コレクタ取出し領域（８
）のフィールドプレートとなる第１の抵抗体（ｌｌａ）
を介して外側に更に形成されている。

エミッタ領域（５）とコンタクトしている電極（１４ａ
）は第２の抵抗体（１３ａ）の一端とオーミンクコンタ
クトしてチップの一端に伸びており、ベース領域（４）
とコレクタ・ベース接合上のフィールドプレートとなる
第１の抵抗体（ｌｌｂ）とコンタクトしている電極（１
４ｂ）は第２の抵抗体（１３ａ）の他端とオーミックコ
ンタクトしてチップの他端に伸びている。またコレクタ
取出し領域（８）とオーミックコンタクトしている電極
（１４ｃ）はこの取出し領域（８）上のフィールドプレ
ートとなる第１の抵抗体（１１ａ）ともオーミックコン
タクトしてチップの他端に伸びている。またトランジス
タ（？）のエミッタ・コレクタ間に接続された第２の抵
抗体（１３ａ）の外側に形成されている第２の抵抗体（
１３ｂ）は、一端が電極（１４ｄ）とオーミックコンタ
クトしてチップの一端に伸びており、他端も電極（１４
ｅ）と才一ミツクコンタクトしてチップの他端に伸びて
いる。

更には分離領域（９）とこの領域り９）上のフィールド
プレートである第１の抵抗体（ｌｌｃ）とをオーミンク
コンタクトしている電極（１４ｆ）がある。

本発明の第３の特徴とするところは、テーパーエツチン
グされた抵抗体にある。つまり加工限度でテーパーエツ
チングすると従来の断面積よりも小さくなる抵抗体を形
成できるので高抵抗値が得られる。

（ト）発明の効果 以上の説明からも明らかな如く、抵抗体と電極のショー
トや夫々の断線を防止し、素子の高耐圧化や高歩留りを
達成できる。

また第１の抵抗体（ｌｌａ）・・・（ｌｌｃ）と第２の
抵抗体（１３ａ）、　（１３ｂ）を第１図（Ｂ）の如く
交互に入れであるために基板が平坦化され、更に上部に
電極や絶縁膜を良好に形成することができる。

更には第１図（Ａ）に示す如く第１の抵抗体（ｌｌａ）
・・・（ｌｌｃ）の一部を少なくともフィールドプレー
トにし、第２の抵抗体（１３ａ）、　（１３ｂ）の一部
を少なくともトランジスタと接続する抵抗体としている
。

更には残った抵抗体を電極や他の目的の抵抗体としても
使用できる。従って高密度配線ができ、３次元ＩＣ等に
も有効である。

【図面の簡単な説明】

第１図（Ａ）は本発明の半導体装置の平面図、第１図（
Ｂ）は第１図（Ａ）のｘ−ｘ’線の断面図、第２図（Ａ
）は従来の半導体装置の平面図、第２図（Ｂ）は第２図
（Ａ）のＹ−Ｙ’線の断面図である。 （１）は半導体基板、　（２〉はトランジスタ、＜３）
はエピタキシャル層、（４）はベース領域、（５）はエ
ミッタ領域、　（６）、　（７）は埋込み領域、（８）
はコレクタ取出し領域、　（９）は分離領域、　り１０
）は第１の絶縁膜、　（ｌｌａ）・・・（ｌｌｃ）は第
１の抵抗体、り１２）は第２の絶縁膜、　（１３ａ）、
　（１３ｂ）は第２の抵抗体、　（１４ａ）・・・（１
４ｆ）は電極である。

Claims (1)

【特許請求の範囲】
1. （１）一導電型の半導体基板と、この半導体基板に形成
   されたトランジスタと、前記半導体基板上に形成された
   第１の絶縁膜と、この第１の絶縁膜上に形成されたテー
   パー形状の第１の抵抗体と、この第１の抵抗体および第
   １の絶縁膜上に形成された第２の絶縁膜と、この第２の
   絶縁膜上で前記第１の抵抗体間に形成された逆テーパー
   形状の第２の抵抗体と、前記第１の抵抗体および第２の
   抵抗体の少なくとも一部と前記トランジスタを接続する
   電極とを備え、前記第１の抵抗体を少なくともフィール
   ドプレートとし、前記第２の抵抗体を少なくともトラン
   ジスタと接続する抵抗体とすることを特徴とした半導体
   装置。