JPS5965463A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPS5965463A JPS5965463A JP17571582A JP17571582A JPS5965463A JP S5965463 A JPS5965463 A JP S5965463A JP 17571582 A JP17571582 A JP 17571582A JP 17571582 A JP17571582 A JP 17571582A JP S5965463 A JPS5965463 A JP S5965463A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- type diffusion
- conductivity type
- window
- face part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000009792 diffusion process Methods 0.000 claims abstract description 71
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 230000008961 swelling Effects 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000004886 process control Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 230000003321 amplification Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/8605—Resistors with PN junctions
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子（以下素子という）特に半導体集積
回路装置（以下ＩＣという）に集積するスクイズ抵抗の
構造に関するものである。
回路装置（以下ＩＣという）に集積するスクイズ抵抗の
構造に関するものである。
従来例の構成とその問題点
一般に、ＩＣに集積する抵抗はプレーナ技術の発展によ
り、拡散抵抗が広く利用されている。特に、バイポーラ
型ＩＣに高抵抗を集積する場合、ＮＰＮ）ランジスタの
エミ・ツタとコレクタではさまれた活性ベースを構成す
るＰ膨拡散層を抵抗とする、第１図に示すようなスクイ
ズ抵抗（あるいはピンチ抵抗ともいう）を利用する場合
がある。
り、拡散抵抗が広く利用されている。特に、バイポーラ
型ＩＣに高抵抗を集積する場合、ＮＰＮ）ランジスタの
エミ・ツタとコレクタではさまれた活性ベースを構成す
るＰ膨拡散層を抵抗とする、第１図に示すようなスクイ
ズ抵抗（あるいはピンチ抵抗ともいう）を利用する場合
がある。
第１図において、１はｎ形Ｓｉ基板（コレクタ）、２は
素子形成窓、３はＰ＋形散層（グラフトベース）、４は
Ｐ膨拡散層（活性ベース）、５はｎ＋形拡散層（エミッ
タ）、６はＳｉ酸化膜（以下Ｓ １０２膜とイウ）、７
はコンタクト窓、８ｉＡＥ知恥己線（以下Ａｎ電極とい
う）である。このように構成すると、Ｐ膨拡散層４は抵
抗率が高いので素子面積を小さくすることができる。ま
た活性ベースの抵抗率とＮＰＮ ）ランジスタのエミッ
タ接地の電流増幅率（以下βという）は１次近似により
、次式のような関係が成立する。
素子形成窓、３はＰ＋形散層（グラフトベース）、４は
Ｐ膨拡散層（活性ベース）、５はｎ＋形拡散層（エミッ
タ）、６はＳｉ酸化膜（以下Ｓ １０２膜とイウ）、７
はコンタクト窓、８ｉＡＥ知恥己線（以下Ａｎ電極とい
う）である。このように構成すると、Ｐ膨拡散層４は抵
抗率が高いので素子面積を小さくすることができる。ま
た活性ベースの抵抗率とＮＰＮ ）ランジスタのエミッ
タ接地の電流増幅率（以下βという）は１次近似により
、次式のような関係が成立する。
β ＰＢＬＥ ｍＬＢ２
ここに、ＰＢとＰＥはベース・エミッタの抵抗率で、Ｌ
ＢとＬＥはベース・エミッタにおける少数キャリアの拡
散長で、ＷＢは活性ベース幅で、ｍはベース不純物の分
布の形状による定数でおよそ２〜４の値をとる。上記式
より、スクイズ抵抗値とβとは一次の相関関係にあるこ
とがわかる。このことは経験的にもよく知られており、
バイポーラ形ＩＣのプロセスにおいて、上記スクイズ抵
抗値をモニタリングしてβの工程管理が行なわれている
。
ＢとＬＥはベース・エミッタにおける少数キャリアの拡
散長で、ＷＢは活性ベース幅で、ｍはベース不純物の分
布の形状による定数でおよそ２〜４の値をとる。上記式
より、スクイズ抵抗値とβとは一次の相関関係にあるこ
とがわかる。このことは経験的にもよく知られており、
バイポーラ形ＩＣのプロセスにおいて、上記スクイズ抵
抗値をモニタリングしてβの工程管理が行なわれている
。
そこで最近、バイポーラ形ＩＣの高速・高密度化がさら
に進むなかで、エミッタはＰｏ１ｙ−３ｔ トＳｉｎ
ｇｌｅ−８ｉの２層で、しかもエミッタ側面は５ｚ０２
膜で覆われており、かつエミッタ・ベース接合部が平坦
な構造で、高いベース・エミッタ・トランジスタ（以下
ＦＬＥＴという）が提案さくている。
に進むなかで、エミッタはＰｏ１ｙ−３ｔ トＳｉｎ
ｇｌｅ−８ｉの２層で、しかもエミッタ側面は５ｚ０２
膜で覆われており、かつエミッタ・ベース接合部が平坦
な構造で、高いベース・エミッタ・トランジスタ（以下
ＦＬＥＴという）が提案さくている。
このＮＰＮ）ランジスタの構造で、スクイズ抵抗を構成
すると第２図のようになる。第２図において第１図と共
通の構成要素は同じ番号にしである。
すると第２図のようになる。第２図において第１図と共
通の構成要素は同じ番号にしである。
１はｎ形Ｓｔ基板（コレクタ）２は素子形感、３ａおよ
び３ｂは１形拡散層（グラフトベース）、４はＰ膨拡散
層（活性ベース）、５ａはｎ＋形拡散層（エミッタ）、
５ｂはｎ＋形Ｐｏ１ｙ −Ｓ ｉ膜（エミ、ンタコンタ
ク））、６ａ、ｓｂはそれぞれ第１、第２３１０２膜、
了はコンタクト窓、８ｉｄＡＩ！。
び３ｂは１形拡散層（グラフトベース）、４はＰ膨拡散
層（活性ベース）、５ａはｎ＋形拡散層（エミッタ）、
５ｂはｎ＋形Ｐｏ１ｙ −Ｓ ｉ膜（エミ、ンタコンタ
ク））、６ａ、ｓｂはそれぞれ第１、第２３１０２膜、
了はコンタクト窓、８ｉｄＡＩ！。
電極、９はＳｉ窒化膜（以下５１３Ｎ４ 膜という）で
ある。
ある。
しかしながら上記第２図の例では、ｎ＋形Ｐｏ１ｙ−Ｓ
ｉ 、膜５ｂを拡散源としてｎ＋形形成散層５ａ形成
した後、イオン注入法を用いてＳ １０２膜６ｂ直下に
１形拡散層３ａおよびｎ＋形拡散層５ａ直下にＰ膨拡散
層４をそれぞれセルフアライメントで形成する。捷だ第
２図ＣをみてもわかるようにＰ膨拡散層４形成時の横方
向拡散により、ｎ＋形形成散層５ａ側面部にもＰ＋形拡
散層３ｂが同時形成される。これより上記のスクイズ抵
抗は等制約にＰ膨拡散層４およびＰ＋形拡散層３ｂの並
列抵抗となるので所望の高抵抗を得ることができない。
ｉ 、膜５ｂを拡散源としてｎ＋形形成散層５ａ形成
した後、イオン注入法を用いてＳ １０２膜６ｂ直下に
１形拡散層３ａおよびｎ＋形拡散層５ａ直下にＰ膨拡散
層４をそれぞれセルフアライメントで形成する。捷だ第
２図ＣをみてもわかるようにＰ膨拡散層４形成時の横方
向拡散により、ｎ＋形形成散層５ａ側面部にもＰ＋形拡
散層３ｂが同時形成される。これより上記のスクイズ抵
抗は等制約にＰ膨拡散層４およびＰ＋形拡散層３ｂの並
列抵抗となるので所望の高抵抗を得ることができない。
またＰ 膨拡散層３ｂはＦＬＥＴの活性ベスを構成して
いないので、上記例のスクイズ抵抗値は活性ベースの抵
抗率ではなく、βの工程管理にも使用できない。
いないので、上記例のスクイズ抵抗値は活性ベースの抵
抗率ではなく、βの工程管理にも使用できない。
以上のように、従来の例では上記問題点を有しており、
高速・高密度用バイポーラ形ＩＣ−＼の適用は困難であ
った。
高速・高密度用バイポーラ形ＩＣ−＼の適用は困難であ
った。
発明の目的
本発明はこのような従来例の問題点をかんがみ高抵抗を
制御性良く形成でき、かつβの工程管理に適したスクイ
ズ抵抗を提供することを目的とする。
制御性良く形成でき、かつβの工程管理に適したスクイ
ズ抵抗を提供することを目的とする。
発明の構成
本発明は、スクイズ抵抗部となる低濃度の他方導電膨拡
散層の側面部および抵抗部上の第１の一方導電形拡散層
の側面部にそれぞれ接合する第２の一方導電形拡散層を
設ける構造により、高抵抗でかつ工程管理に適したスク
イズ抵抗を実現する。
散層の側面部および抵抗部上の第１の一方導電形拡散層
の側面部にそれぞれ接合する第２の一方導電形拡散層を
設ける構造により、高抵抗でかつ工程管理に適したスク
イズ抵抗を実現する。
実施例の説明
本発明の一実施例について第３図を用いて説明する。な
おＡ図は素子平面図で、Ｂと０図はそれぞれｘｘ′方向
、ＹＹ’方向の素子断面図である。また従来例の第２図
と共通の構成要素は同じ番号にしである。第３図におい
て、１はｎ形Ｓｉ基板（コレクタ）、２は素子形成窓、
３ａはＰ 膨拡散層（グラフトベース）、４はＰ膨拡散
層（活性ベース）、５ａは第１のｎ 膨拡散層（エミッ
タ）、５ｂはｎ＋形Ｐｏ１ｙ −Ｓ ｉ膜（エミッタコ
ンタクト）、６ａ、６ｂはそれぞれ第１．第２５１０２
膜、７はコンタクト窓、８はへ！電極、９は５ｉ３Ｎ４
膜、１０は第２のｎ＋形拡散層である。
おＡ図は素子平面図で、Ｂと０図はそれぞれｘｘ′方向
、ＹＹ’方向の素子断面図である。また従来例の第２図
と共通の構成要素は同じ番号にしである。第３図におい
て、１はｎ形Ｓｉ基板（コレクタ）、２は素子形成窓、
３ａはＰ 膨拡散層（グラフトベース）、４はＰ膨拡散
層（活性ベース）、５ａは第１のｎ 膨拡散層（エミッ
タ）、５ｂはｎ＋形Ｐｏ１ｙ −Ｓ ｉ膜（エミッタコ
ンタクト）、６ａ、６ｂはそれぞれ第１．第２５１０２
膜、７はコンタクト窓、８はへ！電極、９は５ｉ３Ｎ４
膜、１０は第２のｎ＋形拡散層である。
第３図Ｃから明らかなように、あるかじめＰ膨拡散層４
の側面部および第１のｎ＋形拡散層５ａの側面部にそれ
ぞれ接合した第２のｎ−’膨拡散層１ｏが形成されてい
るので、従来例と同様にＰ膨拡散層４形成時の横方向拡
散により第１のｎ＋形拡散層６ａの側面部に１形拡散）
＠ ３ ｂは形成されない。逆にいえば、このＰ＋形形
成散層３６形成を防止するように第２のｎ＋形拡ｕ＆Ｊ
＠１ ｏを形成すれば良いのである。
の側面部および第１のｎ＋形拡散層５ａの側面部にそれ
ぞれ接合した第２のｎ−’膨拡散層１ｏが形成されてい
るので、従来例と同様にＰ膨拡散層４形成時の横方向拡
散により第１のｎ＋形拡散層６ａの側面部に１形拡散）
＠ ３ ｂは形成されない。逆にいえば、このＰ＋形形
成散層３６形成を防止するように第２のｎ＋形拡ｕ＆Ｊ
＠１ ｏを形成すれば良いのである。
なお、本実施例において第２のｎ−’膨拡散層１０は素
子形成窓２開口縁直下部の周囲に形成されているが、少
なくともＰ膨拡散層４の側面部に接合する所定領域に形
成するだけで本効果を得られるのは言うまでもない。
子形成窓２開口縁直下部の周囲に形成されているが、少
なくともＰ膨拡散層４の側面部に接合する所定領域に形
成するだけで本効果を得られるのは言うまでもない。
またｎ 形Ｐｏ１ｙ −Ｓ ｉ膜５ｂあるいは８１３Ｎ
４膜９を形成しない構成においても、本効果を得られる
のは言うまでもない。
４膜９を形成しない構成においても、本効果を得られる
のは言うまでもない。
発明の効果
以上のように、本発明はＦＬＥＴ構造でスクイズ抵抗を
構成する場合、低濃度の他方導電形拡散層の側面部およ
び第１の一方導電形拡散層の側面部にそれぞれ接合する
第２の一方導電形拡散層を設けることにより、高抵抗の
スクイズ抵抗を制御性良く形成でき、かつこのスフ・イ
ズ抵抗によりβの工程管理を再現性よく実現できるもの
で、ある。
構成する場合、低濃度の他方導電形拡散層の側面部およ
び第１の一方導電形拡散層の側面部にそれぞれ接合する
第２の一方導電形拡散層を設けることにより、高抵抗の
スクイズ抵抗を制御性良く形成でき、かつこのスフ・イ
ズ抵抗によりβの工程管理を再現性よく実現できるもの
で、ある。
第１図（〜、 （Ｂ） 、 （ｑ＆−ｊニ一般的なスク
イズ抵抗の概略平面図、ｘ−ｘ’線断面図、Ｙ−Ｙ’線
断面図、第２図（５）、 （Ｂ） 、 （Ｃ）は従来例
のＦＬＥＴ構造のスクイズ抵抗の概略平面図、ｘ−ｘ’
線断面図、Ｙ−Ｙ’線断面図、第３図（ハ）、 （Ｂ）
、 （Ｃ）は本発明の一実施例のスクイズ抵抗の概略
素子平面図、ｘ −ｘ’線断面図、Ｙ−Ｙ’線断面図で
ある。 １・・・・・・一方導電形半導体基板、３ａ・・・・・
・高濃度の他方導電形拡散層、４・・・・・・低濃度の
他方導電形拡層、５ａ・・・・・・第１の一方導電形拡
散層、６ａ・・・・・・第２絶縁膜、１ｏ・・・・・・
第２の一方導電形拡散層。
イズ抵抗の概略平面図、ｘ−ｘ’線断面図、Ｙ−Ｙ’線
断面図、第２図（５）、 （Ｂ） 、 （Ｃ）は従来例
のＦＬＥＴ構造のスクイズ抵抗の概略平面図、ｘ−ｘ’
線断面図、Ｙ−Ｙ’線断面図、第３図（ハ）、 （Ｂ）
、 （Ｃ）は本発明の一実施例のスクイズ抵抗の概略
素子平面図、ｘ −ｘ’線断面図、Ｙ−Ｙ’線断面図で
ある。 １・・・・・・一方導電形半導体基板、３ａ・・・・・
・高濃度の他方導電形拡散層、４・・・・・・低濃度の
他方導電形拡層、５ａ・・・・・・第１の一方導電形拡
散層、６ａ・・・・・・第２絶縁膜、１ｏ・・・・・・
第２の一方導電形拡散層。
Claims (3)
- （１）一方導電形半導体基板上に被覆形成した第１絶縁
膜と、前記第１絶縁膜の一部に開口した素子形成窓と、
前記素子形成窓の二部に順次形成した低濃度の他方導電
形拡散層および第１の一方導電形拡散層と、前記素子形
成窓開口縁直下部から前記低濃度の他方導電形拡散層に
かけて形成した高濃度の他方導電形拡散層と、前記素子
形成窓開口縁直下部の少なくとも前記低濃度の他方導電
形拡散層の側面部および前記第１の一方導電形拡散層の
側面部にそれぞれ接合する第２の一方導電形拡散層と前
記素子形成窓に被覆形成した第２の絶縁膜と、前記第２
絶縁膜の前記高濃度の他方導電膨拡散層位置に形成した
コンタクト窓と、前記コンタクト窓より前記高濃度の他
方導電形拡散層に接合した電極配線とを備えたことを特
徴とする半導体素子。 - （２）第１の一方導電形拡散層上面は耐酸化性膜で被覆
形成されｌｉ特徴とする特許請求の範囲第１項に記載の
半導体素子０ - （３）第１の一方導電形拡散層は、順次形成した単結晶
半導体層および多結晶半導体膜の２層からなることを特
徴とする特許請求の範囲第１項に記載の半導体素子０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17571582A JPS5965463A (ja) | 1982-10-06 | 1982-10-06 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17571582A JPS5965463A (ja) | 1982-10-06 | 1982-10-06 | 半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5965463A true JPS5965463A (ja) | 1984-04-13 |
Family
ID=16000967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17571582A Pending JPS5965463A (ja) | 1982-10-06 | 1982-10-06 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5965463A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7427093B2 (en) | 2003-11-28 | 2008-09-23 | Toyota Jidosha Kabushiki Kaisha | Mounting structure for vehicle battery pack |
-
1982
- 1982-10-06 JP JP17571582A patent/JPS5965463A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7427093B2 (en) | 2003-11-28 | 2008-09-23 | Toyota Jidosha Kabushiki Kaisha | Mounting structure for vehicle battery pack |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3404321A (en) | Transistor body enclosing a submerged integrated resistor | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| JPS5669844A (en) | Manufacture of semiconductor device | |
| JP2605030B2 (ja) | 直交バイポーラ−トランジスタ | |
| US3817794A (en) | Method for making high-gain transistors | |
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| JPS5965463A (ja) | 半導体素子 | |
| JPH0231426A (ja) | バイポーラトランジスタ | |
| US4692784A (en) | Dielectric insulation type semiconductor integrated circuit having low withstand voltage devices and high withstand voltage devices | |
| JPH02192724A (ja) | 半導体装置およびその製造方法 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JPH0132665B2 (ja) | ||
| JPH05864B2 (ja) | ||
| JPS63211755A (ja) | 半導体装置の製造方法 | |
| JP2783888B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6140062A (ja) | 半導体装置 | |
| JPH0132666B2 (ja) | ||
| JPS5821377A (ja) | 接合形電界効果トランジスタの製造方法 | |
| JPS63136668A (ja) | 半導体装置の製造方法 | |
| JPH0377374A (ja) | 半導体装置 | |
| JPH079938B2 (ja) | 半導体集積回路 | |
| JPS63249370A (ja) | 半導体装置およびその製造方法 | |
| JPH01278070A (ja) | 半導体装置 | |
| JPS62293669A (ja) | 接合短絡型プログラマブルリ−ドオンリ−メモリ | |
| JPH02202032A (ja) | 半導体装置及びその製造方法 |