JPS6140062A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6140062A JPS6140062A JP16054784A JP16054784A JPS6140062A JP S6140062 A JPS6140062 A JP S6140062A JP 16054784 A JP16054784 A JP 16054784A JP 16054784 A JP16054784 A JP 16054784A JP S6140062 A JPS6140062 A JP S6140062A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- stable
- semiconductor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000012535 impurity Substances 0.000 claims abstract description 3
- 238000009792 diffusion process Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 abstract description 9
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
−本発明はツェナダイオードを具備した半導体装置に関
する。
する。
ツェナダイオードを内蔵したトランジスタ回路！第４図
に示すが、一般的にトランジスタ、１のコレクタ、ベー
ス間にツェナダイオード２を内蔵する目的はサージ耐量
を向上するためであシ、ツェナダイオードを内蔵するこ
とによシ、コレクタ〜ベース間電圧ＶＣＩＯとコレクタ
〜エミ、り間電圧ＶＣＩＯはＶＣＩＩＯ＝ ｖｃｇｏに
なるｏ ＶＣＩＩＯ＝ＶｃｍｏＫするためＫは、コレフ
タルベース間でローカル・ブレークダウンさせる必要が
ある。
に示すが、一般的にトランジスタ、１のコレクタ、ベー
ス間にツェナダイオード２を内蔵する目的はサージ耐量
を向上するためであシ、ツェナダイオードを内蔵するこ
とによシ、コレクタ〜ベース間電圧ＶＣＩＯとコレクタ
〜エミ、り間電圧ＶＣＩＯはＶＣＩＩＯ＝ ｖｃｇｏに
なるｏ ＶＣＩＩＯ＝ＶｃｍｏＫするためＫは、コレフ
タルベース間でローカル・ブレークダウンさせる必要が
ある。
この代表例の断面図を第５図に示す。この第５図は一般
的なプレーナ構造に近似しているが、１１はＮ導電型の
半導体基板からなるコレクタ領域、１２は基板１１の一
主面に形成されたＰ導電型のベース領域、Ｉ３はベース
領域１２内に選択拡散して形成されたエミッタ領域、１
４はＶｃｍｏ ＝ Ｖｃｍｏ （ツェナ電圧Ｖｚ）にす
るために、バルク方向にのびる空乏層厚（Ｗｌとする）
よりも表面にのびる空乏層厚（Ｗｚとする）が小になる
ように規制しかつツェナダイオードなしのＶＣＩＯよυ
も小古くなるようにＶＣＢＯを設定するために設けられ
たもので、高濃度のＮ導電型不純物を選択拡散して形成
した領域である。
的なプレーナ構造に近似しているが、１１はＮ導電型の
半導体基板からなるコレクタ領域、１２は基板１１の一
主面に形成されたＰ導電型のベース領域、Ｉ３はベース
領域１２内に選択拡散して形成されたエミッタ領域、１
４はＶｃｍｏ ＝ Ｖｃｍｏ （ツェナ電圧Ｖｚ）にす
るために、バルク方向にのびる空乏層厚（Ｗｌとする）
よりも表面にのびる空乏層厚（Ｗｚとする）が小になる
ように規制しかつツェナダイオードなしのＶＣＩＯよυ
も小古くなるようにＶＣＢＯを設定するために設けられ
たもので、高濃度のＮ導電型不純物を選択拡散して形成
した領域である。
１５は電気絶縁膜として設けられた５ｔ０２ Ｊｌｉで
あシ、そして電極はコレクタ電極１６、ベース電極１７
、エミッタ電極１８が設けられる。
あシ、そして電極はコレクタ電極１６、ベース電極１７
、エミッタ電極１８が設けられる。
上記従来技術のツェナ電圧Ｖ、の値は、ツェナダイオー
ドなしのＶＣＫＱよりも低くなるように幅Ｗ２の距離を
設定するが、この距離によりてツェナ電圧ｖｚＯ値が変
動するため、これを常に一定に保つ必要がある。この距
離をある′一定に保つためには、高精度の写真蝕刻技術
及び拡散技術等が必要になる。第６図に従来例のＶＺの
ばらつきを示すが、４００ｖ設定に対し±７０Ｖのばら
つきがある。また前述したようにＷ２の距離を等間隔に
保てないために、第７図に示すようにリバース耐量が１
０〜１００ ｍＪと低く、またばらつきが大であるため
に安定した品質を維持するのが困難である。
ドなしのＶＣＫＱよりも低くなるように幅Ｗ２の距離を
設定するが、この距離によりてツェナ電圧ｖｚＯ値が変
動するため、これを常に一定に保つ必要がある。この距
離をある′一定に保つためには、高精度の写真蝕刻技術
及び拡散技術等が必要になる。第６図に従来例のＶＺの
ばらつきを示すが、４００ｖ設定に対し±７０Ｖのばら
つきがある。また前述したようにＷ２の距離を等間隔に
保てないために、第７図に示すようにリバース耐量が１
０〜１００ ｍＪと低く、またばらつきが大であるため
に安定した品質を維持するのが困難である。
本発明は上記実情に鑑みてなされたもので、ツェナ電圧
が安定であシまだ製造も容易に行なえる等の利点を有し
た半導体装置を提供しようとするものである。
が安定であシまだ製造も容易に行なえる等の利点を有し
た半導体装置を提供しようとするものである。
本発明は、第１導電型の第１の半導体層と、該層の表面
部の一部に設けられた第２導電型拡散層と、該層に接し
て前記第１の半導体層の表面部は設けられ前記第１の半
導体層よシネ細物濃度が高い第１導電型の端２′の半導
体層とを具備したものである。
部の一部に設けられた第２導電型拡散層と、該層に接し
て前記第１の半導体層の表面部は設けられ前記第１の半
導体層よシネ細物濃度が高い第１導電型の端２′の半導
体層とを具備したものである。
以下図面を参照して本発明の一実施例を説明する。本実
施例は本発明をＮＰＮ ）ランジスタに適扇した場合の
例である。第１図（３）において゛ ２１は比抵抗が
５０〜５５鮎１厚さが８０μのＮ一層２１１上にＮ＋層
２１．を種層した半導体基□板であシ、第１図（ｂ）
Ｋ示される如くこの半導体基板２１上に、選定した抵抗
（比抵抗５〜７０儒）のエピタキシャル層２２を３〜５
μ設ける。次に第１図（ｃ）の如く高温のスキー入雰囲
気中で酸化膜２３を形成したのち、ベース形成予定領域
に開孔部２３ａを設ける。次に第１図（ｄ）の如くベー
スソース源となるがロンドープトオキサイド膜２４を被
着したのち加熱を施し、第１図（、）の如くベース領域
（濃度Ｉ Ｘ １０１７ｃｍ−’、深さ２５μ）２５を
形成する。次に第１図（ｆ）の如くエミッタ形成予定領
域に開孔部２５＠を設ける。
施例は本発明をＮＰＮ ）ランジスタに適扇した場合の
例である。第１図（３）において゛ ２１は比抵抗が
５０〜５５鮎１厚さが８０μのＮ一層２１１上にＮ＋層
２１．を種層した半導体基□板であシ、第１図（ｂ）
Ｋ示される如くこの半導体基板２１上に、選定した抵抗
（比抵抗５〜７０儒）のエピタキシャル層２２を３〜５
μ設ける。次に第１図（ｃ）の如く高温のスキー入雰囲
気中で酸化膜２３を形成したのち、ベース形成予定領域
に開孔部２３ａを設ける。次に第１図（ｄ）の如くベー
スソース源となるがロンドープトオキサイド膜２４を被
着したのち加熱を施し、第１図（、）の如くベース領域
（濃度Ｉ Ｘ １０１７ｃｍ−’、深さ２５μ）２５を
形成する。次に第１図（ｆ）の如くエミッタ形成予定領
域に開孔部２５＠を設ける。
ついで第１図（ｇ） ｆ）如く、エミッタソース源とな
る燐ドープトオキサイド膜２６を被着したのち、加熱を
施して第１図（ｈ）の如くエミッタ領域２７を形成する
。次に第１図（１）の如（エミッタ電極取付用開口部２
７ｂとベース電極取付用開孔部２５ｂを設ける。次Ｋ
ｘ ミ、り電極２′７・、−−Ｘ電極２５ｃを設け′、
コレクタ電極２１ｃを設ける。ツェナダイオードはエピ
タキシャル層２２と４−゛ス層２５間に形成されるもの
である。
る燐ドープトオキサイド膜２６を被着したのち、加熱を
施して第１図（ｈ）の如くエミッタ領域２７を形成する
。次に第１図（１）の如（エミッタ電極取付用開口部２
７ｂとベース電極取付用開孔部２５ｂを設ける。次Ｋ
ｘ ミ、り電極２′７・、−−Ｘ電極２５ｃを設け′、
コレクタ電極２１ｃを設ける。ツェナダイオードはエピ
タキシャル層２２と４−゛ス層２５間に形成されるもの
である。
以上の実施例に基づき製造されたツェナダイオード入シ
トランジスタのツェナ電圧Ｖｚの値は、濃度の高いエピ
タキシャル層２２の比抵抗によって決まるが、エピタキ
シャル層の比抵抗が安定しており、かつツェナダイオー
ドはエピタキシャル層２２とベース層２５とで構成され
ておシ、これらの間の配−関係が安定であるため、ツェ
ナ電圧Ｖ、値はばらつきなく安定したものが得られる。
トランジスタのツェナ電圧Ｖｚの値は、濃度の高いエピ
タキシャル層２２の比抵抗によって決まるが、エピタキ
シャル層の比抵抗が安定しており、かつツェナダイオー
ドはエピタキシャル層２２とベース層２５とで構成され
ておシ、これらの間の配−関係が安定であるため、ツェ
ナ電圧Ｖ、値はばらつきなく安定したものが得られる。
また工程によってツェナ電圧ｖｚが振られる要素も少な
く、製造法も非常にｉ易である。また第２図に基板の比
抵抗が５０〜５５ ｒｋｍＸＮ″層厚及８０μ、ベース
深さが２０μ、ベース濃度がＩ Ｘ １０”ｃｍ−’、
エピタキシャル層厚が３〜５μの時のツェナ電圧ｖｚと
エピタキシャル層の抵抗の相関を示すが、ｖｚとエピタ
キシャル層の比抵抗との相関が非常に強く、ｖｚの管理
幅はエピタキシャル層の抵抗を選定することによ多自由
にコントロールできる。
く、製造法も非常にｉ易である。また第２図に基板の比
抵抗が５０〜５５ ｒｋｍＸＮ″層厚及８０μ、ベース
深さが２０μ、ベース濃度がＩ Ｘ １０”ｃｍ−’、
エピタキシャル層厚が３〜５μの時のツェナ電圧ｖｚと
エピタキシャル層の抵抗の相関を示すが、ｖｚとエピタ
キシャル層の比抵抗との相関が非常に強く、ｖｚの管理
幅はエピタキシャル層の抵抗を選定することによ多自由
にコントロールできる。
またエピタキシャル層２２はベース層２５よシも浅いた
め、他の特性には全く影響を与えない。
め、他の特性には全く影響を与えない。
また第３図にリバース耐量を示すが、２００〜２５０
ｍＪとばらつきが少なく、大幅にレベルアップした。
ｍＪとばらつきが少なく、大幅にレベルアップした。
なお本発明は上記実施例のみに限られることなく種々の
応用が可能である。例えば実施例ではエピタキシャル層
２２を用いた例であるが、これに限らずベース拡散後に
コレクタ拡散層を設けてもよいし、拡散層はイオン注入
法で形成してもよい。またトランジスタはＮＰＮタイプ
に限らずＰＮＰタイプにも適用できる。また本発明はト
ランジスタに限らず、例えばエミツタ層２７を省略した
ダイオード構成に適用することもできるものである。
応用が可能である。例えば実施例ではエピタキシャル層
２２を用いた例であるが、これに限らずベース拡散後に
コレクタ拡散層を設けてもよいし、拡散層はイオン注入
法で形成してもよい。またトランジスタはＮＰＮタイプ
に限らずＰＮＰタイプにも適用できる。また本発明はト
ランジスタに限らず、例えばエミツタ層２７を省略した
ダイオード構成に適用することもできるものである。
以上説明した如く本発明によれば、ツェナ電圧値が工程
によりて振られる要素が少く安定している。また製造法
が容易で、歩留は従来の３０〜７５チに対し８０〜８５
ｑ６と安定し、コスト的にも有利であシ、品質的にも安
定した半導体装置が′提供できるものである。
によりて振られる要素が少く安定している。また製造法
が容易で、歩留は従来の３０〜７５チに対し８０〜８５
ｑ６と安定し、コスト的にも有利であシ、品質的にも安
定した半導体装置が′提供できるものである。
第１図は本発明の一実施例を得る工程説明図、第２図、
第３図は本発明の詳細な説明するための特性図、第４図
はツェナダイオードを具備した半導体装置の回路図、第
５図は同回路の具体的構成図、第６図、第７図は同構成
の特性図である。 ２１・・・半導体基板、２２・・・エピタキシャル層、
２５・・・ベース領域、２７・・・エミッタ領域。 出願人代理人 弁理士 鈴 江 武 彦＾へ すν ＾へ フ Φ Ｖ□
第３図は本発明の詳細な説明するための特性図、第４図
はツェナダイオードを具備した半導体装置の回路図、第
５図は同回路の具体的構成図、第６図、第７図は同構成
の特性図である。 ２１・・・半導体基板、２２・・・エピタキシャル層、
２５・・・ベース領域、２７・・・エミッタ領域。 出願人代理人 弁理士 鈴 江 武 彦＾へ すν ＾へ フ Φ Ｖ□
Claims (5)
- （１）第１導電型の第１の半導体層と、該層の表面部の
一部に設けられた第２導電型拡散層と、該層に接して前
記第１の半導体層の表面部に設けられ前記第１の半導体
層より不純物濃度が高い第１導電型の第２の半導体層と
を具備したことを特徴とする半導体装置。 - （２）前記第１の半導体層と前記第２導電型拡散層とで
トランジスタのベース、コレクタ間接合を構成し、前記
第２導電型拡散層と前記第２の半導体層とでツェナダイ
オードを構成したことを特徴とする特許請求の範囲第１
項に記載の半導体装置。 - （３）前記第１の半導体層と前記第２導電型拡散層とで
ダイオードを構成し、前記第２導電型拡散層と前記第２
の半導体層とでツェナダイオードを構成したことを特徴
とする特許請求の範囲第１項に記載の半導体装置。 - （４）前記第２の半導体層はエピタキシャル層で構成し
たことを特徴とする特許請求の範囲第１項に記載の半導
体装置。 - （５）前記第２の半導体層は前記第２導電型拡散層より
浅く形成されたことを特徴とする特許請求の範囲第１項
に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16054784A JPS6140062A (ja) | 1984-07-31 | 1984-07-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16054784A JPS6140062A (ja) | 1984-07-31 | 1984-07-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6140062A true JPS6140062A (ja) | 1986-02-26 |
Family
ID=15717343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16054784A Pending JPS6140062A (ja) | 1984-07-31 | 1984-07-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6140062A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5017950A (en) * | 1989-01-19 | 1991-05-21 | Toko, Inc. | Variable-capacitance diode element having wide capacitance variation range |
| US5024955A (en) * | 1989-01-19 | 1991-06-18 | Toko, Inc. | Variable-capacitance diode element having wide capacitance variation range |
-
1984
- 1984-07-31 JP JP16054784A patent/JPS6140062A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5017950A (en) * | 1989-01-19 | 1991-05-21 | Toko, Inc. | Variable-capacitance diode element having wide capacitance variation range |
| US5024955A (en) * | 1989-01-19 | 1991-06-18 | Toko, Inc. | Variable-capacitance diode element having wide capacitance variation range |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3449643A (en) | Semiconductor integrated circuit device | |
| US4505766A (en) | Method of fabricating a semiconductor device utilizing simultaneous outdiffusion and epitaxial deposition | |
| US3956035A (en) | Planar diffusion process for manufacturing monolithic integrated circuits | |
| US3761786A (en) | Semiconductor device having resistors constituted by an epitaxial layer | |
| JPS6140062A (ja) | 半導体装置 | |
| US4905078A (en) | Semiconductor device | |
| US5316964A (en) | Method of forming integrated circuits with diffused resistors in isolation regions | |
| US4144106A (en) | Manufacture of an I2 device utilizing staged selective diffusion thru a polycrystalline mask | |
| JPS6133261B2 (ja) | ||
| KR920003801B1 (ko) | 프로그램가능 반도체 셀 구조 | |
| JPS5916414B2 (ja) | 半導体装置 | |
| US4905070A (en) | Semiconductor device exhibiting no degradation of low current gain | |
| JP2832101B2 (ja) | パワートランジスタ | |
| JP2605753B2 (ja) | 縦形バイポーラトランジスタ | |
| JPS6241422B2 (ja) | ||
| JPH05864B2 (ja) | ||
| JPH0132666B2 (ja) | ||
| JPH0132665B2 (ja) | ||
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPH0130308B2 (ja) | ||
| JPS6030106B2 (ja) | 相補型集積回路 | |
| JPS6225264B2 (ja) | ||
| JPH0277173A (ja) | トランジスタ | |
| JPS5965463A (ja) | 半導体素子 | |
| JPS59181058A (ja) | 半導体装置 |