JPH0377322A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要〕 半導体装置の内部配線構造およびその製造方法に関し、 段差のない平坦な配線の形成を行うことを目的とし、 導電体基板上に半導体層が絶縁膜を介して形成され、該
半導体層には半導体素子が形成された半導体装置であっ
て、該絶縁膜に選択的に形成された貫通孔と、該貫通孔
に埋め込まれた導電物質を有し、該導電体基板が該半導
体素子につながる配線の一部を成すように該導電物質を
通して該半導体素子に電気的に接続されるように構成す
る。

〔産業上の利用分野〕

本発明は半導体装置およびその製造方法に係り、特に絶
縁膜上の半導体層に半導体素子が形成された半導体装置
の内部配線構造およびその製造方法に関する。

半導体集積回路における配線領域の増加を抑えるために
は、通常多層配線構造が用いられる。しかし多層配線は
幾層もの薄膜を積層して形成されるため、層数が多くな
ると膜厚に著しい不均一が生じて配線の断線、短絡等の
障害を引き起こし易くなり集積回路の信頼性を低下させ
る。特に近年の半導体集積回路の大規模化に伴う内部配
線数の急激な増加により多層配線の層数はさらに増加す
る傾向にあり、その改善が望まれている。

（従来の技術） 半導体集積回路の内部配線は通常多数の配線をマトリク
ス状に交差させて形成する。第４図は半導体集積回路の
内部配線構造を模式的に示したものであり、同図（ａ）
は平面図、同図０））および（Ｃ）は各々ＸＸ′方向お
よびＹＹ’方向の断面図である。

同図において、Ｘ方向に並ぶトランジスタＱ１、Ｑ２は
絶縁膜３２上の開口部を通してＸ方向に形成された配線
３３に接続される。さらに層間絶縁膜３４を介してＹ方
向に配線３５が形成されトランジスタＱ、と接続される
。

〔発明が解決しようとする課題〕

ところが第４図（ｂ）、（Ｃ）に見られるように、配線
の交差部あるいは配線とトランジスタとの接続部では段
差が生じて眉間絶縁膜及び配線の膜厚が不均一となり、
そのため段差部の層間絶縁膜にはクランクが入り易くな
り層間絶縁膜を挟む配線間が短絡したり、あるいは段差
部の配線膜厚が薄くなっ２て断線が発生する場合が生じ
る。同図においては二層配線構造を例にとって示したが
、通常は配線密度を上げるため三層以上の多層配線構造
とすることが多い。この場合には、以上述べた段差の程
度がさらに著しくなり、集積回路に障害を引き起こす。

そこで本発明は、段差のない平坦な配線の形成を行うこ
とを目的とする。

〔課題を解決するための手段〕

上記課題の解決は、導電体基板上に半導体層が絶縁膜を
介して形成され、該半導体層には半導体素子が形成され
た半導体装置であって、該絶縁膜に選択的に形成された
貫通孔と、該貫通孔に埋め込まれた導電物質を有し、該
導電体基板が該半導体素子につながる配線の一部を成す
ように該導電物質を通して該半導体素子に電気的に接続
されていることを特徴とする半導体装置、あるいは、導
電体基板に形成された絶縁膜に一選択的に貫通孔を形成
する工程と、該貫通孔に導電物質を埋め込む工程と、こ
の上に半導体基板を接触させて熱処理し該導電体基板と
該半導体基板を接着させる工程と、該半導体基板を研磨
して薄くする工程と、しかる復線半導体基板に半導体素
子を形成し該導電体基板と該半導体素子とを該貫通孔に
埋め込まれた導電物質を通して接続することにより該導
電体基板を該半導体素子につながる配線の一部と成す工
程を含むことを特徴とする半導体装置の製造方法によっ
て達成される。

〔作　用〕

本発明は、半導体装置の配線層として導電体基板を用い
るものであり、この導電体基板上の絶縁膜に貫通孔を設
は導電物質で埋め込んだものを上記半導体基板に接着さ
せて半導体素子に電気的につながるようにする。従って
、形成された集積回路は、従来に比べて利用しうる配線
層数が増加し、しかもこれによって集積回路の表面には
新たに段差が生じることがない。

〔実施例］ 第１図は本発明の実施例を示す工程断面図である。まず
同図（ａ）に示すように、導電体基板として比抵抗０．
ＯｌΩａｍ、厚さ約４００−のｎ型シリコン基板１１を
用いることとし、その表面を熱酸化して厚さ約１　ｐｍ
のシリコン酸化膜１２を形成した後、選択的に貫通孔を
形成する。ついで同図（ｂ）に示すように、通常のＣＶ
Ｄ法を用いて全面乙こ１！ノアさ約１゜５β薄のｎ型多
結晶シリコン膜１３を成長させ、上記貫通孔を埋め込ん
だ後、全面にスピンコードガラス膜１４を塗布し、表面
を平坦化する。ついでスピンコードガラス膜１４と多結
晶シリコン膜１３に対するエツチング速度の等し７いエ
ツチング条件、例えばＣＦ、ガスと０２ガスを１＝１で
混合したガスを５０ＳＣＣＭ、圧力０．８　Ｔｏｒｒ、
周波数１３．５６　Ｍ）Ｉｚ　、電力５００Ｗの条件Ｆ
でプラズマエッヂングを行い、シリコン酸化膜１２の表
面が露出するまでスピンコードガラス膜１４と多結晶シ
リコン膜１３をエツチングし同図（ｃ）に示すように表
面を平坦化する。なお、多結晶ジノコン膜１３を成長さ
せた後、表面を研磨することによって同図（Ｃ）に示す
ような平坦化を行うこともできる。ついで同図（ｄ）に
示すように、比抵抗１０ΩＣＴｌｌ５厚み４００μｍの
ｐ型シリコン基板１５を上記の平坦化された表面に圧着
し、窒素ガス雰囲気Ｅ１］。

温度１１００°Ｃで１時間熱処理して接着させる。他の
不活性ガスあるいは酸化性ガス雰囲気中で熱処理した場
合にも同様に接着させることができる。ついで同図（ｅ
）に示すように、シリコン裁板１５をｊソ、みが０．５
μｍとなるまで研磨する。その後、通常の集積回路の製
造方法に従って上記シリコン基板１５に集積回路を形成
する。

以上のようにして形成された半導体装置の１ｌｉｉｆｉ
図を第２図に示す。第１図に示したものと同一・のちの
には同一番号を付した。図中１６ａ　、１６ｂはｐ型の
シリコン基板１５にｎ型不純物を導入して得たソース電
極、ドレイン電極を各々示しており、１７はＣＶＤ酸化
膜からなる層間絶縁膜、（８は多結晶シリコンからなる
ゲート電極、１９ば旧膜からなる配線、２０はＰＳＧ膜
からなる保護膜である。同図において、トランジスタＫ
１．、に２のドレイン電極１６ｂ同士は通常の方法で形
成された配線１９によって接続されているが、ソース電
極１６ａは多結晶シリコン１３の埋め込まれた貫通孔を
通してシリコン基板１１と接続されている。即ち、第２
図に示１〜た半導体装置では、導電体基板であるシリコ
ン基板１１がトランジスタに、１．に２のソース電極１
６ａの配線層を成すものである。

第３図は前述した工程と同様の工程を用いて形成された
他の半導体装置の断面図を示し７たものであり、第１図
および第２図と同一機能を有するものには同一番号を付
した。第３図においてシリコン基板１１には予めｎ型の
不純物層２１をイオン注入法により選択的に形成してお
く。トランジスタＫ。

のゲート電極１８はＡ１膜からなる通常の配線層２２を
介してシリコン層１６′に接続される。このシリコン層
１６′　はシリコン基板１５にｎ型不純物を導入し。

て得られたものであり、多結晶シリコン１３の埋め込ま
れた貫通孔を介して不純物層２１に接続される。

以」二のように、不純物層２１はトランジスタに１のゲ
ート電極１８の配線層として機能する。また、トランジ
スタに、、Ｋ２のドレイン電極１６ｂは多結晶シリコン
１３の埋め込まれた別の貫通孔を通してシリコン基板１
１と直接接続される。シリコン基板１１と不純物層２１
とはｐｎ接合により電気的に分離されて各々別個の配線
層として使用できる。従って、第３図の半導体装置は第
２図の半導体装置に比べて利用し得る配線層数が増え、
しかもこれらの配線は段差を生ずることがないため短絡
や断線の恐れがない。

第２図及び第３図に示した実施例では図から明らかなよ
うに、シリコン基板１５をエツチングによってトランジ
スタＫ１．に２あるいはシリコン層１６′に分離したが
、エツチングに代えてシリコン基板１５を選択的に絶縁
酸化して分離するようにすることもできる。

（発明の効果） 以上のように本発明によれば、半導体層に接着させた導
電体基板を配線層として用いることにより半導体層表面
の段差による配線の断線等の障害を低減することができ
、半導体装置の信頼性を向上させる上で有効である。

【図面の簡単な説明】

第１図は本発明の実施例を示す工程断面図、第２図、第
３図は本発明の実施例を示す断面図、第４図は従来例の
問題点を示す図、 である。 図において、 １１．１５．３１はシリコン基板、 １２はシリコン酸化膜、 １３は多結晶シリコン膜、 １４はスピンコードガラス膜、 Ｌ６ａはソース電極、 １６ｂはドレイン電極、 １６′はシリコン層、 １７．３２．３４は層間絶縁膜、 １８はゲート電極、 １９．２２．２３．３３．３５は配線、２０．３６は保
護膜、 ２１は不純物層、 Ｑ７、Ｑ２、Ｑｌ、Ｋ１、Ｋ２はトランジスタ、である
。 不発−の実施例Ｅ示ず工程訂面督 万　ｊ　口

Claims (2)

【特許請求の範囲】
1. （１）導電体基板（１１）上に半導体層（１５）が絶縁
   膜（１２）を介して形成され、該半導体層（１５）には
   半導体素子が形成された半導体装置であって、 該絶縁膜（１２）のに選択的に形成された貫通孔と、該
   貫通孔に埋め込まれた導電物質（１３）を有し、該導電
   体基板（１１）が該半導体素子につながる配線の一部を
   成すように該導電物質（１３）を通して該半導体素子に
   電気的に接続されていることを特徴とする半導体装置。
2. （２）導電体基板（１１）に形成された絶縁膜（１２）
   のに選択的に貫通孔を形成する工程と、該貫通孔に導電
   物質（１３）を埋め込む工程と、この上に半導体基板（
   １５）を接触させて熱処理し該導電体基板（１１）と該
   半導体基板（１５）を接着させる工程と、該半導体基板
   （１５）を研磨して薄くする工程と、しかる後該半導体
   基板（１５）に半導体素子を形成し該導電体基板（１１
   ）と該半導体素子とを該貫通孔に埋め込まれた導電物質
   （１３）を通して接続することにより該導電体基板（１
   １）を該半導体素子につながる配線の一部と成す工程を
   含むことを特徴とする半導体装置の製造方法。