JPH1154704A - 半導体構造体の製造方法およびその構造体 - Google Patents
半導体構造体の製造方法およびその構造体Info
- Publication number
- JPH1154704A JPH1154704A JP10199652A JP19965298A JPH1154704A JP H1154704 A JPH1154704 A JP H1154704A JP 10199652 A JP10199652 A JP 10199652A JP 19965298 A JP19965298 A JP 19965298A JP H1154704 A JPH1154704 A JP H1154704A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- interconnect layer
- doped region
- interconnect
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 131
- 238000002161 passivation Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000010420 art technique Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体構造体の大型化，高コスト，複雑化を
招くことなく、ＥＳＤ保護強化を図った半導体構造体を
提供する。 【解決手段】 半導体構造体（１０）は、基板（１
１），基板（１１）内のドープ領域（１５，２０），ド
ープ領域の一方に結合された相互接続層（２３，２６，
２９），および相互接続層（２３，２６，２９）間にあ
る誘電体層（２１，２４，２７）を含む。最上位の相互
接続層（２９）の部分（４８）が、下に位置する相互接
続層（２３，２６）の部分（４７，４２，４３）の上に
位置し、中央の相互接続層（２６）の部分（４７）が、
最下位相互接続層（２３）の部分（４２，４３）の上に
位置せず、ドープ領域（２０）の一方の部分（３２，３
３）の上にも位置しない。
招くことなく、ＥＳＤ保護強化を図った半導体構造体を
提供する。 【解決手段】 半導体構造体（１０）は、基板（１
１），基板（１１）内のドープ領域（１５，２０），ド
ープ領域の一方に結合された相互接続層（２３，２６，
２９），および相互接続層（２３，２６，２９）間にあ
る誘電体層（２１，２４，２７）を含む。最上位の相互
接続層（２９）の部分（４８）が、下に位置する相互接
続層（２３，２６）の部分（４７，４２，４３）の上に
位置し、中央の相互接続層（２６）の部分（４７）が、
最下位相互接続層（２３）の部分（４２，４３）の上に
位置せず、ドープ領域（２０）の一方の部分（３２，３
３）の上にも位置しない。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的に、半導体
構造体に関し、更に特定すれば、半導体構造体用静電放
電保護に関するものである。
構造体に関し、更に特定すれば、半導体構造体用静電放
電保護に関するものである。
【０００２】
【従来の技術および解決すべき課題】最新の集積回路
は、数キロボルトの人体モデルまたは数百キロボルトの
機械モデル以上の高い静電放電（ＥＳＤ：electrostati
c-discharge ）応力に耐えなければならない。ＥＳＤ保
護の改善によって、集積回路のロバスト性または信頼性
も改善される。ＥＳＤ保護を改善する従来の手法には、
ＥＳＤ構造の大型化，一層複雑化したＥＳＤ保護回路の
使用，またはインピーダンスを低くした構造の使用によ
るＥＳＤ電流密度またはＥＳＤ電圧の最小化が含まれ
る。しかしながら、これらの従来技術の技法には、半導
体構造体の大型化、コスト上昇、および複雑さの増大等
の欠点も含まれる。
は、数キロボルトの人体モデルまたは数百キロボルトの
機械モデル以上の高い静電放電（ＥＳＤ：electrostati
c-discharge ）応力に耐えなければならない。ＥＳＤ保
護の改善によって、集積回路のロバスト性または信頼性
も改善される。ＥＳＤ保護を改善する従来の手法には、
ＥＳＤ構造の大型化，一層複雑化したＥＳＤ保護回路の
使用，またはインピーダンスを低くした構造の使用によ
るＥＳＤ電流密度またはＥＳＤ電圧の最小化が含まれ
る。しかしながら、これらの従来技術の技法には、半導
体構造体の大型化、コスト上昇、および複雑さの増大等
の欠点も含まれる。
【０００３】したがって、半導体構造体の大型化、コス
ト上昇、または複雑さ増大を招くことなく、ＥＳＤ保護
の改善を図ることが必要とされている。
ト上昇、または複雑さ増大を招くことなく、ＥＳＤ保護
の改善を図ることが必要とされている。
【０００４】
【課題を解決するための手段】本発明による半導体構造
体は、基板，基板内のドープ領域，ドープ領域の一方に
結合された相互接続層，および相互接続層間にある誘電
体層を含む。最上位の相互接続層の部分が、下に位置す
る相互接続層の部分の上に位置し、中央の相互接続層の
部分が、最下位相互接続層の部分の上に位置せず、ドー
プ領域の一方の部分の上にも位置しない。
体は、基板，基板内のドープ領域，ドープ領域の一方に
結合された相互接続層，および相互接続層間にある誘電
体層を含む。最上位の相互接続層の部分が、下に位置す
る相互接続層の部分の上に位置し、中央の相互接続層の
部分が、最下位相互接続層の部分の上に位置せず、ドー
プ領域の一方の部分の上にも位置しない。
【０００５】
【発明の実施例】図１は、半導体構造体１０の実施例の
部分断面図を示す。好適実施例では、構造体１０は集積
回路であり、その構造の中でもとりわけ、半導体デバイ
ス１３，１７，１８を含む。デバイス１３，１８は、例
えば、バイポーラ・トランジスタまたは電界効果トラン
ジスタのような、集積回路において用いられるあらゆる
デバイスを代表するものである。デバイス１７は、静電
放電（ＥＳＤ）保護デバイスを表す。これらのデバイス
の一例を製造する好適な方法を、本明細書中に記載す
る。
部分断面図を示す。好適実施例では、構造体１０は集積
回路であり、その構造の中でもとりわけ、半導体デバイ
ス１３，１７，１８を含む。デバイス１３，１８は、例
えば、バイポーラ・トランジスタまたは電界効果トラン
ジスタのような、集積回路において用いられるあらゆる
デバイスを代表するものである。デバイス１７は、静電
放電（ＥＳＤ）保護デバイスを表す。これらのデバイス
の一例を製造する好適な方法を、本明細書中に記載す
る。
【０００６】基板１１は構造体１０を支持し、エピタキ
シャル層１２を含む。基板１１は、第１ドーピング濃度
および第１導電型を有することができ、一方層１２は第
２ドーピング濃度、および第１導電型とは異なる第２導
電型を有することができる。一例として、第１導電型は
ｐ−型であり、第１ドーピング濃度は約１０10ないし１
０11原子／立方センチメートル（ｃｍ-3）であり、第２
導電型はｎ−型であり、第２ドーピング濃度は約１０11
ないし１０12原子／ｃｍ-3である。
シャル層１２を含む。基板１１は、第１ドーピング濃度
および第１導電型を有することができ、一方層１２は第
２ドーピング濃度、および第１導電型とは異なる第２導
電型を有することができる。一例として、第１導電型は
ｐ−型であり、第１ドーピング濃度は約１０10ないし１
０11原子／立方センチメートル（ｃｍ-3）であり、第２
導電型はｎ−型であり、第２ドーピング濃度は約１０11
ないし１０12原子／ｃｍ-3である。
【０００７】層１２の部分内およびこれを貫通するドー
プ領域１５，１６が、層１２を部分４４，４５，４６に
分離即ち絶縁する。一例として、領域１５，１６は、第
１導電型を有し、約１０17ないし１０19原子／ｃｍ-3の
ドーピング濃度に、層１２内に注入および／または拡散
される。好適実施例では、領域１５，１６は同じ絶縁領
域の部分であり、部分４４を包囲し、層１２の他の部分
から部分４４を絶縁する。また、好適実施例では、電気
コンタクト（図示せず）が、層１２の上面から領域１
５，１６に結合され、直列抵抗を減少させている。
プ領域１５，１６が、層１２を部分４４，４５，４６に
分離即ち絶縁する。一例として、領域１５，１６は、第
１導電型を有し、約１０17ないし１０19原子／ｃｍ-3の
ドーピング濃度に、層１２内に注入および／または拡散
される。好適実施例では、領域１５，１６は同じ絶縁領
域の部分であり、部分４４を包囲し、層１２の他の部分
から部分４４を絶縁する。また、好適実施例では、電気
コンタクト（図示せず）が、層１２の上面から領域１
５，１６に結合され、直列抵抗を減少させている。
【０００８】次に、当技術分野では既知の酸化プロセス
を用いて、フィールド酸化物１９を層１２上に成長させ
ることができる。好適実施例では、フィールド酸化物１
９は、層１２内の部分４４の表面上には成長させず、Ｅ
ＳＣ保護デバイス１７の製造の簡易化を図っている。か
わりに、フィールド酸化物１９は、円形または八角形の
パターンに成長させ、ドープ領域１５，１６と同心状と
し、層１２の部分４４を包囲することが好ましい。図１
の部分図には示されていないが、フィールド酸化物１９
は、部分４５，４６の中央部分上には成長させず、デバ
イス１３，１８それぞれの製造を簡易化することも好ま
しい。
を用いて、フィールド酸化物１９を層１２上に成長させ
ることができる。好適実施例では、フィールド酸化物１
９は、層１２内の部分４４の表面上には成長させず、Ｅ
ＳＣ保護デバイス１７の製造の簡易化を図っている。か
わりに、フィールド酸化物１９は、円形または八角形の
パターンに成長させ、ドープ領域１５，１６と同心状と
し、層１２の部分４４を包囲することが好ましい。図１
の部分図には示されていないが、フィールド酸化物１９
は、部分４５，４６の中央部分上には成長させず、デバ
イス１３，１８それぞれの製造を簡易化することも好ま
しい。
【０００９】層１２の部分４５内に形成されるデバイス
１３は、埋め込み層１４を用いる横型バイポーラ・トラ
ンジスタとすることができる。層１２の部分４６内に形
成されるデバイス１８は、金属酸化物半導体電界効果ト
ランジスタ（ＭＯＳＦＥＴ）とすることができる。構造
体１０の説明を簡単にするために、デバイス１３，１８
は簡略化されている。デバイス１３，１８を形成する具
体的な方法は、当技術分野では既知である。
１３は、埋め込み層１４を用いる横型バイポーラ・トラ
ンジスタとすることができる。層１２の部分４６内に形
成されるデバイス１８は、金属酸化物半導体電界効果ト
ランジスタ（ＭＯＳＦＥＴ）とすることができる。構造
体１０の説明を簡単にするために、デバイス１３，１８
は簡略化されている。デバイス１３，１８を形成する具
体的な方法は、当技術分野では既知である。
【００１０】ＥＳＤ保護デバイス１７は、とりわけ、部
分４４の上位エリア内にドープ領域２０を形成すること
によって、層１２の部分４４内に形成される。図１に示
すように、領域２０は、部分４４の下位エリア４１には
ない。領域２０は、第２導電性、ならびに層１２および
基板１１のドーピング濃度よりも高いドーピング濃度を
有する。一例として、領域２０は、約１０17ないし１０
20ｃｍ-3のドーピング濃度を有し、ＭＯＳＦＥＴ即ちデ
バイス１８のソースおよびドレイン領域（図示せず）と
同時に形成することができる。好適実施例では、ドープ
領域２０は、単一の連続領域またはドーナツ状領域のい
ずれかである。図示しない別の実施例では、ドープ領域
２０は、複数のドープ領域から成る。
分４４の上位エリア内にドープ領域２０を形成すること
によって、層１２の部分４４内に形成される。図１に示
すように、領域２０は、部分４４の下位エリア４１には
ない。領域２０は、第２導電性、ならびに層１２および
基板１１のドーピング濃度よりも高いドーピング濃度を
有する。一例として、領域２０は、約１０17ないし１０
20ｃｍ-3のドーピング濃度を有し、ＭＯＳＦＥＴ即ちデ
バイス１８のソースおよびドレイン領域（図示せず）と
同時に形成することができる。好適実施例では、ドープ
領域２０は、単一の連続領域またはドーナツ状領域のい
ずれかである。図示しない別の実施例では、ドープ領域
２０は、複数のドープ領域から成る。
【００１１】領域２０の部分３２は、領域１５とコンタ
クトし、かつ部分４４のコーナーエリア４１とコンタク
トする。部分４４のエリア４１は領域１５，２０の外側
にある。領域２０の部分３３は、領域２０の部分３２と
同様であり、これと対称的である。言い換えると、部分
３３は領域１６にコンタクトし、部分４４のコーナーエ
リアにコンタクトする。構造体１０の説明を簡単にする
ために、今後領域２０の部分３２を引用する場合は全
て、領域２０の部分３３にも同様に適用されるものとす
る。
クトし、かつ部分４４のコーナーエリア４１とコンタク
トする。部分４４のエリア４１は領域１５，２０の外側
にある。領域２０の部分３３は、領域２０の部分３２と
同様であり、これと対称的である。言い換えると、部分
３３は領域１６にコンタクトし、部分４４のコーナーエ
リアにコンタクトする。構造体１０の説明を簡単にする
ために、今後領域２０の部分３２を引用する場合は全
て、領域２０の部分３３にも同様に適用されるものとす
る。
【００１２】次に、フィールド酸化物１９，層１２，お
よびドープ領域１５，１６，２０の上に、誘電体層２１
を形成する。層２１の形成には、蒸着，熱成長，または
他の同様のプロセスを用いることができる。層２１は、
酸化物または窒化物の単一層で構成することができる
が、層２１は、複数の酸化物および／または窒化物層で
構成することが好ましい。例えば、層２１は、ＭＯＳＦ
ＥＴデバイス１８のために形成された、約１０ないし５
０ナノメートル（ｎｍ）の熱成長ゲート酸化物で構成す
ることができ、更に、約３００ないし７００ｎｍの硼素
−フォスフォ−シリケート・ガラス（ＢＰＳＧ）のよう
な層間誘電体で構成することも可能である。
よびドープ領域１５，１６，２０の上に、誘電体層２１
を形成する。層２１の形成には、蒸着，熱成長，または
他の同様のプロセスを用いることができる。層２１は、
酸化物または窒化物の単一層で構成することができる
が、層２１は、複数の酸化物および／または窒化物層で
構成することが好ましい。例えば、層２１は、ＭＯＳＦ
ＥＴデバイス１８のために形成された、約１０ないし５
０ナノメートル（ｎｍ）の熱成長ゲート酸化物で構成す
ることができ、更に、約３００ないし７００ｎｍの硼素
−フォスフォ−シリケート・ガラス（ＢＰＳＧ）のよう
な層間誘電体で構成することも可能である。
【００１３】誘電体層２１に少なくとも１つのバイアを
エッチングによって形成することにより、ＥＳＤ保護デ
バイス１７に対する電気的コンタクトを容易にする。図
１では、構造体１０の断面図にバイア２２が明示されて
いる。構造体１０の平面図（図示せず）からは、バイア
２２は円形またはリング形状を有し、フィールド酸化物
１９およびドープ領域１５，１６と同心の単一バイアの
部分であることが好ましい。
エッチングによって形成することにより、ＥＳＤ保護デ
バイス１７に対する電気的コンタクトを容易にする。図
１では、構造体１０の断面図にバイア２２が明示されて
いる。構造体１０の平面図（図示せず）からは、バイア
２２は円形またはリング形状を有し、フィールド酸化物
１９およびドープ領域１５，１６と同心の単一バイアの
部分であることが好ましい。
【００１４】次に、層１２の部分４４，ドープ領域２
０，および誘電体層２１上に、相互接続層２３を形成す
る。相互接続層２３は、スパッタリング，めっき，また
は蒸着によって金属層を形成し、更にこの金属層をパタ
ーニングすることによって形成可能である。層２３は、
厚さが約５００ないし１，０００ｎｍとすることがで
き、アルミニウム，銅，シリコン，チタン，タングステ
ン，または金で構成することができる。層２３の部分４
２，４３は、バイア２２内に形成する、即ち、バイア２
２を充填し、領域２０の異なる部分とコンタクトし、Ｅ
ＳＤ保護デバイス１７に電気的結合を与える。図１に示
すように、部分４２，４３は、層２３の別の部分によっ
て、互いに結合または接続され、誘電体層２１の部分４
０は、相互接続層２３の部分４２，４３に隣接し、これ
らの間に位置する。以下に説明する理由のために、領域
２０の部分３２が、層２３の部分４２，４３の下に位置
する領域２０の一部分に入らないようにバイア２２およ
び相互接続層２３を、形成することが好ましい。
０，および誘電体層２１上に、相互接続層２３を形成す
る。相互接続層２３は、スパッタリング，めっき，また
は蒸着によって金属層を形成し、更にこの金属層をパタ
ーニングすることによって形成可能である。層２３は、
厚さが約５００ないし１，０００ｎｍとすることがで
き、アルミニウム，銅，シリコン，チタン，タングステ
ン，または金で構成することができる。層２３の部分４
２，４３は、バイア２２内に形成する、即ち、バイア２
２を充填し、領域２０の異なる部分とコンタクトし、Ｅ
ＳＤ保護デバイス１７に電気的結合を与える。図１に示
すように、部分４２，４３は、層２３の別の部分によっ
て、互いに結合または接続され、誘電体層２１の部分４
０は、相互接続層２３の部分４２，４３に隣接し、これ
らの間に位置する。以下に説明する理由のために、領域
２０の部分３２が、層２３の部分４２，４３の下に位置
する領域２０の一部分に入らないようにバイア２２およ
び相互接続層２３を、形成することが好ましい。
【００１５】相互接続層２３，誘電体層２１，およびド
ープ領域２０上に、誘電体層２４を形成する。層２４
は、層２１を形成する際に用いたのと同様の技法を用い
て形成可能であり、層２４は層２１と同様の物質で構成
可能である。好適実施例では、層２４は、約５００ない
し２，０００ｎｍのプラズマ・エンハンス酸化物で構成
する。
ープ領域２０上に、誘電体層２４を形成する。層２４
は、層２１を形成する際に用いたのと同様の技法を用い
て形成可能であり、層２４は層２１と同様の物質で構成
可能である。好適実施例では、層２４は、約５００ない
し２，０００ｎｍのプラズマ・エンハンス酸化物で構成
する。
【００１６】当技術分野では既知のエッチング技法を用
いて、誘電体層２４にバイア２５を形成する。バイア２
５は、誘電体層２４の部分３９がバイア２５に隣接し、
好ましくは相互接続層２３の部分４２上に残るように形
成する。
いて、誘電体層２４にバイア２５を形成する。バイア２
５は、誘電体層２４の部分３９がバイア２５に隣接し、
好ましくは相互接続層２３の部分４２上に残るように形
成する。
【００１７】相互接続層２３および誘電体層２４上に、
相互接続層２６を形成する。相互接続層２６は、厚さを
約１，０００ないし３，０００ｎｍとすることができ、
相互接続層２３と同様の組成とすることができ、層２３
を形成する際に用いたのと同様の技法を用いて形成可能
である。層２６の部分４７は、ドープ領域２０の上に位
置し、更に誘電体層２１の部分４０の上に位置し、バイ
ア２５内に形成され、即ち、バイア２５を充填し、層２
３と物理的にコンタクトする。
相互接続層２６を形成する。相互接続層２６は、厚さを
約１，０００ないし３，０００ｎｍとすることができ、
相互接続層２３と同様の組成とすることができ、層２３
を形成する際に用いたのと同様の技法を用いて形成可能
である。層２６の部分４７は、ドープ領域２０の上に位
置し、更に誘電体層２１の部分４０の上に位置し、バイ
ア２５内に形成され、即ち、バイア２５を充填し、層２
３と物理的にコンタクトする。
【００１８】相互接続層２６上に誘電体層２７を形成
し、層２７内にバイア２８を形成する。層２７は、層２
１，２４と同様とすることができ、バイア２８は、バイ
ア２５，２２を形成する際に用いたのと同様のエッチン
グ技法を用いて形成可能である。バイア２８は、バイア
２５，２２，層２６の部分４７，および層２３の部分４
２，４３の上に位置する。好適実施例では、層２７は、
窒化物またはポリイミドから成るゲッタリング層または
パシベーション層である。
し、層２７内にバイア２８を形成する。層２７は、層２
１，２４と同様とすることができ、バイア２８は、バイ
ア２５，２２を形成する際に用いたのと同様のエッチン
グ技法を用いて形成可能である。バイア２８は、バイア
２５，２２，層２６の部分４７，および層２３の部分４
２，４３の上に位置する。好適実施例では、層２７は、
窒化物またはポリイミドから成るゲッタリング層または
パシベーション層である。
【００１９】次に、パシベーション層２７のバイア２８
内部、ならびに相互接続層２６およびドープ領域２０上
に、相互接続層２９を形成する。好適実施例では、層２
９は金属ワイヤ・ボンドである。相互接続層２９の部分
４８をバイア２８内に形成し、相互接続層２６とコンタ
クトさせる。バイア２８と同様、部分４８は相互接続層
２６の部分４７の上に位置し、更に相互接続層２３の部
分４２，４３の上に位置する。
内部、ならびに相互接続層２６およびドープ領域２０上
に、相互接続層２９を形成する。好適実施例では、層２
９は金属ワイヤ・ボンドである。相互接続層２９の部分
４８をバイア２８内に形成し、相互接続層２６とコンタ
クトさせる。バイア２８と同様、部分４８は相互接続層
２６の部分４７の上に位置し、更に相互接続層２３の部
分４２，４３の上に位置する。
【００２０】従来技術とは異なり、相互接続層２３の部
分４２，４３は、バイア２８の下に位置するがバイア２
５の下に位置しないドープ領域２０の一部分と、電気的
にコンタクトする。バイア２８がバイア２５の上に位置
し、バイア２５がバイア２２の上に位置する場合、ワイ
ヤ・ボンド即ち相互接続層２９の物理的なボンディング
圧力が、相互接続層２６を介し、更に相互接続層２３を
介して転移し、ドープ領域２０内に到達する。圧力また
は応力は、相互接続層２９の形成前の構造体１０の電気
検査の間、相互接続層２６上のプローブ・ニードル（図
示せず）によっても引き起こされる場合がある。この圧
力は、相互接続層２６，２３の展性(malleable nature)
のために、これらを介して転移し、圧力がドープ領域２
０に転移されると、領域２０の結晶構造が破壊される可
能性があり、ＥＳＤ保護デバイス１７は、様々な問題の
中でも特に、漏れ電流の増大および信頼性の低下を招
く。しかしながら、図１の実施例では、相互接続層２９
が金属製のワイヤ・ボンドであり、ワイヤ・ボンディン
グ・プロセスからの圧力がドープ領域２０に著しい損傷
を与えることはない。何故なら、相互接続層２３の部分
４２，４３は、上に位置する誘電体層２４の部分３９に
よって保護されるからである。誘電体層２４の剛性によ
って、相互接続層２９を形成する際の物理的なボンディ
ング圧力に対抗するのに必要な保護を与える。言い換え
れば、相互接続層２６からの圧力は、下に位置する誘電
体層２４の部分３９に転移されるが、その下に位置する
相互接続層２３の部分４２，４３や、ドープ領域２０内
には転移されない。また、バイア２８の直下に位置し、
相互接続層２３およびドープ領域２０を分離する、即
ち、これらの間に位置する、誘電体層２１の部分４０お
よびその他の部分によって、ドープ領域２０の追加的な
保護が与えられる。
分４２，４３は、バイア２８の下に位置するがバイア２
５の下に位置しないドープ領域２０の一部分と、電気的
にコンタクトする。バイア２８がバイア２５の上に位置
し、バイア２５がバイア２２の上に位置する場合、ワイ
ヤ・ボンド即ち相互接続層２９の物理的なボンディング
圧力が、相互接続層２６を介し、更に相互接続層２３を
介して転移し、ドープ領域２０内に到達する。圧力また
は応力は、相互接続層２９の形成前の構造体１０の電気
検査の間、相互接続層２６上のプローブ・ニードル（図
示せず）によっても引き起こされる場合がある。この圧
力は、相互接続層２６，２３の展性(malleable nature)
のために、これらを介して転移し、圧力がドープ領域２
０に転移されると、領域２０の結晶構造が破壊される可
能性があり、ＥＳＤ保護デバイス１７は、様々な問題の
中でも特に、漏れ電流の増大および信頼性の低下を招
く。しかしながら、図１の実施例では、相互接続層２９
が金属製のワイヤ・ボンドであり、ワイヤ・ボンディン
グ・プロセスからの圧力がドープ領域２０に著しい損傷
を与えることはない。何故なら、相互接続層２３の部分
４２，４３は、上に位置する誘電体層２４の部分３９に
よって保護されるからである。誘電体層２４の剛性によ
って、相互接続層２９を形成する際の物理的なボンディ
ング圧力に対抗するのに必要な保護を与える。言い換え
れば、相互接続層２６からの圧力は、下に位置する誘電
体層２４の部分３９に転移されるが、その下に位置する
相互接続層２３の部分４２，４３や、ドープ領域２０内
には転移されない。また、バイア２８の直下に位置し、
相互接続層２３およびドープ領域２０を分離する、即
ち、これらの間に位置する、誘電体層２１の部分４０お
よびその他の部分によって、ドープ領域２０の追加的な
保護が与えられる。
【００２１】したがって、図１に示すように、誘電体層
２１のバイア２２および相互接続層２３の部分４２，４
３は、バイア２８の下に位置し、スペースを確保する
が、誘電体層２４のバイア２５および相互接続層２６の
部分４７は、バイア２２および部分４２，４３の上に位
置しない。代わりに、誘電体層２４の部分３９が、相互
接続層２６と相互接続層２３の部分４２，４３との間に
位置する。
２１のバイア２２および相互接続層２３の部分４２，４
３は、バイア２８の下に位置し、スペースを確保する
が、誘電体層２４のバイア２５および相互接続層２６の
部分４７は、バイア２２および部分４２，４３の上に位
置しない。代わりに、誘電体層２４の部分３９が、相互
接続層２６と相互接続層２３の部分４２，４３との間に
位置する。
【００２２】構造体１０の別の特徴として、ドープ領域
２０の部分３２が、バイア２５および相互接続層２６の
部分４７の直下に位置しないことがあげられる。言い換
えると、部分３２およびバイア２５間の水平方向距離３
１はゼロ以上である。好ましくは、ドープ領域２０の部
分３２は、誘電体層２４の部分３９，バイア２８，およ
び相互接続層２９の部分４８の直下にもない方がよい。
言い換えると、部分３２およびバイア２８間の水平方向
距離３０も、ゼロ以上であることが好ましい。好適実施
例では、距離３０，３１は双方ともゼロより大きく、配
線ボンディング圧力からの保護強化を図っている。
２０の部分３２が、バイア２５および相互接続層２６の
部分４７の直下に位置しないことがあげられる。言い換
えると、部分３２およびバイア２５間の水平方向距離３
１はゼロ以上である。好ましくは、ドープ領域２０の部
分３２は、誘電体層２４の部分３９，バイア２８，およ
び相互接続層２９の部分４８の直下にもない方がよい。
言い換えると、部分３２およびバイア２８間の水平方向
距離３０も、ゼロ以上であることが好ましい。好適実施
例では、距離３０，３１は双方ともゼロより大きく、配
線ボンディング圧力からの保護強化を図っている。
【００２３】構造体１０の更に別の特徴として、ドープ
領域２０および層１２が物理的に互いにコンタクトし、
同じ導電型を有することがあげられる。従来技術とは異
なり、部分４４の中央部には、ドープ領域２０および層
１２間に、導電型が異なる低濃度ドープ領域は配されて
いない。したがって、配線ボンディング・プロセスまた
は電気プローブ検査プロセスからの圧力が層１２に転移
され、層１２の結晶構造に損傷を与えても、過度の漏れ
電流が生ずることはない。
領域２０および層１２が物理的に互いにコンタクトし、
同じ導電型を有することがあげられる。従来技術とは異
なり、部分４４の中央部には、ドープ領域２０および層
１２間に、導電型が異なる低濃度ドープ領域は配されて
いない。したがって、配線ボンディング・プロセスまた
は電気プローブ検査プロセスからの圧力が層１２に転移
され、層１２の結晶構造に損傷を与えても、過度の漏れ
電流が生ずることはない。
【００２４】図２および図３は、半導体構造体１０の別
の実施例の部分断面図を示す。異なる図における同一参
照符号は、同一エレメントを示すことは理解されよう。
の実施例の部分断面図を示す。異なる図における同一参
照符号は、同一エレメントを示すことは理解されよう。
【００２５】図２の半導体構造体５０は、ＥＳＤ保護デ
バイス５５，および図１のドープ領域１５，１６と同様
のドープ領域５１，５２を含む。ＥＳＤ保護デバイス５
５は、ドープ領域２０の部分５３，５４を含む。これら
は、それぞれ、図１におけるドープ領域２０の部分３
２，３３と同様である。領域５１，５２は、図１の領域
１５，１６と比較すると、互いに接近しており、ドープ
領域２０の部分５３，５４が誘電体層２７のバイア２８
および相互接続層２９の部分４８の直下に位置する。し
かしながら、ドープ領域２０の部分５３，５４は、この
場合も、誘電体層２４のバイア２５および相互接続層２
６の部分４７の直下にはない。
バイス５５，および図１のドープ領域１５，１６と同様
のドープ領域５１，５２を含む。ＥＳＤ保護デバイス５
５は、ドープ領域２０の部分５３，５４を含む。これら
は、それぞれ、図１におけるドープ領域２０の部分３
２，３３と同様である。領域５１，５２は、図１の領域
１５，１６と比較すると、互いに接近しており、ドープ
領域２０の部分５３，５４が誘電体層２７のバイア２８
および相互接続層２９の部分４８の直下に位置する。し
かしながら、ドープ領域２０の部分５３，５４は、この
場合も、誘電体層２４のバイア２５および相互接続層２
６の部分４７の直下にはない。
【００２６】図３の半導体構造体７０は、ＥＳＤ保護デ
バイス７５，および図１のドープ領域１５，１６と同様
のドープ領域７１，７２を含む。ＥＳＤ保護デバイス７
５は、ドープ領域２０の部分７３，７４を含み、これら
は、それぞれ、図１におけるドープ領域２０の部分３
２，３３と同様である。領域７１，７２は、図２の領域
５１，５２と比較すると、互いに接近しており、ドープ
領域２０の部分７３，７４が誘電体層２７のバイア２８
および相互接続層２９の部分４８の直下に位置する。し
かしながら、ドープ領域２０の部分７３，７４は、この
場合も、誘電体層２４のバイア２５および相互接続層２
６の部分４７の直下にはない。
バイス７５，および図１のドープ領域１５，１６と同様
のドープ領域７１，７２を含む。ＥＳＤ保護デバイス７
５は、ドープ領域２０の部分７３，７４を含み、これら
は、それぞれ、図１におけるドープ領域２０の部分３
２，３３と同様である。領域７１，７２は、図２の領域
５１，５２と比較すると、互いに接近しており、ドープ
領域２０の部分７３，７４が誘電体層２７のバイア２８
および相互接続層２９の部分４８の直下に位置する。し
かしながら、ドープ領域２０の部分７３，７４は、この
場合も、誘電体層２４のバイア２５および相互接続層２
６の部分４７の直下にはない。
【００２７】したがって、従来技術の欠点を克服する、
改良された半導体構造体が提供されたことは明白であ
る。ＥＳＤ保護デバイスおよびそれに付随する相互接続
系は、半導体構造体に、コンパクトで、低価格で、しか
も製造が容易なＥＳＤ保護を与える。半導体構造体内の
スペースを確保するために、最上位のパシベーション層
内のバイア，および最上位の相互接続層の一部分は、下
に位置する誘電体層内のバイアの上に位置し、更にこれ
らのバイア内にあり、下に位置する相互接続層の部分の
上に位置する。しかしながら、半導体構造体の電気的特
性および信頼性を改善するために、中央のパシベーショ
ン層内のバイアおよび中央の相互接続層の一部分は、下
部の誘電体層内のバイア，これらのバイア内にある下部
相互接続層の部分，または絶縁領域とコンタクトするド
ープ領域の部分の上には位置しない。
改良された半導体構造体が提供されたことは明白であ
る。ＥＳＤ保護デバイスおよびそれに付随する相互接続
系は、半導体構造体に、コンパクトで、低価格で、しか
も製造が容易なＥＳＤ保護を与える。半導体構造体内の
スペースを確保するために、最上位のパシベーション層
内のバイア，および最上位の相互接続層の一部分は、下
に位置する誘電体層内のバイアの上に位置し、更にこれ
らのバイア内にあり、下に位置する相互接続層の部分の
上に位置する。しかしながら、半導体構造体の電気的特
性および信頼性を改善するために、中央のパシベーショ
ン層内のバイアおよび中央の相互接続層の一部分は、下
部の誘電体層内のバイア，これらのバイア内にある下部
相互接続層の部分，または絶縁領域とコンタクトするド
ープ領域の部分の上には位置しない。
【００２８】以上、好適実施例を参照しながら、本発明
について特定的に示しかつ説明したが、本発明の精神お
よび範囲から逸脱することなく、形態および詳細におい
て変更が可能であることは、当業者には理解されよう。
例えば、ドーピング濃度および材料の組成のような、こ
こに明示した多数の詳細は、本発明の理解を容易にする
ために与えたのであり、本発明の範囲を限定するために
与えたのではない。更に、構造体１０，５０，７０につ
いて記載した相互接続系は、ワイヤ・ボンドと共に用い
る二層相互接続系に限定される訳ではなく、３層以上の
相互接続層を有する相互接続系にも同様に適用可能であ
る。
について特定的に示しかつ説明したが、本発明の精神お
よび範囲から逸脱することなく、形態および詳細におい
て変更が可能であることは、当業者には理解されよう。
例えば、ドーピング濃度および材料の組成のような、こ
こに明示した多数の詳細は、本発明の理解を容易にする
ために与えたのであり、本発明の範囲を限定するために
与えたのではない。更に、構造体１０，５０，７０につ
いて記載した相互接続系は、ワイヤ・ボンドと共に用い
る二層相互接続系に限定される訳ではなく、３層以上の
相互接続層を有する相互接続系にも同様に適用可能であ
る。
【００２９】したがって、本発明の開示は限定を意図す
るものではない。逆に、本発明の開示は、特許請求の範
囲に明示した、本発明の範囲の単なる例示に過ぎない。
るものではない。逆に、本発明の開示は、特許請求の範
囲に明示した、本発明の範囲の単なる例示に過ぎない。
【図１】本発明による半導体構造体の実施例を示す部分
断面図。
断面図。
【図２】本発明による半導体構造体の別の実施例を示す
部分断面図。
部分断面図。
【図３】本発明による半導体構造体の別の実施例を示す
部分断面図。
部分断面図。
１０，５０，７０ 半導体構造体 １１ 基板 １２ エピタキシャル層 １３，１７，１８ 半導体デバイス １４ 埋め込み層 １５，１６，２０，５１，５２，７１，７２ ドープ
領域 １７ ＥＳＤ保護デバイス １９ フィールド酸化物 ２０ ドープ領域 ２１ 誘電体層 ２２ バイア ２３，２６，２９ 相互接続層 ２４ 誘電体層 ２５，２８ バイア ２７ パシベーション層 ４１ 下位エリア ５５，７５ ＥＳＤ保護デバイス
領域 １７ ＥＳＤ保護デバイス １９ フィールド酸化物 ２０ ドープ領域 ２１ 誘電体層 ２２ バイア ２３，２６，２９ 相互接続層 ２４ 誘電体層 ２５，２８ バイア ２７ パシベーション層 ４１ 下位エリア ５５，７５ ＥＳＤ保護デバイス
Claims (3)
- 【請求項１】半導体構造体の製造方法であって：基板
（１１，１２）を用意する段階；第１相互接続層（２
３）の一部分を形成し、前記基板とコンタクトさせる段
階；第２相互接続層（２６）の一部分を形成し、前記第
１相互接続層とコンタクトさせる段階であって、前記第
２相互接続層の前記一部分を、前記第１相互接続層の前
記一部分の上に位置させない段階；前記第２相互接続層
上に第１誘電体層（２７）を形成する段階であって、前
記第１および第２相互接続層の前記一部分の上に位置す
るバイア（２８）を有する前記第１誘電体層を形成する
段階；および第３相互接続層（２９）の一部分を形成
し、前記第１誘電体層内の前記バイアを通じて、前記第
２相互接続層とコンタクトさせる段階；から成ることを
特徴とする方法。 - 【請求項２】半導体構造体の製造方法であって：基板
（１１，１２）を用意する段階；前記基板の第１部分内
に第１ドープ領域（１５）を形成する段階；前記基板の
第２部分内に第２ドープ領域（２０）を形成する段階で
あって、前記第２ドープ領域の一部分を前記第１ドープ
領域とコンタクトさせ、前記基板の第３部分とコンタク
トさせる、ところの段階；前記第２ドープ領域上に第１
相互接続層（２３）を形成する段階であって、該第１相
互接続層の一部分を前記第２ドープ領域にコンタクトさ
せる、ところの段階；および前記第１相互接続層上に第
２相互接続層（２６）を形成する段階であって、前記第
２相互接続層の一部分を前記第１相互接続層とコンタク
トさせ、前記第２ドープ領域の前記一部分が、前記第２
相互接続層の前記一部分の直下には位置しないように前
記第２相互接続層を形成する段階；から成ることを特徴
とする方法。 - 【請求項３】半導体構造体であって：基板（１１，１
２）；前記基板内の第１ドープ領域（１５）；前記基板
内の第２ドープ領域（２０）であって、該第２ドープ領
域の一部分が前記第１ドープ領域とコンタクトし、かつ
前記第１および第２ドープ領域の外側にある前記基板の
一部分とコンタクトする、ところの第２ドープ領域（２
０）；前記第２ドープ領域とコンタクトする第１相互接
続層（２３）の一部分；前記第１相互接続層および前記
第２ドープ領域の上に位置する第２相互接続層（２６）
であって、該第２相互接続層の一部分が、前記第１相互
接続層とコンタクトし、前記第１相互接続層の前記一部
分の上に位置せず、前記第２ドープ領域の前記一部分の
上に位置しない、ところの第２相互接続層（２６）；お
よび前記第２相互接続層の上に位置する第３相互接続層
（２９）であって、該第３相互接続層の一部分が、前記
第２相互接続層とコンタクトし、前記第１および第２相
互接続層の前記一部分の上に位置する、ところの第３相
互接続層（２９）；から成ることを特徴とする半導体構
造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US897964 | 1997-07-21 | ||
| US08/897,964 US6040604A (en) | 1997-07-21 | 1997-07-21 | Semiconductor component comprising an electrostatic-discharge protection device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1154704A true JPH1154704A (ja) | 1999-02-26 |
Family
ID=25408725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10199652A Pending JPH1154704A (ja) | 1997-07-21 | 1998-06-29 | 半導体構造体の製造方法およびその構造体 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6040604A (ja) |
| JP (1) | JPH1154704A (ja) |
| KR (1) | KR19990013998A (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100230428B1 (ko) * | 1997-06-24 | 1999-11-15 | 윤종용 | 다층 도전성 패드를 구비하는 반도체장치 및 그 제조방법 |
| JP3109478B2 (ja) * | 1998-05-27 | 2000-11-13 | 日本電気株式会社 | 半導体装置 |
| US6495442B1 (en) * | 2000-10-18 | 2002-12-17 | Magic Corporation | Post passivation interconnection schemes on top of the IC chips |
| US6965165B2 (en) * | 1998-12-21 | 2005-11-15 | Mou-Shiung Lin | Top layers of metal for high performance IC's |
| US6303423B1 (en) * | 1998-12-21 | 2001-10-16 | Megic Corporation | Method for forming high performance system-on-chip using post passivation process |
| JP4094174B2 (ja) * | 1999-06-04 | 2008-06-04 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6664639B2 (en) | 2000-12-22 | 2003-12-16 | Matrix Semiconductor, Inc. | Contact and via structure and method of fabrication |
| KR100448344B1 (ko) * | 2002-10-22 | 2004-09-13 | 삼성전자주식회사 | 웨이퍼 레벨 칩 스케일 패키지 제조 방법 |
| US7459790B2 (en) * | 2003-10-15 | 2008-12-02 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
| US7098509B2 (en) * | 2004-01-02 | 2006-08-29 | Semiconductor Components Industries, L.L.C. | High energy ESD structure and method |
| US8384189B2 (en) * | 2005-03-29 | 2013-02-26 | Megica Corporation | High performance system-on-chip using post passivation process |
| CN108040499B (zh) * | 2015-06-26 | 2021-12-21 | 英特尔公司 | 防止通孔着落短接的倒置选择性电介质交联 |
| US11004812B2 (en) * | 2018-09-18 | 2021-05-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of forming the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4051504A (en) * | 1975-10-14 | 1977-09-27 | General Motors Corporation | Ion implanted zener diode |
| US4471523A (en) * | 1983-05-02 | 1984-09-18 | International Business Machines Corporation | Self-aligned field implant for oxide-isolated CMOS FET |
| JPS61154146A (ja) * | 1984-12-27 | 1986-07-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS63207177A (ja) * | 1987-02-24 | 1988-08-26 | Toshiba Corp | 半導体装置の製造方法 |
| US5892249A (en) * | 1996-02-23 | 1999-04-06 | National Semiconductor Corporation | Integrated circuit having reprogramming cell |
| US5807098A (en) * | 1996-04-26 | 1998-09-15 | Desa International, Inc. | Gas heater with alarm system |
-
1997
- 1997-07-21 US US08/897,964 patent/US6040604A/en not_active Expired - Lifetime
-
1998
- 1998-06-29 JP JP10199652A patent/JPH1154704A/ja active Pending
- 1998-07-20 KR KR1019980029060A patent/KR19990013998A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| US6040604A (en) | 2000-03-21 |
| KR19990013998A (ko) | 1999-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7482675B2 (en) | Probing pads in kerf area for wafer testing | |
| JP2616569B2 (ja) | 半導体集積回路装置の製造方法 | |
| US5705425A (en) | Process for manufacturing semiconductor devices separated by an air-bridge | |
| US6774024B2 (en) | Semiconductor integrated circuit device having multilevel interconnection | |
| JPH07183302A (ja) | 金属層の形成及びボンディング方法 | |
| JP3759909B2 (ja) | 半導体装置及びその製造方法 | |
| US10199409B2 (en) | Trench between stacked semiconductor substrates making contact with source-drain region | |
| JPH1154704A (ja) | 半導体構造体の製造方法およびその構造体 | |
| TWI405300B (zh) | 半導體裝置及其製造方法 | |
| US7132347B2 (en) | Semiconductor device with trench structure and method for manufacturing the same | |
| KR20010070479A (ko) | Ｓｏｉ 동적 문턱 ｍｏｓ 디바이스 및 이의 형성 방법 | |
| US20040026762A1 (en) | Semiconductor device | |
| US5969401A (en) | Silicon on insulator substrate with improved insulation patterns | |
| US20020142526A1 (en) | Structures and methods to minimize plasma charging damage in silicon on insulator devices | |
| US5569952A (en) | Semiconductor device with a semiconductor element provided in a mesa structure | |
| JPS60200541A (ja) | 半導体装置 | |
| US8946912B2 (en) | Active area bonding compatible high current structures | |
| JP2002343855A (ja) | 絶縁分離型半導体装置及びその製造方法 | |
| US7195961B2 (en) | SOI structure comprising substrate contacts on both sides of the box, and method for the production of such a structure | |
| JP2000077678A (ja) | 半導体素子とその製造方法 | |
| JP3123948B2 (ja) | 半導体装置 | |
| JPH0590492A (ja) | 半導体集積回路とその製造方法 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPH10275872A (ja) | 半導体装置及びその製造方法 | |
| JPH0423436A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041217 |