JPH0423436A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） 本発明は半導体装置に係り、特に直接接着型の誘電体分
離基板を用いた半導体装置に適用して有用な多層配線構
造に関する。

（従来の技術） 従来より半導体集積回路の素子分離法として、ｐｎ接合
分離や誘電体分離が良く知られている。

これらのうち特に誘電体分離は、高耐圧や大電流を扱う
電力用素子を集積した場合に適している。

誘電体分離を実現する方法は幾つかある。例えば、■基
板の直接接着技術を利用して内部に絶縁膜が埋め込まれ
た状態のウェハを用いる方法、■サファイア基板上にシ
リコンを成長させた所謂ＳＯ８基板を用いる方法、■絶
縁膜上に堆積したａ−Ｓｉ：Ｈ層を再結晶化させた所謂
ＳＯＩ基板を用いる方法、■結晶シリコン基板の一部を
エツチングして酸化膜を形成した後、多結晶シリコン膜
を堆積し、これを裏面から研磨して多結晶シリコン膜に
より保持された結晶シリコン層を得る方法、等である。

これらのうち特に、直接接着技術を利用する方法は優れ
たものとして最近注目されている。

第１０図（ａ）〜（ｇ）はその直接接着技術により誘電
体分離基板を得る方法の工程例である。（ａ）に示すよ
うに鏡面研磨された二枚のシリコン動板８１．８２を用
意し、少なくとも一方の基板８１には図に示すように両
面に酸化膜８３を形成する。

これらの基板を（ｂ）に示すように直接接着して一体止
スる。その後一体止されたウェハの一方の面を研磨して
、（Ｃ）に示すように所定の厚みを持つ活性層を形成す
る。ついで活性層側を異方性エツチングにより選択エツ
チングして、絶縁膜６３に達する深さのＶ字状の分離用
溝８４を形成して活性層を島状に分離形成する。そして
分離用溝８４には、（ｄ）に示すように酸化膜８５を形
成した後、（ｆ）に示すように全面に多結晶シリコン膜
８６を堆積し、研磨等により（ｇ）に示すように溝８４
内にのみ多結晶シリコン膜８６を残すことにより、誘電
体分離基板が得られる。

一方集積回路では、しばしば多層配線が用いられる。通
常は第１１図に示すような多層配線構造が利用されてい
る。すなわち基板９１上に絶縁膜９２を介して第１層配
線９３を形成し、さらにこの上に絶縁膜９４を介して第
２層配線９５を配設する。

ところで電力用の集積回路においては、大電流を流す都
合上配線層が厚いものとなる。また配線に数百Ｖという
大電圧がかかる場合があるので、配線層間絶縁膜も厚く
なる。したがって電力用集積回路にこの様な一般的な多
層配線構造を適用すると、大きい段差ができるために段
切れを生じる等、信頼性上問題がある。

この対策として、第１２図に示すような埋込み配線を用
いる方法がある。これは第１導電型半導体基板１０１に
第２導電型拡散層１０２が選択的に形成され、この上に
絶縁膜１０３を介して配線１０４、〜１０４３が配設さ
れる。第１の配線１０４１は拡散層１０２とは完全に電
気的に分離されている。第２の配線１０４２．１０４３
は絶縁膜１０３に開けられたコンタクト孔を介して拡散
層１０２にコンタクトしている。つまり第２の配線］　
０４２．１０４３は、拡散層１０２をバイパス配線とし
て用いて第１の配線１０４１と交差させている。

この方法では、互いに交差する配線を、基板内に形成し
た拡散層をバイパス配線として用いることによって、実
質的に段差がない状態を実現している。しかしながらこ
の方法にも問題がある。すなわち拡散層は金属配線に比
べると電気抵抗が高い。このため低抵抗のバイパス配線
を得ようとすると、高濃度で深い拡散層を必要とする。

これは、集積回路の高集積化を損なうことになる。また
電力用の集積回路では前述のように高電圧が配線に印加
されるので、拡散層から基板に大きく空乏層が伸びる。

これもバイパス配線領域に大きい面積を必要とする理由
になる。さらに高電圧を扱うため、拡散層と基板間のｐ
ｎ接合の耐圧も問題である。電圧が正負両方向になる場
合には、ｐｎ接合分離には特別の工夫が必要になる。

（発明が解決しようとする課題） 以上のように、従来の集積回路での多層配線構造には、
段差による信頼性の低下があり、段差を解消しようとす
ると面積が増大する、といった問題があり、とくに電力
用集積回路の場合にはこれらの問題は深刻であった。

本発明は、この様な問題を解決した多層配線構造の半導
体装置を提供することを目的とする。

［発明の構成コ （課題を解決するための手段） 本発明による半導体装置は、 半導体基板と、 この基板に形成された溝に絶縁膜により基板から分離さ
れて埋め込まれた第１の導体層と、この第１の導体層上
に絶縁膜を介して形成された第２の導体層をパターン形
成して配設された、第１の導体層とは電気的に分離され
た第１の配線と、 この第１の配線と同じ前記第２の導体層をパターン形成
して配設された、前記第１の導体層をバイパス配線とし
て第１の配線と交差する第２の配線と、 を有することを特徴とする。

（作用） 本発明によれば、誘電体分離構造の埋込み導体層をバイ
パス配線として用いて段差のない状態で多層配線を実現
することができる。埋込み導体層は材料を選択すること
により、拡散層に比べると十分低抵抗とすることができ
、したがって多層配線部の面積を小さいものとすること
ができる。

またこの埋込み導体層は誘電体分離構造であるから、高
電圧がかかる電力用集積回路の場合にも基板との間の電
気的分離は・確実であり、正負いずれも電圧がかかって
も問題ない。

また本発明における埋込み配線構造は必ずしも多層配線
部にのみ適用されるものではなく、通常の配線として用
いても、溝で断面積を稼ぐことによって配線スペースを
小さくすることができるという利点が得られる。

（実施例） 以下、本発明の詳細な説明する。

第１図は一実施例の半導体集積回路における多層配線構
造部を示す。シリコン基板１にＶ字状の溝２が形成され
、この溝２の内部に絶縁膜３で分離されて第１の導体層
４が埋込み形成されている。

第１の導体層４は例えば不純物が十分にドープされた低
抵抗の多結晶シリコン層である。第１の導体層４が埋め
込まれた基板表面は平坦になっており、この上に絶縁膜
５を介して第２の導体層をパターン形成して得られた配
線６．〜６３が配設されている。第２の導体層は例えば
ＡΩ等の金属層である。ここで、第１の配線６、は、絶
縁膜５によって第１の導体層４から完全に電気的に分離
されている。第２の配線６２．６３は、それぞれ絶縁膜
４に開けられたコンタクト孔を介して第１の導体層４に
コンタクトさせている。すなわち同じ第２の導体層によ
りパターン形成された第１の配線６１と第２の配線６２
．６３とは、埋め込まれた第１の導体層４をバイパス配
線として互いに交差する配線となっている。

第２図（ａ）〜（ｆ）はこの配線構造を得るための製造
工程図である。シリコン基板１にまず異方性エツチング
を利用してＶ字溝２を形成しく（ａ＞）、熱酸化等によ
って絶縁膜３を形成しく（ｂ））、ついて全面に多結晶
シリコン膜等の第１の導体層４を堆積する（（ｃ））。

そして必要なら表面平坦化ヲ行ない、研磨やエッチバッ
クで第１の導体層４を溝２内に埋め込む（（ｄ））。再
度熱酸化等によって絶縁膜５を形成しく（ｅ））、これ
に必要なコンタクト孔７を開ける（（ｆ）。その後節２
の導体層を堆積し、パターニングして、第１図に示す配
線構造を得る。

第３図はより具体的な実施例である。ここでは、直接接
着基板を用いて高耐圧素子としてのＩＧＢＴとその周辺
回路を集積した電力用集積回路について、ＩＧＢＴとそ
の近傍の構造を示している。第１のシリコン基板１１と
第２のシリコン基板１２は間に絶縁膜１４を介して直接
接着されて一体化された一枚のウェハを構成している。

このウェハの第２のシリコン基板１２側に素子分離用の
Ｖ字溝１９１が形成され、ここに絶縁膜１８を介して多
結晶シリコン層１９１が埋込み形成されて、誘電体分離
基板が構成されている。そして他から分離された島状の
ｐ−型シリコン層内にこの実施例では横型のＩ　ＧＢＴ
が形成されている。

すなわちシリコン層中央部にｎ型ベース層２３、これに
接する高抵抗のｎ型ドリフト層２４が形成され、ｎ型ベ
ース層２３内にｐ型ドレイン層２５が形成されている。

シリコン層周辺にはｎ型ベース層２１が形成され、この
中にｎ型ソース層２が形成されている。ｎ型ベース層２
１とｎ型ドリフト層２４の間にはゲート絶縁膜２６を介
してゲート電極２７が配設されている。ｐ型ドレイン層
２８、ｎ型ソース層２２にはそれぞれドレイン電極配線
２８．ソース電極配線２９　（２９゜２９□）がコンタ
クトしている。

このように構成されたＩ　ＧＢＴの外側に、ソース電極
配線２９と交差する別の配線３０が、同じ導体層を用い
て配設されている。この交差配線部の構造は、第１図で
説明したそれと同様である。

すなわちシリコン基板１２側に分離用溝１６、と同時に
形成されたＶ字溝１６□に絶縁膜１８を介して多結晶シ
リコン層１９２が埋込み形成され、この埋込み多結晶シ
リコン層１９２をバイパス配線として用いて、ソース電
極配線２９と別の配線３０とを交差させている。

なおり字溝１６の側壁にはｐ＋型の高濃度拡散層１７が
形成されている。これは高電圧によってＶ字溝側壁に空
乏層が伸びたり反転層が形成されるのを防止するためで
ある。

第４図（ａ）〜（ｆ）は、この実施例の集積回路の製造
工程を示す。鏡面研磨された二枚のシリコン基板１１．
１２を用意し、一方の基板１２には、その一方の面にｐ
＋＋高濃度拡散層１３を形成した後、両面に熱酸化等に
より絶縁膜１４を形成する（（ａ））。これら基板１１
．１２を接着材を用いることなく直接接着し、１０００
℃程度の熱処理を行って強固に一体化したウェハを得る
。素子形成領域となるシリコン基板１２側は研磨して所
定の厚みにまで薄くする（（ｂ））。次にシリコン基板
１２側に、酸化膜１５をマスクとして異方性ドライエツ
チングにより分離用のＶ字溝１６１およびバイパス配線
用のＶ字溝１６２を同時に形成する。形成されたＶ字溝
１６の内面にはｐ＋型嵩高濃度層１７拡散形成する（（
Ｃ））。ついでＶ字溝１６の内壁に熱酸化等によって絶
縁膜１８を形成しく（ｄ））、多結晶シリコン層１つを
全面に堆積する（（ｅ））。そして必要なら表面平坦化
を行った後、多結晶シリコン層１９を異方性ドライエツ
チング法でエツチングしてこれをＶ字溝１６に埋込み形
成する（（ｆ））。Ｖ字溝１６に埋め込まれた多結晶シ
リコン層１９のうち少なくともバイパス配線として用い
られる部分、すなわちＶ字溝１６２内の多結晶シリコン
層１９２には、高濃度に不純物をドープして低抵抗化す
る。その後第３図に示すように各素子領域に必要な拡散
層を形成し、電極配線を形成する。

この実施例によれば、誘電体分離構造の埋込み導体層を
バイパス配線として用いて、交差配線を実現している。

したがって段差のない信頼性の高い多層配線が得られる
。またバイパス配線部は誘電体分離構造になっているか
ら、従来のように単に基板に形成した拡散層をバイパス
配線として用いる場合と比べて小さい面積に低抵抗のバ
イパス配線を形成することができる。これにより、高電
圧、大電流を扱う電力用集積回路を、高い信頼性をもっ
て高密度に形成することができる。またこの実施例の場
合、直接接着技術による誘電体分離基板を用いており、
素子分離部とバイパス配線部が同様の構造をもって、し
かも共通のプロセスで形成できるという利点を有する。

第５図は、第３図の構造を変形した実施例である。この
実施例においては、Ｖ字溝１６およびこれに埋め込まれ
た多結晶シリコン層１つが、素子分離用とバイパス配線
用とを兼用している。それ以外は第３図の実施例と同様
である。

この実施例によれば、先の実施例よりさらにウェハ面積
の有効利用が図られる。

第６図（ａ）　（ｂ）　（ｃ）は、一つの溝内に複数の
バイパス配線を形成した実施例である。シリコン基板４
１に溝４２が形成され、この溝４２に絶縁膜４３を介し
てｎ型子結晶シリコン層４４が埋込み形成されている。

このｎ型埋込み層４４の表面にこの実施例では２本のｐ
型配線層４５がバイパス配線として形成されている。こ
の様にバイパス配線が形成された基板上には絶縁膜４６
を介して例えばＡΩ膜を用いた複数本ずつの第１の配線
４７と第２の配線４８が形成されている。第１の配線４
７は絶縁膜４６によって完全に埋込み層から電気的分離
が成されている。第２の配線４８はそれぞれ、絶縁膜４
６に開けられたコンタクト孔を介してバイパス配線とし
てのｐ型配線層４５にコンタクトしており、これにより
複数本ずつの第１の配線４７と第２の配線４８の交差配
線が、一つの溝領域を利用して実現されている。

この実施例によっても先の各実施例と同様の効果が得ら
れる。またこの実施例の場合、バイパス配線部にｐｎ接
合を利用しているが、複数のバイパス配線をまとめて一
つの溝内に形成しているため、全体として十分高集積化
が可能である。

第７図は、二重の埋込み構造とした実施例の配線部であ
る。シリコン基板５］に形成された溝５２の内壁に沿う
状態で絶縁膜５３を介して導体層５４が埋込み形成され
、さらにその表面に絶縁膜５５を介して導体層５６が埋
め込まれた全体が平坦になっている。そしてこの上に絶
縁膜５７を介して第１の配線５８、と、これと交差する
第２の配線５８□、５８３が同じ導体層をパターン形成
して配設されている。第２の配線５８２゜５８３は絶縁
膜５７に開けられたコンタクト孔を介して導体層５６に
コンタクトしており、先の各実施例と同様に埋込み導体
層５６をバイパス配線として用いて第１の配線５８１と
の交差が行われている。ここでバイパス配線として用い
られる導体層５６の下に埋め込まれた導体層５４は、例
えばアース等の固定電位に設定されて、シールド層とし
て機能する。なお図では示していないが、この様なシー
ルド層はバイパス配線層下部のみならず、表面の配線５
８１〜５８１等の下にも配設することができる。

以上の実施例では、埋込み導体層をバイパス配線として
用いて多層配線構造を実現する場合を説明したが、本発
明はこれに限られない。すなわちみ配線は有効である。

第８−および第９図はその様な実施例の配線構造である
。第８図においては、シリコン基板６１にＶ字溝６２が
形成され、その表面に絶縁膜６３が形成されて、この溝
に一部埋め込まれた状態でＡ、＆等の導体層により配線
６４が形成されている。

第９図の実施例では、シリコン基板７１にＵ字溝７１が
形成され、その表面に絶縁膜７３が形成されて、この満
に完全に埋め込まれた状態でＡρ等の導体層からなる配
線７４が形成されている。

これらの実施例によれば、溝で断面積を稼ぐことができ
るため、通常の平坦面上に配線を形成した場合と比べて
、同じ電流容量の配線を小さいスペースに形成すること
ができる。また配線の段差が小さくなり、これは多層配
線を形成しない場合でも、例えばパシベーション膜の形
成等その後の半導体プロセスを容易にするという効果を
もたらす。

［発明の効果］ 以上述べたように本発明によれば、誘電体分離構造の埋
込み導体層を配線として用いて、信頼性の高い、高集積
化半導体装置を得ることができる。

特に埋込み導体層をバイパス配線として用いれば、段差
のない状態で多層配線を実現することかでき、埋込み導
体層は材料を選択することにより十分低抵抗とすること
が可能であり、さらに基板との間の電気的分離も確実で
あって、特に電力用の集積回路に適用した場合に大きい
効果が得られる。

【図面の簡単な説明】

第１図は本発明の一実施例の配線構造を示す断面図、 第２図（ａ）〜（ｆ）はその製造工程を示す断面図、第
３図はＩ　ＧＢＴを含む集積回路に適用した実施例を示
す断面図、 第４図（ａ）〜（ｆ）はその製造工程を示す断面図、第
５図は第３図を変形した実施例を示す断面図、第６図（
ａ）〜（ｅ）は他の実施例の配線構造を示す図、 第７図はさらに他の実施例の配線構造を示す断面図、 第８図および第９図はさらに他の実施例の配線構造を示
す断面図、 第１０図（ａ）〜（ｇ）は直接接着基板の形成工程を示
す断面図、 第１１図および第１２図は従来の多層配線構造を示す断
面図である。 １・・・シリコン基板、２・・・溝、３・・・絶縁膜、
４・・・導体層、５・・・絶縁膜、６１・・・第１の配
線、６□、６３・・・第２の配線、１１・・・シリコン
基板、１２・・・シリコン基板、１３・・・拡散層、１
４・・・絶縁膜、］５・・・酸化膜、１６・・・溝、１
７川拡散層、１８・・・絶縁膜、１９．・・・多結晶シ
リコン層（分離用）　１９□・・・多結晶シリコン層（
バイパス配線用）、２０・・・絶縁膜、２１・・・ｐ型
ベース層、２２・・・ｎ型ソース層、２３・・・ｎ型ベ
ース層、２４・・・ｎ型ドリフト層、２５・・・ｐ型ド
レイン層、２６・・・ケート絶縁膜、２７・・・ゲート
電極、２８・・・ドレイン電極配線、２９．．２９２・
・・ソース電極配線 （第２の配線） ３０・・・他の配線 （第１ の配線）

Claims (1)

【特許請求の範囲】
1. （１）半導体基板と、 この基板に形成された溝に絶縁膜により基板から分離さ
   れて埋め込まれた第１の導体層と、この第１の導体層上
   に絶縁膜を介して形成された第２の導体層をパターン形
   成して配設された、第１の導体層とは電気的に分離され
   た第１の配線と、 この第１の配線と同じ前記第２の導体層をパターン形成
   して配設された、前記第１の導体層をバイパス配線とし
   て第１の配線と交差する第２の配線と、 を有することを特徴とする半導体装置。