JPS61279151A - 半導体装置の配線構造 - Google Patents
半導体装置の配線構造Info
- Publication number
- JPS61279151A JPS61279151A JP12109985A JP12109985A JPS61279151A JP S61279151 A JPS61279151 A JP S61279151A JP 12109985 A JP12109985 A JP 12109985A JP 12109985 A JP12109985 A JP 12109985A JP S61279151 A JPS61279151 A JP S61279151A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring layer
- wiring
- insulating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の配線構造に関し、特に配線層にお
ける電流密度の低減を図って半導体装置の信頼性の向上
を図った半導体装置の配線構造に関する。
ける電流密度の低減を図って半導体装置の信頼性の向上
を図った半導体装置の配線構造に関する。
一般に、半導体装置に形成した素子間及び素子と外部接
続用端子とを電気的に接続するだめの配線層は、半導体
基板に設けた絶縁膜上にパターン形成した金属層を用い
て構成している。例えは、第２図はその一例を示してお
多、半導体基＆１０表向上に素子２，２を分離するため
の素子分離用絶に朕３や、素子２，２の一部を構成する
絶＆Ｍ４１に形成し、これらの絶に瞑３，４上に金属層
を形成してこれを配線層５として構成している。また、
多層配線構造を構成するために、配線層５上には層間絶
縁に６を形成し、その上には上層配線層７を形成してい
る。
続用端子とを電気的に接続するだめの配線層は、半導体
基板に設けた絶縁膜上にパターン形成した金属層を用い
て構成している。例えは、第２図はその一例を示してお
多、半導体基＆１０表向上に素子２，２を分離するため
の素子分離用絶に朕３や、素子２，２の一部を構成する
絶＆Ｍ４１に形成し、これらの絶に瞑３，４上に金属層
を形成してこれを配線層５として構成している。また、
多層配線構造を構成するために、配線層５上には層間絶
縁に６を形成し、その上には上層配線層７を形成してい
る。
上述したような半導体装置において、装置の信頼性を確
保するためには、前記配線Ｎ５における電流密度を考慮
する必要があ）、特に大電流が流ｌしる電源用の配＆！
層では過大な電流密度によって配線層が溶損する等の不
具合が生じ易い。
保するためには、前記配線Ｎ５における電流密度を考慮
する必要があ）、特に大電流が流ｌしる電源用の配＆！
層では過大な電流密度によって配線層が溶損する等の不
具合が生じ易い。
この電流密度の低減を図るためには、配線層５の断面積
を大きくすれはよく、したがって配線層５の配線幅或い
は層厚さを増大させればよい。しかしながら、配線幅を
増大するとその分だけ配線層の面積が増大され、集積度
が低下して半導体装置のチップサイズの拡大を招くこと
に力る。また、層厚を増大すると配線層エツジ部の段差
が急峻に、なシ、多層配線構造の場合に上層配線層７の
段切れ等による断線を招き、チップ歩留が低下するとい
う問題が生じる。
を大きくすれはよく、したがって配線層５の配線幅或い
は層厚さを増大させればよい。しかしながら、配線幅を
増大するとその分だけ配線層の面積が増大され、集積度
が低下して半導体装置のチップサイズの拡大を招くこと
に力る。また、層厚を増大すると配線層エツジ部の段差
が急峻に、なシ、多層配線構造の場合に上層配線層７の
段切れ等による断線を招き、チップ歩留が低下するとい
う問題が生じる。
Ｃ問題点を解決するための手段〕
本発明の配線構造は、配線層の幅を増大することなくし
かも上層配線層の段切れ断絶を生じることのない配線構
造を得るために、配線層の直下の絶ｔ＃膜を凹設して凹
部を形成し、この凹部内に導電層を埋設し、この導を層
を配線層と一体化して実質的な断面板の増大を図った配
線構造を構成するものである。
かも上層配線層の段切れ断絶を生じることのない配線構
造を得るために、配線層の直下の絶ｔ＃膜を凹設して凹
部を形成し、この凹部内に導電層を埋設し、この導を層
を配線層と一体化して実質的な断面板の増大を図った配
線構造を構成するものである。
次に、本発明について図面を診照して説明する。
第１図は本発明の一笑施例の断佃図を示しておシ、シリ
コン等の半導体基＆１１の主面には、詳細を省略する素
子１２．１２を所要の平面ノくターンに形成している。
コン等の半導体基＆１１の主面には、詳細を省略する素
子１２．１２を所要の平面ノくターンに形成している。
これら素子１２，１２＃′ｉ厚いシリコン酸化層からな
る素子分離用絶ｋＰＩＡ１３によって互いに絶総分離さ
れておシ、またこの素子の一部を構成する絶縁族、例え
はＭＯ８型電界効果トランジスタのゲート絶縁膜等を構
成する薄いシリコン酸化層から欧る索子絶ト膜１４を形
成している。
る素子分離用絶ｋＰＩＡ１３によって互いに絶総分離さ
れておシ、またこの素子の一部を構成する絶縁族、例え
はＭＯ８型電界効果トランジスタのゲート絶縁膜等を構
成する薄いシリコン酸化層から欧る索子絶ト膜１４を形
成している。
前記配線層１５はアルミニウム等の金属膜を所定のパタ
ーン形状に構成したものであり、前記素子１２．１２相
互間や図外の外部接続用端子と素子１２．１２間を夫々
接続するために前記素子分離用絶縁層１３上ないし素子
組ｈ：膜１４上に亘って延設される。
ーン形状に構成したものであり、前記素子１２．１２相
互間や図外の外部接続用端子と素子１２．１２間を夫々
接続するために前記素子分離用絶縁層１３上ないし素子
組ｈ：膜１４上に亘って延設される。
そして、前記厚膜の前記素子分離用絶縁膜１３上に延設
されるｔ源用配糾としての配線層１５においては、配線
層１５匝下の素子分離用絶に膜１３の上面一部を凹設し
て凹部１６を形成し、この凹部１６内に配線層１５と同
じアルミニウム等の金属を埋設して金属層１７を構成し
ている。その上で、この金属層１７の直上に前記配線層
１５を積層形成して金ｊ１４Ｎｋ１７と配線層１５とを
一体化し、断面積なこの金属層１７に相当する断面積だ
け増大した配線構造を構成している。
されるｔ源用配糾としての配線層１５においては、配線
層１５匝下の素子分離用絶に膜１３の上面一部を凹設し
て凹部１６を形成し、この凹部１６内に配線層１５と同
じアルミニウム等の金属を埋設して金属層１７を構成し
ている。その上で、この金属層１７の直上に前記配線層
１５を積層形成して金ｊ１４Ｎｋ１７と配線層１５とを
一体化し、断面積なこの金属層１７に相当する断面積だ
け増大した配線構造を構成している。
前記金属層１７０幅は、配＆１層１５０幅と略同じ或い
は形成時における両層の位置ずれを考慮してこれよシも
若干小さく形成する。また、金属屑１７の深さは基板１
１との間に靜を容量咎の電気的な影譬が生じない程度の
泳さにする。
は形成時における両層の位置ずれを考慮してこれよシも
若干小さく形成する。また、金属屑１７の深さは基板１
１との間に靜を容量咎の電気的な影譬が生じない程度の
泳さにする。
また、図中１８は層間絶縁膜、１９は上層配線層であり
、前記配線層１５とで多層配線構造を構成している。
、前記配線層１５とで多層配線構造を構成している。
なお、前記金り層１７の形成方法は、例えば素子分離用
絶縁膜１３上を選択エッチンク法によって必要な幅、探
さに凹設した後、全面にアルミニウム膜を堆積形成しか
つその土にレジスト等を塗布して上面を平坦化し、その
彼にこれをエッチバラフシて凹部１６内にのみアルミニ
ウム族ｅ［す方法が採用できる。
絶縁膜１３上を選択エッチンク法によって必要な幅、探
さに凹設した後、全面にアルミニウム膜を堆積形成しか
つその土にレジスト等を塗布して上面を平坦化し、その
彼にこれをエッチバラフシて凹部１６内にのみアルミニ
ウム族ｅ［す方法が採用できる。
したがって、この配線構造によれに１素子分離用絶縁膜
１３上に形成した配線層１５０幅および厚さを大きくし
なくとも、その直下に設けた金属層１７によって配線層
１５としての断面積を増大でき、電流密度の低減を図る
ことができる。また、これとともに、配線層１５の専有
簡積を低減して半導体装置の集積度を向上でき、チップ
サイズの拡大を抑える一方、配置１Ｊ１５のエツジ部に
おける段差を緩和して上層配線層１９の段切れによる断
線を防止し、テップの歩留低下を防止することができる
。
１３上に形成した配線層１５０幅および厚さを大きくし
なくとも、その直下に設けた金属層１７によって配線層
１５としての断面積を増大でき、電流密度の低減を図る
ことができる。また、これとともに、配線層１５の専有
簡積を低減して半導体装置の集積度を向上でき、チップ
サイズの拡大を抑える一方、配置１Ｊ１５のエツジ部に
おける段差を緩和して上層配線層１９の段切れによる断
線を防止し、テップの歩留低下を防止することができる
。
なお、絶Ｎ展としてシリコン酸化膜以外の絶縁膜にも適
用することができ、また配線層１５や金ｊ％ｆｉ１７の
材料にはアルミニウム以外の金ＭＵもとよシ多結晶シリ
コン等の導電材料を用いふとともできる。
用することができ、また配線層１５や金ｊ％ｆｉ１７の
材料にはアルミニウム以外の金ＭＵもとよシ多結晶シリ
コン等の導電材料を用いふとともできる。
６一
以上欲明したように本発明は、絶ｌ＃ニル（上に形成す
る配’ｆｅＪ層の直下位動−において絶縁膜上面を凹ｆ
？して凸部を形成し２、この凹部内に専を層を埋設して
とれ看配紺鋤と一体仕しているので、配連ｊｉｌ ｈの
幅および１ｖさを太きくし々くともその断面私を増大で
き、祁７流密度の低減を図ることができる。また、前記
トｒ紐ルシの幅の増大を抑制できるので、配船の等不匍
和の増大を防いで集松阪を向上し、チップサイズの拡大
を抑えることができる一方、配線層のエツジ部の段差を
緩和して上層配線層の段切れによる断線を防止してチッ
プ歩留の低下を防止できるという効果がある。
る配’ｆｅＪ層の直下位動−において絶縁膜上面を凹ｆ
？して凸部を形成し２、この凹部内に専を層を埋設して
とれ看配紺鋤と一体仕しているので、配連ｊｉｌ ｈの
幅および１ｖさを太きくし々くともその断面私を増大で
き、祁７流密度の低減を図ることができる。また、前記
トｒ紐ルシの幅の増大を抑制できるので、配船の等不匍
和の増大を防いで集松阪を向上し、チップサイズの拡大
を抑えることができる一方、配線層のエツジ部の段差を
緩和して上層配線層の段切れによる断線を防止してチッ
プ歩留の低下を防止できるという効果がある。
第１図１本発明の配経析造を施した半導体装置の一部の
断面図、第２図は従来の配線構造の断簡図である。 １・・・・−・半導体基枦、２・・・・・・素子、３，
４・・・・・・絶縁膜、５・・・・・−配線層、６・・
・・・・層間絶り朕、７・・・・・・上層配線層、１１
・・・・・・半導体基板、１２・・・・・・素子、１３
・・・・・・素子分離用絶に膜、１４・・・・・・素子
ｌｅ縁膜、１５・・・・・・配線層、１６・・・・・・
凹部、１７・・・・・・金属層（導電層）、１８・・・
・・・層間絶に膜、１９・・・・・・上層配線層。
断面図、第２図は従来の配線構造の断簡図である。 １・・・・−・半導体基枦、２・・・・・・素子、３，
４・・・・・・絶縁膜、５・・・・・−配線層、６・・
・・・・層間絶り朕、７・・・・・・上層配線層、１１
・・・・・・半導体基板、１２・・・・・・素子、１３
・・・・・・素子分離用絶に膜、１４・・・・・・素子
ｌｅ縁膜、１５・・・・・・配線層、１６・・・・・・
凹部、１７・・・・・・金属層（導電層）、１８・・・
・・・層間絶に膜、１９・・・・・・上層配線層。
Claims (1)
- 【特許請求の範囲】 １、絶縁膜上に配線層を延設してなる半導体装置におい
て、前記配線層直下の絶縁膜上面を凹設して凹部を形成
し、この凹部内に導電層を埋設し、かつこの導電層と前
記配線層とを一体化したことを特徴とする半導体装置の
配線構造。 ２、絶縁膜は厚膜のシリコン酸化膜等の素子分離用絶縁
膜で構成し、また配線層は電源用の配線であり、この配
線層および導電層をアルミニウム等の金属膜にて構成し
てなる特許請求の範囲第１項記載の半導体装置の配線構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12109985A JPS61279151A (ja) | 1985-06-04 | 1985-06-04 | 半導体装置の配線構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12109985A JPS61279151A (ja) | 1985-06-04 | 1985-06-04 | 半導体装置の配線構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61279151A true JPS61279151A (ja) | 1986-12-09 |
Family
ID=14802849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12109985A Pending JPS61279151A (ja) | 1985-06-04 | 1985-06-04 | 半導体装置の配線構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61279151A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5088980A (ja) * | 1973-12-10 | 1975-07-17 | ||
| JPS5363976A (en) * | 1976-11-19 | 1978-06-07 | Fujitsu Ltd | Semiconductor device |
-
1985
- 1985-06-04 JP JP12109985A patent/JPS61279151A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5088980A (ja) * | 1973-12-10 | 1975-07-17 | ||
| JPS5363976A (en) * | 1976-11-19 | 1978-06-07 | Fujitsu Ltd | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6321351B2 (ja) | ||
| JPS6276653A (ja) | 半導体集積回路 | |
| US5592026A (en) | Integrated structure pad assembly for lead bonding | |
| JPS61279151A (ja) | 半導体装置の配線構造 | |
| JPH07297284A (ja) | 半導体素子製造方法 | |
| JP2705111B2 (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JPS6386455A (ja) | 半導体装置 | |
| JPH0122989B2 (ja) | ||
| JPS60214569A (ja) | Ｍｏｓ型半導体装置 | |
| JPS63292672A (ja) | 半導体装置 | |
| JPS59208750A (ja) | 半導体装置の配線構造 | |
| JPH03116852A (ja) | 半導体装置 | |
| JPS63202966A (ja) | 半導体装置 | |
| JPS59125661A (ja) | 好ましい電極構造を有する半導体装置およびその製造方法 | |
| JPH02134849A (ja) | 半導体装置 | |
| JPH06125012A (ja) | 半導体装置の配線構造 | |
| JPH0463469A (ja) | Ｓｏｉ型半導体装置 | |
| JPH09283617A (ja) | 半導体装置およびその製造方法 | |
| JPS61148838A (ja) | 電極・配線構造 | |
| JPS62241372A (ja) | 半導体装置 | |
| JPS63237443A (ja) | 半導体装置 | |
| JPH06224196A (ja) | 半導体集積回路装置 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0685093A (ja) | 半導体集積回路の製造方法 | |
| JPS60245149A (ja) | 半導体装置の製造方法 |